一种钳位电路结构的制作方法

1.本发明涉及一种钳位电路，具体涉及一种钳位电平可调的钳位电路结构。


背景技术：

2.钳位电路用于将电平信号的某部分固定在选定的电平上，其中一种钳位电路是将电平信号的最低输出固定在某一固定电平上，对输入信号进行低端钳位，改钳位电路多应用在宽电源电压调节范围时对关键偏置电路处进行合理的直流偏置点设置。现有技术中，并没有能够调节低端钳位电平的钳位方法和相应的电路结构。


技术实现要素：

3.为了调节钳位电路的钳位电平，本技术提供一种钳位电路结构。
4.一种钳位电路结构，包括第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和第二场效应晶体管包含共同输出端；所述第一场效应晶体管包括第一源电压输入端和第一控制信号输入端，所述第二场效应晶体管包括第二源电压输入端和第二控制信号输入端；所述第一源电压输入端连接第一源电压，所述第二源电压输入端连接第二源电压，所述第一控制信号输入端连接第一控制信号；所述第二控制信号输入端连接第二控制信号；所述第一、第二源电压为钳位电平或输入电压，所述第一源电压和所述第二源电压不相同。
5.进一步地，所述第一、第二场效应晶体管均为pmos管。
6.进一步地，所述第一、第二源电压输入端均为栅极，所述第一、第二控制信号输入端均为导通时的源极；所述第一pmos管的栅极连接所述钳位电平，所述第一pmos管导通时的源极连接所述输入电压；所述第二pmos管的栅极连接所述输入电压，所述第二pmos管导通时的源极连接所述钳位电平；所述第一控制信号为输入电压，所述第二控制信号为钳位电平。
7.进一步地，所述第一、第二场效应晶体管均为cmos管，所述cmos管包括上管和下管。
8.进一步地，所述第一、第二控制信号输入端均为所述cmos管的上管的栅极；所述第一控制信号和第二控制信号均为根据所述输入电压和钳位电平处理后的处理信号，所述第一控制信号与所述第二控制信号的信号值相反。
9.进一步地，包括比较器、非门逻辑电路以及第一、第二cmos管，所述第一cmos管和第二cmos管包含共同输出端；所述比较器的输入端连接钳位电平和输入电压，所述比较器输出端有一路输出端和二路输出端，所述一路输出端分别连接第二cmos管中的上管的栅极以及第一cmos管中的下管的栅极，所述二路输出端通过非门逻辑电路分别连接第一cmos管中的上管的栅极以及第二cmos管中的下管的栅极。
10.进一步地，所述上管为pmos管，所述下管为nmos管。
11.本发明还公开了一种偏置电路，包括上述的钳位电路结构。
12.本发明的有益效果为：
13.本发明中的钳位电路提供了钳位电平可调的解决方案，当输入电压低于钳位电平，输出就是钳位电平；当输入电压高于钳位电平，输出就是输入电平；这样就给钳位电路提供了很大的灵活性，能够根据具体需要来调节对输入信号的低端钳位电平；并且该钳位电路结构运用在调节宽电源电压范围时，可以对关键偏置电路处进行合理的主流偏置点设置。
附图说明
14.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1是实施例1的结构示意图；
16.图2是实施例2的结构示意图；
17.图3是钳位电路的输出效果图；
18.图4是实施例3的结构示意图。
具体实施方式
19.为使得本技术的申请目的、特征、优点能够更加的明显和易懂，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本技术一部分实施例，而非全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
20.下面结合附图和具体实施例，进一步阐明本发明。
21.在本技术的描述中，需要理解的是，术语“第一”、“第二”等区别词，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的顺序，因此不能理解为对本技术的限制。
22.实施例1
23.本实施例公开了一种钳位电路结构，如图1所示，电路结构包括：第一场效应晶体管和第二场效应晶体管。
24.第一场效应晶体管和第二场效应晶体管包含共同输出端。
25.第一场效应晶体管包括第一源电压输入端和第一控制信号输入端，第二场效应晶体管包括第二源电压输入端和第二控制信号输入端；
26.第一源电压输入端连接第一源电压，即钳位电平，第二源电压输入端连接第二源电压，即输入电压，第一控制信号输入端连接第一控制信号；第二控制信号输入端连接第二控制信号。
27.第一、第二源电压为钳位电平或输入电压，第一源电压和第二源电压不相同，也就是说，在其他实施例中也可以是第一源电压是输入电压，第二源电压是钳位电平。
28.第一控制信号和钳位电平控制第一场效应晶体管的导通和截止；第二控制信号和
输入电压控制第二场效应晶体管的导通和截止。由第一控制信号、第二控制信号、钳位电平以及输入电压4种电信号共同控制场效应晶体管的导通和截止，使两个场效应晶体管只有一个能导通，共同输出端输出导通的场效应晶体管的源电压，即输入电压或钳位电平。
29.该钳位电平可调。控制当输入电压低于钳位电平则输出端输出钳位电平，当输入电压高于钳位电平则输出端输出输入电压。
30.实施例2
31.实施例1中的场效应晶体管为pmos管，第一控制信号为输入电压，第二控制信号为钳位电平时，本实施例公开了一种包含一对pmos管的钳位电路结构，如图2所示。
32.第一、第二源电压输入端均为栅极，第一、第二控制信号输入端均为导通时的源极；第一pmos管mp1的栅极连接钳位电平vref，第一pmos管mp1导通时的源极连接输入电压vin；第二pmos管mp2的栅极连接输入电压vin，第二pmos管mp2导通时的源极连接钳位电平vref。mp1和mp2的漏极共接输出端vout。
33.当输入电压vin低于钳位电平vref时，第一pmos管mp1输入到输出的通路截止，而钳位电平vref到输出vout的通路第二pmos管mp2导通；输出端vout输出钳位电平vref，钳位电平verf可调，且为一固定值。
34.当输入电压vin高于钳位电平vref时，第一pmos管mp1输入到输出的通路开通，而钳位电平vref到输出vout的通路第二pmos管mp2截止，输出端vout输出输入电压vin，并随着vin的增大而增大。
35.本实施例的输出电路效果如图3所示，钳位电平可调节成任一固定值，这样就可以根据需要来调节输入信号的低端钳位电平了。
36.实施例3
37.实施例1中的场效应晶体管为cmos管，第一控制信号和第二控制信号为根据输入电压和钳位电平处理的处理信号，且第一控制信号和第二控制信号的信号值相反，本实施例公开了一种包含一对cmos管的钳位电路结构，如图4所示。
38.电路包括比较器、非门逻辑电路以及第一、第二cmos管，c1和c2，第一cmos管c1和第二cmos管c2包含共同输出端；比较器的输入端连接钳位电平和输入电压，比较器的输出端有一路输出端和二路输出端，一路输出端分别连接第二cmos管c2的上管的栅极以及第一cmos管c1的下管的栅极，二路输出端通过非门逻辑电路分别连接第一cmos管c1的上管的栅极以及第二cmos管c2的下管的栅极。
39.为简化电路，在本实施例中第一、第二cmos管的上管为pmos管、下管为nmos管。
40.当输入电压vin低于钳位电平vref时，比较器输出1，一路经过非门逻辑电路得到第一控制信号为0，另一路不经过逻辑电路，得到第二控制信号为1；
41.第一控制信号0输入第一cmos管c1中的p管栅极，并且，c1的输入端输入的是钳位电平vref，第一cmos管c1导通，vref导通；
42.第二控制信号1输入第二cmos管c2中的p管栅极，并且，c2的输入端输入的是低于钳位电平的输入电压vin，第二cmos管c2截断，vin截断；
43.所以，当输入电压vin低于钳位电平vref时，整个电路的输出端vout输出钳位电平verf。钳位电平verf可调，且为一固定值。
44.当输入电压vin高于钳位电平vref时，比较器输出0，一路经过非门逻辑电路得到
第一控制信号为1，另一路不经过逻辑电路，得到第二控制信号为0；
45.第一控制信号1输入第一cmos管c1中的p管栅极，并且，c1的输入端输入的是低于输入电压vin的钳位电平vref，第一cmos管c1截断，vref截断
46.第二控制信号0输入第二cmos管c2中的p管栅极，并且，c2的输入端输入的是输入电压vin，第二cmos管c2导通，vin导通；
47.所以，当输入电压vin高于钳位电平vref时，整个电路的输出端vout输出输入电压vin，并随着vin的增大而增大。
48.本实施例的输出电路效果如图3所示，钳位电平可调节成任一固定值，这样就可以根据需要来调节输入信号的低端钳位电平了。
49.实施例4
50.本实施例提供了一种偏置电路，该偏置电路包括实施例2或3中所述的钳位电路结构。
51.实施例2或3中所述的钳位电路结构运用在调节宽电源电压范围时，可以对关键偏置电路处进行合理的直流偏置点设置。
52.在本技术所提供的几个实施例中，应该理解到，所揭露的结构，可以通过其它的方式实现，以上所描述的结构实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。
53.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。