一种LED芯片及其制备方法与流程

一种led芯片及其制备方法
技术领域
1.本发明涉及发光二极管领域，尤其涉及一种led芯片及其制备方法。


背景技术：

2.发光二极管(light emitting diode，led)是一种能发光的半导体电子元件。氮化镓(gan)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使gan基led受到越来越多的关注和研究。
3.外延片是led制备过程中的初级成品。现有的外延片包括衬底、第一型半导体层、有源层和第二半导体层，第一型半导体层、有源层和第二半导体层依次层叠在衬底上。第一型半导体层用于提供进行复合发光的空穴或电子，第二型半导体层用于提供进行复合发光的电子或空穴，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。
4.现有的gan基led外延片，通常会在衬底的表面形成阵列布置的多个凸起，一方面可以改变光线的出射角，提高光的提取效率；另一方面可以缓解衬底材料(如碳化硅、蓝宝石、硅等)与氮化镓晶格常数的差异而产生的应力和缺陷，提升外延片整体的晶体质量，增加有源层的辐射复合发光，提高led的发光效率。但是阵列布置多个凸起的图形化衬底对衬底材料和氮化镓之间晶格失配产生的应力和缺陷作用有限，致使led的发光效率还有待提升。
5.有鉴于此，本发明人专门设计了一种led芯片及其制备方法，本案由此产生。


技术实现要素：

6.本发明的目的在于提供一种led芯片及其制备方法，以改善芯片底部的电流扩展能力，最终提高led芯片的发光效率。
7.为了实现上述目的，本发明采用的技术方案如下：
8.一种led芯片，包括：
9.图形化衬底，所述图形化衬底的表面具有多个凸起，且相邻凸起之间形成平面；
10.第一透明导电层，所述第一透明导电层设置于所述凸起的表面；
11.缓冲层，所述缓冲层设置于所述图形化衬底的平面；
12.发光结构，所述发光结构通过覆盖所述凸起的方式形成于所述缓冲层的表面，所述发光结构至少包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述图形化衬底，并由所述图形化衬底指向所述发光结构；
13.隔离层，其设置于所述凹槽的侧壁；
14.第一电极，其层叠于所述凹槽；
15.第二电极，其层叠于所述台面。
16.优选地，所述第一透明导电层从所述凸起侧面延伸至所述平面，使各所述凸起形
成电连接。
17.优选地，所述缓冲层层叠于所述平面所对应的第一透明导电层的表面。
18.优选地，所述凹槽裸露部分所述第一透明导电层，使所述第一电极与所述第一透明导电层形成电连接。
19.优选地，所述凸起包括台状凸起，所述第一透明导电层层叠于所述台状凸起的台面和/或侧壁。
20.优选地，所述第一透明导电层与对应的所述台状凸起构成一个锥状结构。
21.优选地，所述台状凸起包括圆台状凸起、椭圆台状凸起、多棱台状凸起中的一种或多种。
22.优选地，所述凸起包括锥状凸起，所述第一透明导电层附着于所述锥状凸起的侧壁。
23.优选地，所述锥状凸起包括圆锥状凸起、椭圆锥状凸起、多棱锥状凸起中的一种或多种。
24.优选地，所述第一透明导电层包括氧化铟锡、氧化镉锡、氧化铟和氧化锌中的一种或多种堆叠。
25.优选地，在所述缓冲层表面还设有非故意掺杂层，所述发光结构通过覆盖所述凸起的方式形成于所述非故意掺杂层的表面。
26.本发明还提供了一种led芯片的制备方法，所述制备方法包括如下步骤：
27.s01、提供一图形化衬底，所述图形化衬底的表面具有多个凸起，且相邻凸起之间形成平面；
28.s02、形成第一透明导电层，所述第一透明导电层从所述凸起侧面延伸至所述平面，使各所述凸起形成电连接；
29.s03、形成缓冲层，所述缓冲层设置于所述平面内；
30.s04、生长发光结构，所述发光结构通过覆盖所述凸起的方式形成于所述缓冲层的表面，且所述发光结构至少包括沿生长方向依次堆叠的第一型半导体层、有源区以及第二型半导体层；
31.s05、将所述发光结构的局部区域蚀刻至部分所述的第一型半导体层，形成凹槽及台面；
32.s06、生长隔离层，其设置于所述凹槽的侧壁；
33.s07、制作第一电极和第二电极，所述第一电极层叠于所述凹槽内，所述第二电极层叠于所述台面。
34.优选地，所述凹槽裸露部分所述第一透明导电层，使所述第一电极与所述第一透明导电层形成电连接。
35.经由上述的技术方案可知，本发明提供的led芯片，通过将衬底设置具有多个凸起且相邻凸起之间形成平面，从而在所述凸起的表面设置第一透明导电层；通过将衬底的图形界面设置为与衬底不同的透明材料，可形成更佳的反射镜结构。
36.进一步地，设置：所述第一透明导电层覆盖所述凸起及平面，使各所述凸起形成电连接；且所述凹槽裸露部分所述第一透明导电层，使所述第一电极与所述第一透明导电层形成电连接。使所述衬底具有导电的图形界面，且所述第一电极与第一透明导电层形成电
连接，进而所述发光结构的底部可形成很好的电流扩展。在此基础上，可以减薄所述第一型半导体层，在节省成本的同时又有效提高发光效率。
37.本发明还提供了一种led芯片的制备方法，在实现上述led芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
38.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
39.图1为本发明实施例所提供的led芯片的结构示意图；
40.图2为本发明实施例所提供的led芯片的俯视图；
41.图3.1至图3.7为本发明实施例所提供的led芯片的制备方法步骤所对应的结构示意图；
42.图中符号说明：1、图形化衬底，1.1、凸起，1.2、平面，2、第一透明导电层，3、缓冲层，4、第一型半导体层，5、有源区，6、第二型半导体层,7、凹槽，8、台面，9、第一电极，10、第二电极。
具体实施方式
43.为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.如图1所示，一种led芯片，包括：
45.图形化衬底1，图形化衬底1的表面具有多个凸起1.1，且相邻凸起1.1之间形成平面1.2；
46.第一透明导电层2，第一透明导电层2设置于凸起1.1的表面；
47.缓冲层3，缓冲层3设置于图形化衬底1的平面1.2；
48.发光结构，发光结构通过覆盖凸起1.1的方式形成于缓冲层3的表面，发光结构至少包括沿第一方向依次堆叠的第一型半导体层4、有源区5以及第二型半导体层6，且外延叠层的局部区域蚀刻至部分的第一型半导体层4形成凹槽7及台面8；第一方向垂直于图形化衬底1，并由图形化衬底1指向发光结构；
49.隔离层，其设置于凹槽7的侧壁；
50.第一电极9，其层叠于凹槽7；
51.第二电极10，其层叠于台面8。
52.需要说明的是，衬底的材料类型在本实施例中不受限制，例如，衬底可以是但不限于蓝宝石衬底、硅衬底等。另外，发光结构的第一型半导体层4、有源区5以及第二型半导体层6的类型在本实施例中也可以不受限制，可以是但不限于氮化镓材料体系。
53.如图2所示，本发明实施例中，第一透明导电层2从凸起1.1侧面延伸至平面1.2，使各凸起1.1形成电连接。
54.需要说明的是，本发明实施例中，第一透明导电层2从凸起1.1侧面线型延伸至平面1.2，使各凸起1.1形成电连接；在本发明的其他实施例中，第一透明导电层2亦可以覆盖凸起1.1及平面1.2，使各凸起1.1形成电连接；本发明对此不作限定。
55.值得一提的是，基于上述实施例，在本发明的其他实施例中，在缓冲层3表面还设有非故意掺杂层。
56.值得一提的是，基于上述实施例，在本发明的其他实施例中，在台面8还设有第二透明导电层。
57.本发明实施例中，缓冲层3层叠于平面1.2所对应的第一透明导电层2的表面。
58.本发明实施例中，凹槽7裸露部分第一透明导电层2，使第一电极9与第一透明导电层2形成电连接。
59.本发明实施例中，凸起1.1包括台状凸起1.1，第一透明导电层2层叠于台状凸起1.1的台面8和/或侧壁。
60.本发明实施例中，第一透明导电层2与对应的台状凸起1.1构成一个锥状结构。
61.本发明实施例中，台状凸起1.1包括圆台状凸起1.1、椭圆台状凸起1.1、多棱台状凸起1.1中的一种或多种。
62.本发明实施例中，凸起1.1包括锥状凸起1.1，第一透明导电层2附着于锥状凸起1.1的侧壁。
63.本发明实施例中，锥状凸起1.1包括圆锥状凸起1.1、椭圆锥状凸起1.1、多棱锥状凸起1.1中的一种或多种。
64.本发明实施例中，第一透明导电层2包括氧化铟锡、氧化镉锡、氧化铟和氧化锌中的一种或多种堆叠。
65.本发明实施例中，在缓冲层3表面还设有非故意掺杂层，发光结构通过覆盖凸起1.1的方式形成于非故意掺杂层的表面。
66.本发明还提供了一种led芯片的制备方法，制备方法包括如下步骤：
67.s01、如图3.1所示，提供一图形化衬底1，图形化衬底1的表面具有多个凸起1.1，且相邻凸起1.1之间形成平面1.2；
68.s02、如图3.2所示，形成第一透明导电层2，第一透明导电层2从凸起1.1侧面延伸至平面1.2，使各凸起1.1形成电连接；
69.s03、如图3.3所示，形成缓冲层3，缓冲层3设置于平面1.2内；
70.s04、如图3.4所示，生长发光结构，发光结构通过覆盖凸起1.1的方式形成于缓冲层3的表面，且发光结构至少包括沿生长方向依次堆叠的第一型半导体层4、有源区5以及第二型半导体层6；
71.s05、如图3.5所示，将发光结构的局部区域蚀刻至部分的第一型半导体层4，形成凹槽7及台面8；
72.s06、如图3.6所示，生长隔离层，其设置于凹槽7的侧壁；
73.s07、如图3.7所示，制作第一电极9和第二电极10，第一电极9层叠于凹槽7内，第二电极10层叠于台面8。
74.本发明实施例中，凹槽7裸露部分第一透明导电层2，使第一电极9与第一透明导电层2形成电连接。
75.需要说明的是，本发明实施例中，第一透明导电层2从凸起1.1侧面线型延伸至平面1.2，使各凸起1.1形成电连接；在本发明的其他实施例中，第一透明导电层2亦可以覆盖凸起1.1及平面1.2，使各凸起1.1形成电连接；本发明对此不作限定。
76.经由上述的技术方案可知，本发明提供的led芯片，通过将衬底设置具有多个凸起1.1且相邻凸起1.1之间形成平面1.2，从而在凸起1.1的表面设置第一透明导电层2；通过将衬底的图形界面设置为与衬底不同的透明材料，可形成更佳的反射镜结构。
77.进一步地，设置：第一透明导电层2覆盖凸起1.1及平面1.2，使各凸起1.1形成电连接；且凹槽7裸露部分第一透明导电层2，使第一电极9与第一透明导电层2形成电连接。使衬底具有导电的图形界面，且第一电极9与第一透明导电层2形成电连接，进而发光结构的底部可形成很好的电流扩展。在此基础上，可以减薄第一型半导体层4，在节省成本的同时又有效提高发光效率。
78.本发明还提供了一种led芯片的制备方法，在实现上述led芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
79.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
80.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
81.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。