一种芯片、板卡、电子设备和数据处理方法与流程

1.本发明涉及芯片领域，尤其是涉及一种芯片、板卡、电子设备和数据处理方法。


背景技术：

2.通常一台服务器会设置多块板卡，每个板卡通常具有1个高速串行计算机扩展总线接口(peripheral component interconnect express，pcie)，而板卡和板卡间通过主板上的根复合体(root complex，rc)或者pcie开关实现通信。在图1所示的服务器中，板卡1和板卡2之间通过rc实现通信，板卡3和板卡4通过pcie开关实现通信。如果板卡3和板卡2之间有通信需求，则需要通过pcie开关和rc实现通信。
3.现有技术存在如下的缺陷：板卡和板卡之间的互联是通过主板上的pcie开关或rc实现，不能实现板间直接互联，占用主板总线带宽，且增加元器件成本和功耗。


技术实现要素：

4.(一)发明目的
5.本发明的目的是提供一种芯片、板卡、电子设备和数据处理方法，该电子设备中，连接在同一个主板上的板卡之间通过微波通信，板卡和板卡之间无需通过线缆连接，节省了电子设备的空间。
6.(二)技术方案
7.为解决上述问题，本发明的第一方面，提供了一种电子设备，该电子设备包括主板和分别与所述主板连接的至少两个板卡；所述至少两个板卡中的第一板卡，用于发送微波信号；所述至少两个板卡中的第二板卡，用于接收所述微波信号，并响应所述微波信号。
8.本发明实施方式提供的电子设备中，连接在同一个主板上的卡板之间通过微波通信，卡板和卡板之间无需通过线缆连接，节省了电子设备的空间。
9.可选的，所述板卡包括微波模块和芯片；所述第一板卡的微波模块，用于发送所述微波信号；所述第二板卡的微波模块，用于接收所述微波信号，并将所述微波信号转换为所述芯片可以识别的第一信号；所述第二卡板的芯片，用于响应所述第一信号。
10.可选的，微波模块的功率小于5w。
11.可选的，板卡还包括天线，所述天线与所述微波模块连接；所述天线的功率小于50db。
12.可选的，板卡的个数为多个，多个所述板卡组成神经网络处理器板卡阵列。
13.本发明的第二方面，提供了一种板卡，包括：微波模块和芯片，微波模块,用于接收微波信号，并将所述微波信号转换为所述芯片可以识别的第一信号；所述微波信号是与所述板卡连接在同一所述主板上的另一板卡发送的；芯片，用于响应所述第一信号。
14.可选的，所述芯片，包括：高速串行通信接口，用于与所述微波模块连接，接收所述第一信号；处理核，用于响应所述第一信号。
15.可选的，芯片还包括：pcie接口电路，与所述主板通信连接。
16.可选的，板卡还包括：天线，所述天线与所述微波模块连接。
17.可选的，所述天线的功率小于5bb。
18.可选的，所述微波模块还包括微波发射器，微波发射器与天线连接。
19.可选的，所述微波模块的功率小于5w。
20.第三方面提供了一种芯片，设置在板卡上，包括：高速串行通信接口，用于接收第一信号，所述第一信号是所述卡板上的微波模块基于接收的微波信号转换得到的，所述微波信号是与所述板卡连接在同一所述主板上的另一板卡发送的；处理核，用于响应所述接口信号。
21.本发明实施方式提供的芯片，通过高速串行通信接口接收板卡的微波模块发送的第一信号，从而使得在同一个主板上的板卡的芯片之间通过微波通信，板卡和板卡之间无需通过线缆连接，节省了机箱的空间。
22.可选的，还包括：pcie接口电路，与所述主板通信连接。
23.可选的，所述处理核用于执行神经网络的计算。
24.根据本发明的第四方面，提供了一种数据处理方法，应用于板卡中，所述方法包括：接收微波信号，所述微波信号是与所述板卡连接在同一所述主板的另一板卡发送的；将所述微波信号转换为芯片可以是别的第一信号，所述芯片位于所述板卡上；响应所述第一信号。
25.根据本发明的第五方面，提供了一种计算机存储介质，计算机存储介质上存储有计算机程序，程序被处理器执行时实现第四方面的数据处理方法。
26.根据本发明的第六方面，提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现第四方面的数据处理方法。
27.根据本发明的第七方面，提供一种计算机程序产品，其中，包括计算机指令，当计算机指令被计算设备执行时，计算设备可以执行第四方面的数据处理方法。
28.(三)有益效果
29.本发明的上述技术方案具有如下有益的技术效果：
30.本发明实施方式提供的电子设备，连接在同一个主板上的板卡与卡板通过微波通信，无需通过线缆连接，节省了机箱的空间。
附图说明
31.图1是现有技术中板卡与板卡之间通信示意图；
32.图2是本发明一实施方式的电子设备的结构示意图；
33.图3是根据本发明一实施方式的板卡的结构示意图；
34.图4(a)是根据本发明一实施方式的另一板卡的结构示意图；
35.图4(b)是图4(a)所示板卡的立体图；
36.图5是根据本发明一实施方式的芯片的结构示意图；
37.图6是根据本发明一实施方式的数据处理方法流程示意图。
具体实施方式
38.为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
39.显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
40.在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
41.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.图2是本发明第一实施方式提供的电子设备的结构示意图。
43.如图2所示，该电子设备，包括主板和分别连接在主板上的至少两个板卡。该电子设备例如为服务器。
44.其中，两个板卡之间通过微波通信。
45.具体的，所述至少两个板卡中的第一板卡，用于发送微波信号。
46.所述至少两个板卡中的第二板卡，用于接收所述微波信号，并响应所述微波信号。
47.本发明实施方式提供的电子设备，连接在同一个主板上的第一板卡与第二板卡通过微波通信，卡板和卡板之间的连接无需通过pcb、电线缆或者根本复合体在主板上进行布线，不需要占用主板上的带宽，提高了通信的效率，而且，卡板和卡板之间也不会因为线缆而占用机箱的空间，节省了机箱的空间。
48.本实施例提供的电子设备，设置在同一个主板上的两个板卡，通过微波通信，板卡和板卡之间的通信不需要经过主板，相当于在3d空间上拓展出板卡之间通信通路，降低了对主板上带宽的依赖。
49.在一些实施例中，板卡包括微波模块和芯片；所述第一板卡的微波模块，用于发送所述微波信号；所述第二板卡的微波模块，用于接收所述微波信号，并将所述微波信号转换为所述芯片可以识别的第一信号；所述第二卡板的芯片，用于响应所述第一信号。
50.本实施例提供的该电子设备的两个板卡通过如下方式实现通信：
51.第一板卡的第一芯片通过自身的高速串行通信接口向第一板卡的微波模块发送第一信号，第一板卡的微波模块将第一信号转换为微波信号，通过第一板卡的天线将微波信号发送给第二板卡。第二板卡通过天线接收到该微波信号，第二板卡的微波模块将该微波信号转换为高速串行通信接口可以识别的第二信号，并通过高速串行通信接口将第二信号发送至芯片，所述芯片响应所述第二信号。
52.其中，所述第一信号可以为数据信息、控制信息或者其他信息。
53.本发明的电子设备(例如是服务器)，其机箱内部空间狭小，且基于服务器内各芯片的性能要求，板卡间的通信需要满足低功耗、小电磁干扰。而本领域技术人员均知，微波通信通常采用大功率通信，且用于开放空间中的中远距离传输。如果将常用的大功率的微波通信技术应用在服务器中，显然无法满足服务器的要求。这也是现有技术中并无将微波
技术应用于服务器中板卡通信的根本原因。
54.为了尽可能的减少服务器中线缆数量和提高服务器的空间利用率，申请人对微波通信技术进行了研究，经过研究和多次实验发现，单个微波天线的功率小于50db，微波模块的整体功率小于5w时，不仅可以满足服务器的环境要求，且可以很好的实现板卡之间的信号传输，而且服务器的整体功耗也在可以接受的范围内，从而得到适用范围更广泛的电子设备。
55.单个天线功率优选为35db，微波模块的功率优选为小于3w。
56.在一个实施例中，板卡的个数为多个，多个所述板卡组成神经网络处理器板卡阵列。
57.本实施例中，板卡和板卡之间通过微波实现点到点的互联，板卡和板卡间无需通过pcb、电缆线或者根复合体等连接，不需要占用板卡上的带宽，也不会因为线缆而占用空间，提高了数据传输的效率，从而获得极高的整体算力。
58.图3是根据本发明一实施方式的板卡的结构示意图。
59.如图3所示，该板卡包括：微波模块(microwave module，mm)和芯片。
60.其中，微波模块,用于接收微波信号，并将所述微波信号转换为所述芯片的可以识别的第一信号；所述微波信号是与所述板卡连接在同一所述主板的另一板卡发送的。
61.芯片，用于响应所述第一信号。
62.在本实施例中，设置在主板上的两个板卡之间，通过微波信号进行通信，板卡和板卡间的连接无需通过pcb、电缆线或者根复合体等在主板上进行布线，不需要占用主板上的带宽，也不会因为线缆而占用空间，提高了数据传输的效率。
63.在一个具体的实施例中，芯片，包括：高速串行通信接口和处理核。
64.其中，高速串行通信接口，用于与所述微波模块连接，接收所述微波模块的第一信号。
65.处理核，用于响应所述第一信号。
66.在一个具体的实施例中，芯片还包括pcie接口电路，pcie接口电路与所述主板通信连接。
67.可选的，板卡包括pcie接口电路，板卡的pcie接口电路与所述主板通信连接。
68.在一些实施例中，板卡上还设置有其他的模块，例如电源管理模块和存储模块等。存储模块用于存储芯片执行神经网络运算的数据。
69.在一些实施例中，板卡还包括天线，天线与微波模块连接。
70.在一个具体的实施例中，所述天线的功率小于50bb。优选的，天线的功率小于35db。
71.在一些实施例中，微波模块包括微波发射器，微波发射器与天线连接。
72.可选的，微波发射器为低功率的微波发射器。
73.在一个具体的实施例中，所述微波模块的功率小于5w。优选的，微波模块的功率小于3w。
74.由于板卡和板卡之间的距离相对比较小，采用本发明实施例提供的天线和微波模块能实现板间的通信，不仅可以提高空间利用率，还可以满足板卡之间的通信需求。
75.具体的，可以根据带宽的要求，以及对方向性的要求，可以在板卡上设置独立的天
线模块，也可以在板卡上直接设置功率小的天线，
76.图4(a)是根据本发明一实施方式的另一板卡的结构示意图，图4(b)是图4(a)所示板卡的立体图。
77.图4(a)和图4(b)所示的实施例中，在板卡上设置了独立天线模块。
78.该天线模块包括天线和微波发射器，微波发射器设置在天线的上方。
79.在图4(a)和图4(b)所示的实施例中，一个机箱内的多个板卡中，任意两个板卡都可以实现点对点的通信，实现更加复杂的网络拓扑而无需额外的线缆连接，没有空间上的局限性，而且通过微波通信无需占用主板的带宽，提高了数据传输的效率。
80.图5是根据本发明一实施方式的芯片的结构示意图。
81.如图5所示，该芯片设置在板卡上，该芯片包括：高速串行通信接口和处理核。
82.其中，高速串行通信接口，用于接收第一信号；所述第一信号是微波模块基于接收到的微波信号转换得到的，所述微波信号是与所述板卡连接在同一所述主板的另一板卡发送的。
83.处理核，用于响应所述第一信号。
84.本发明实施方式提供的芯片，通过高速串行通信接口接收板卡上的微波模块的第一信号，从而使得在同一个主板上的两个板卡的芯片之间通过微波通信，板卡和板卡之间无需通过线缆连接，节省了机箱的空间。
85.在一些实施例中，高速串行通信接口例如是串行器/解串器(serializer/deserializer，serdes)。
86.可选的，芯片例如是神经网络处理器芯片(neural network processor，np)。
87.在一些实施例中，芯片还包括pcie接口电路(pcie interface，pcie if)，该pcie接口电路用于与主板通信连接。
88.可选的，上述处理核用于执行神经网络的计算。
89.本发明实施方式提供的芯片，通过高速串行通信接口接收板卡的微波模块的第一信号，从而使得在同一个主板上的两个板卡的芯片之间通过微波通信，板卡和板卡之间无需通过线缆连接，节省了机箱的空间。
90.图6是本发明一实施方式提供的一种数据处理方法流程示意图。
91.如图6所示，该数据处理方法应用于板卡中，该方法包括：
92.步骤s101，接收微波信号，所述微波信号是与所述板卡连接在同一所述主板的另一板卡发送的。
93.可选的，板卡的天线接收该微波信号。
94.步骤s102，将所述微波信号转换为芯片可以识别的第一信号，所述芯片位于所述板卡上。
95.可选的，第一信号为所述芯片的高速串行通信接口信号。
96.步骤s103，响应所述第一信号。
97.具体的，芯片通过自身的高速串行通信接口获取该第一信号，并响应该第一信号。
98.本实施方式提供的数据处理方法，使得板卡和板卡之前通过微波传输，板卡和板卡无需通过主板，不需要占用带宽，提高了数据传输的效率。
99.应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的
原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
100.以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
101.尽管已经详细描述了本发明的实施方式，但是应该理解的是，在不偏离本发明的精神和范围的情况下，可以对本发明的实施方式做出各种改变、替换和变更。
102.本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
103.本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
104.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
105.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。