一种带输出钳位的驱动电路的制作方法

1.本发明属于集成电路设计领域，特别是涉及一种带输出钳位的驱动电路。


背景技术：

2.在模拟集成电路芯片特别是ac/dc芯片中，经常需要使用带输出钳位的驱动电路。在ac/dc这样的高压芯片中，一般vds耐压5v的mos器件称为低压器件，vds耐压30v的mos器件称为中压器件，vds耐压500v～600v的mos器件称为高压器件；由于低压器件的版图面积远小于中压器件，因此，设计中都尽可能使用低压器件而避免使用中压或者高压器件。而通常工艺中，一般只是提供十几伏的vgs器件耐压，称为薄栅氧工艺，也就是说，在这样的工艺中，中压器件的vgs耐压是小于vds耐压的；如果需要更高的vgs耐压，则需要更多的工艺成本。
3.很多模拟集成电路芯片特别是ac/dc芯片的vcc通常范围都比较宽，有可能从几伏到几十伏，驱动模块如果直接用外部vcc供电，那么驱动模块中mos器件的vgs电压将会超出耐压值；因此，已有设计中，需要由ldo(低压差线性稳压器)产生一个十几伏的中压电压vm，此时ldo必须使用版图面积更大的中压器件，这样驱动模块由十几伏的中压电压vm供电，保证了驱动模块中mos器件的vgs和vds都不会超过耐压值，但驱动模块也需全部使用中压器件(如图1所示)。一旦使用了这样的结构，ldo的设计将是个不可避免的难点：1.因为ldo给驱动模块供电，需要动态响应速度需要非常快；2.ldo是一个负反馈环路，必然引入环路稳定性问题，需要做零极点补偿，并且在驱动模块工作时保证系统稳定性，而通常零极点补偿都需要用到电容，由于ldo是个中压器件，电容必然需要大量中压器件，这样就会需要很大的版图面积成本；3.ldo因为会在输出功率管m1上有输出损耗，而为了给驱动模块供电，输出功率管m1的版图面积也会相当大。假设驱动需要瞬间电流为i，那么在输出功率管m1导通时功率损耗将为p＝i2*ron，其中ron是输出功率管m1的导通电阻，要损耗小，ron必须尽可能小。
4.图2是现有技术的实现方式，其中驱动模块和ldo都需要用到中压器件，而且ldo版图的环路补偿m4也需要用到中压器件，一般环路补偿m4的容值需要10p以上，因此环路补偿m4的尺寸将会非常大，同时为了让驱动的输出电压尽可能高一些，必须减少ldo的损耗电压，故作为ldo的调整管m1也需要非常大。可见，现有技术中，驱动模块和ldo都需要用到中压器件，将耗费大量的版图成本，并且由于ldo的使用，会带来设计的困难和系统的不稳定性。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种带输出钳位的驱动电路，用于解决现有采用ldo给驱动模块供电时存在版图成本高及系统不稳定的问题。
6.为实现上述目的及其他相关目的，本发明提供一种带输出钳位的驱动电路，所述驱动电路包括：第一级电平转换模块、第二级电平转换模块、驱动模块及输出钳位模块，均
连接于电源电压和地之间；
7.所述第一级电平转换模块用于将低电压信号转换为浮动电压信号，其中，所述低电压信号的上电压为第一设定电压，所述低电压信号的下电压为地电压，所述浮动电压信号的上电压为电源电压，所述浮动电压信号的下电压为钳位电压，所述钳位电压为电源电压与第二设定电压之差；
8.所述第二级电平转换模块连接所述第一级电平转换模块的输出端，用于将所述浮动电压信号转换为所述低电压信号；
9.所述驱动模块连接所述第一级电平转换模块的输出端及所述第二级电平转换模块的输出端，用于在所述浮动电压信号及所述低电压信号的控制下，产生驱动信号；
10.所述输出钳位模块连接所述驱动模块的输出端，用于在所述驱动信号的驱动下，对输出电压进行钳位。
11.可选地，所述第一级电平转换模块包括：第一级电平转换单元及第一级驱动增强单元，
12.所述第一级电平转换单元用于将所述低电压信号转换为原始浮动电压信号；
13.所述第一级驱动增强单元连接于所述第一级电平转换单元的输出端，用于对所述原始浮动电压信号进行驱动增强以产生所述浮动电压信号。
14.可选地，所述第一级电平转换单元包括：第一nmos管、第二nmos管、第三nmos管、第四nmos管、第一pmos管、第二pmos管、第三pmos管及第四pmos管，所述第一nmos管的源极及所述第二nmos管的源极均接地，所述第一nmos管的漏极连接所述第三nmos管的源极，所述第二nmos管的漏极连接所述第四nmos管的源极，所述第一nmos管的栅极及所述第二nmos管的栅极连接一组互为反相的低电压信号，所述第三nmos管的漏极连接所述第一pmos管的漏极，所述第四nmos管的漏极连接所述第二pmos管的漏极，所述第三nmos管的栅极及所述第四nmos管的栅极均连接第一设定电压，所述第一pmos管的源极连接所述第三pmos管的漏极及所述第四pmos管的栅极，所述第二pmos管的源极连接所述第三pmos管的栅极及所述第四pmos管的漏极并产生所述原始浮动电压信号，所述第一pmos管的栅极及所述第二pmos管的栅极均连接钳位电压，所述第三pmos管的源极及所述第四pmos管的源极均连接电源电压；所述第一级驱动增强单元包括：第一反相器、第二反相器及第五pmos管，所述第一反相器的输入端连接所述原始浮动电压信号，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端产生所述浮动电压信号，所述第一反相器的电源端及所述第二反相器的电源端均连接电源电压，所述第一反相器的接地端及所述第二反相器的接地端均连接所述第五pmos管的源极，所述第五pmos管的漏极接地，所述第五pmos管的栅极连接钳位电压。
15.可选地，所述第一级电平转换模块还包括：钳位电压产生单元，连接于电源电压和地之间，用于产生所述钳位电压。
16.可选地，所述钳位电压产生单元包括：至少一个第一齐纳二极管及一电流源，所述第一齐纳二极管的阴极连接电源电压，所述第一齐纳二极管的阳极连接所述电流源的输入端并产生所述钳位电压，所述电流源的输出端接地；在所述第一齐纳二极管的数量大于等于2个时，多个所述第一齐纳二极管彼此串联，且第一齐纳二极管串的阴极连接电源电压，第一齐纳二极管串的阳极连接所述电流源的输入端并产生所述钳位电压；其中，所述第二
设定电压由所述第一齐纳二极管的稳压值及数量决定。
17.可选地，所述第二级电平转换模块包括：第二级电平转换单元及第二级驱动增强单元，
18.所述第二级电平转换单元连接所述第一级电平转换模块的输出端，用于将所述浮动电压信号转换为原始低电压信号；
19.所述第二级驱动增强单元连接于所述第二级电平转换单元的输出端，用于对所述原始低电压信号进行驱动增强以产生所述低电压信号。
20.可选地，所述第二级电平转换单元包括：第六pmos管、第七pmos管、第五nmos管、第六nmos管、第七nmos管及第八nmos管，所述第六pmos管的源极及所述第七pmos管的源极均连接电源电压，所述第六pmos管的漏极连接所述第五nmos管的漏极，所述第七pmos管的漏极连接所述第六nmos管的漏极，所述第六pmos管的栅极及所述第七pmos管的栅极连接一组互为反相的浮动电压信号，所述第五nmos管的源极连接所述第七nmos管的漏极及所述第八nmos管的栅极，所述第六nmos管的源极连接所述第七nmos管的栅极及所述第八nmos管的漏极并产生所述原始低电压信号，所述第五nmos管的栅极及所述第六nmos管的栅极均连接第一设定电压，所述第七nmos管的源极及所述第八nmos管的源极接地；所述第二级驱动增强单元包括：第三反相器及第四反相器，所述第三反相器的输入端连接所述原始低电压信号，所述第三反相器的输出端连接所述第四反相器的输入端，所述第四反相器的输出端产生所述低电压信号，所述第三反相器的电源端及所述第四反相器的电源端均连接第一设定电压，所述第三反相器的接地端及所述第四反相器的接地端均接地。
21.可选地，所述驱动模块包括：驱动上管及驱动下管，所述驱动上管的源极连接电源电压，所述驱动上管的漏极连接所述驱动下管的漏极并产生驱动信号中的上管驱动信号，所述驱动上管的栅极连接所述浮动电压信号，所述驱动下管的源极接地，所述驱动下管的栅极连接所述低电压信号。
22.可选地，所述输出钳位模块包括：输出上管、输出下管及钳位单元，所述输出上管的漏极连接电源电压，所述输出上管的源极连接所述输出下管的漏极并产生所述输出电压，所述输出上管的栅极连接驱动信号中的上管驱动信号，所述输出下管的源极接地，所述输出下管的栅极连接驱动信号中的下管驱动信号，所述钳位单元连接于所述输出上管的栅极及地之间。
23.可选地，所述钳位单元包括：至少一个第二齐纳二极管，所述第二齐纳二极管的阴极连接所述输出上管的栅极，所述第二齐纳二极管的阳极接地；在所述钳位单元包括两个及以上所述第二齐纳二极管时，多个所述第二齐纳二极管彼此串联，且第二齐纳二极管串的阴极连接所述输出上管的栅极，第二齐纳二极管串的阳极接地；所述驱动电路还包括：信号产生模块，用于产生所述低电压信号及所述下管驱动信号。
24.如上所述，本发明的一种带输出钳位的驱动电路，采用电平转移和浮动电压技术设计了一种全新的驱动电路，可由外部的电源电压vcc直接供电，即使vcc的电压范围超过薄栅氧器件的耐压范围也没问题，省掉了ldo；本发明只需要更少的中压器件，即m3-m13、m16-m19为中压器件且版本面积都不会很大，故减小了芯片版图成本，使用最少的芯片版本成本即可实现薄栅氧器件的钳位驱动功能；而且，因无需ldo，故不会有系统稳定性及负载响应问题。本发明采用放于高压阱的低压器件来制作反相器，可进一步减小芯片版本成本。
附图说明
25.图1显示为现有带输出钳位的驱动电路的结构示意图。
26.图2显示为现有带输出钳位的驱动电路的具体电路图。
27.图3显示为本发明带输出钳位的驱动电路的电路图。
28.元件标号说明
29.100
’ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
低压差线性稳压器
30.200
’ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
驱动模块
31.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
驱动电路
32.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一级电平转换模块
33.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一级电平转换单元
34.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一级驱动增强单元
35.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
钳位电压产生单元
36.200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二级电平转换模块
37.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二级电平转换单元
38.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二级驱动增强单元
39.300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
驱动模块
40.400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输出钳位模块
41.401
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
钳位单元
42.500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
信号产生模块
具体实施方式
43.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
44.请参阅图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
45.如图3所示，本实施例提供一种带输出钳位的驱动电路，所述驱动电路包括：第一级电平转换模块100、第二级电平转换模块200、驱动模块300及输出钳位模块400，均连接于电源电压vcc和地之间。
46.所述第一级电平转换模块100用于将低电压信号in转换为浮动电压信号fl；其中，所述低电压信号in的上电压为第一设定电压v1，所述低电压信号in的下电压为地电压，所述浮动电压信号fl的上电压为电源电压vcc，所述浮动电压信号fl的下电压为钳位电压vcl，所述钳位电压vcl为电源电压vcc与第二设定电压v2之差。需要注意的是，此处所述“低电压信号in的上电压为第一设定电压v1，低电压信号in的下电压为地电压”是指“低电压信号in中的低压为0，高压为v1”，如低电压信号in为0-5v的信号；所述“浮动电压信号fl的上电压为电源电压vcc，浮动电压信号fl的下电压为钳位电压vcl”是指“浮动电压信号fl中的
低压为vcl，高压为vcc”，如浮动电压信号为10-15v的信号。
47.作为示例，如图3所示，所述第一级电平转换模块100包括：第一级电平转换单元101及第一级驱动增强单元102，所述第一级驱动增强单元102连接于所述第一级电平转换单元101的输出端；所述第一级电平转换单元101用于将所述低电压信号in转换为原始浮动电压信号pfl；所述第一级驱动增强单元102用于对所述原始浮动电压信号pfl进行驱动增强以产生所述浮动电压信号fl。
48.具体的，所述第一级电平转换单元101包括：第一nmos管m1、第二nmos管m2、第三nmos管m3、第四nmos管m4、第一pmos管m5、第二pmos管m6、第三pmos管m7及第四pmos管m8，所述第一nmos管m1的源极及所述第二nmos管m2的源极均接地，所述第一nmos管m1的漏极连接所述第三nmos管m3的源极，所述第二nmos管m2的漏极连接所述第四nmos管m4的源极，所述第一nmos管m1的栅极及所述第二nmos管m2的栅极连接一组互为反相的低电压信号in，所述第三nmos管m3的漏极连接所述第一pmos管m5的漏极，所述第四nmos管m4的漏极连接所述第二pmos管m6的漏极，所述第三nmos管m3的栅极及所述第四nmos管m4的栅极均连接第一设定电压v1，所述第一pmos管m5的源极连接所述第三pmos管m7的漏极及所述第四pmos管m8的栅极，所述第二pmos管m6的源极连接所述第三pmos管m7的栅极及所述第四pmos管m8的漏极并产生所述原始浮动电压信号pfl，所述第一pmos管m5的栅极及所述第二pmos管m6的栅极均连接钳位电压vcl，所述第三pmos管m7的源极及所述第四pmos管m8的源极均连接电源电压vcc(具体如图3所示)。其中，所述第一nmos管m1及所述第二nmos管m2均为低压器件，所述第三nmos管m3、所述第四nmos管m4、所述第一pmos管m5、所述第二pmos管m6、所述第三pmos管m7及所述第四pmos管m8均为中压器件。本示例中，所述钳位电压vcl通过钳制所述第一pmos管m5及所述第二pmos管m6的栅极电压来钳制其源极电压，从而使得所述第三pmos管m7及所述第四pmos管m8不会因为漏源电压vds超出耐压值而被击穿；所述第三nmos管m3及所述第四nmos管m4则用中压管做屏蔽，使得其源极连接的所述第一nmos管m1及所述第二nmos管m2可以用低压管。
49.更具体的，所述第一级电平转换单元101还包括：一反相器i01，所述第一nmos管m1的栅极连接所述低电压信号in，所述第二nmos管m2的栅极通过所述反相器i01连接所述低电压信号in，以此使所述第一nmos管m1的栅极及所述第二nmos管m2的栅极连接一组互为反相的低电压信号in(具体如图3所示)。
50.具体的，所述第一级驱动增强单元102包括：第一反相器i1、第二反相器i2及第五pmos管m9，所述第一反相器i1的输入端连接所述原始浮动电压信号pfl，所述第一反相器i1的输出端连接所述第二反相器i2的输入端，所述第二反相器i2的输出端产生所述浮动电压信号fl，所述第一反相器i1的电源端及所述第二反相器i2的电源端均连接电源电压vcc，所述第一反相器i1的接地端及所述第二反相器i2的接地端均连接所述第五pmos管m9的源极，所述第五pmos管m9的漏极接地，所述第五pmos管m9的栅极连接钳位电压vcl(具体如图3所示)。其中，所述第一反相器i1及所述第二反相器i2均为放于高压阱的低压器件，所述第五pmos管m9为中压器件。本示例中，所述钳位电压vcl通过钳制所述第五pmos管m9的栅极电压来钳制其源极电压，从而为所述第一反相器i1及所述第二反相器i2提供一相对低的电位(vcl＝vcc-v1)作为地电位，即构成所述第一反相器i1及所述第二反相器i2的mos管的vds范围在vcc到vcc-v1之内，故使得所述第一反相器i1及所述第二反相器i2可采用放于高压
阱的低压器件。
51.作为示例，如图3所示，所述第一级电平转换模块100还包括：钳位电压产生单元103，连接于电源电压vcc和地之间，用于产生所述钳位电压vcl。
52.具体的，所述钳位电压产生单元103包括：至少一个第一齐纳二极管d1及一电流源i，所述第一齐纳二极管d1的阴极连接电源电压vcc，所述第一齐纳二极管d1的阳极连接所述电流源i的输入端并产生所述钳位电压vcl，所述电流源i的输出端接地；在所述第一齐纳二极管d1的数量大于等于2个时，多个所述第一齐纳二极管d1彼此串联，且第一齐纳二极管串的阴极连接电源电压vcc，第一齐纳二极管串的阳极连接所述电流源i的输入端并产生所述钳位电压vcl(具体如图3所示)；其中，所述第二设定电压v2由所述第一齐纳二极管d1的稳压值及数量决定。由于所述第二设定电压v2等于所述第一齐纳二极管d1的稳压值与所述第一齐纳二极管d1的数量之积，所述钳位电压vcl等于所述电源电压vcc与所述第二设定电压v2之差，故在具体应用中，可根据实际需求来设定所述第一齐纳二极管d1的数量，以此来设定所述钳位电压vcl的大小。可选地，所述钳位电压vcl的电压值与所述第一设定电压v1的电压值大小相等。
53.所述第二级电平转换模块200连接所述第一级电平转换模块100的输出端，用于将所述浮动电压信号fl转换为所述低电压信号in。
54.作为示例，如图3所示，所述第二级电平转换模块200包括：第二级电平转换单元201及第二级驱动增强单元202，所述第二级电平转换单元201连接所述第一级电平转换模块100的输出端，所述第二级驱动增强单元202连接于所述第二级电平转换单元201的输出端，所述第二级电平转换单元201用于将所述浮动电压信号fl转换为原始低电压信号pin，所述第二级驱动增强单元202用于对所述原始低电压信号pin进行驱动增强以产生所述低电压信号in。
55.具体的，所述第二级电平转换单元201包括：第六pmos管m10、第七pmos管m11、第五nmos管m12、第六nmos管m13、第七nmos管m14及第八nmos管m15，所述第六pmos管m10的源极及所述第七pmos管m11的源极均连接电源电压vcc，所述第六pmos管m10的漏极连接所述第五nmos管m12的漏极，所述第七pmos管m11的漏极连接所述第六nmos管m13的漏极，所述第六pmos管m10的栅极及所述第七pmos管m11的栅极连接一组互为反相的浮动电压信号fl，所述第五nmos管m12的源极连接所述第七nmos管m14的漏极及所述第八nmos管m15的栅极，所述第六nmos管m13的源极连接所述第七nmos管m14的栅极及所述第八nmos管m15的漏极并产生所述原始低电压信号pin，所述第五nmos管m12的栅极及所述第六nmos管m13的栅极均连接第一设定电压v1，所述第七nmos管m14的源极及所述第八nmos管m15的源极接地(具体如图3所示)。其中，所述第六pmos管m10、所述第七pmos管m11、所述第五nmos管m12及所述第六nmos管m13均为中压器件，所述第七nmos管m14及所述第八nmos管m15均为低压器件。
56.更具体的，所述第二级电平转换单元201还包括：一反相器i02，所述第六pmos管m10的栅极连接所述浮动电压信号fl，所述第七pmos管m11的栅极通过所述反相器i02连接所述浮动电压信号fl，以此使所述第六pmos管m10的栅极及所述第七pmos管m11的栅极连接一组互为反相的浮动电压信号fl；其中，所述反相器i02的电源端连接电源电压vcc，所述反相器i02的接地端连接所述第五pmos管m9的源极(具体如图3所示)。其中，所述反相器i02为放于高压阱的低压器件。本示例中，所述钳位电压vcl通过钳制所述第五pmos管m9的栅极电
压来钳制其源极电压，从而为所述反相器i02提供一相对低的电位(vcl＝vcc-v1)作为地电位，即构成所述反相器i02的mos管的vds范围在vcc到vcc-v1之内，故使得所述反相器i02可采用放于高压阱的低压器件。
57.具体的，所述第二级驱动增强单元202包括：第三反相器i3及第四反相器i4，所述第三反相器i3的输入端连接所述原始低电压信号pin，所述第三反相器i3的输出端连接所述第四反相器i4的输入端，所述第四反相器i4的输出端产生所述低电压信号in，所述第三反相器i3的电源端及所述第四反相器i4的电源端均连接第一设定电压v1，所述第三反相器i3的接地端及所述第四反相器i4的接地端均接地(具体如图3所示)。其中，所述第三反相器i3及所述第四反相器i4均为低压器件。
58.所述驱动模块300连接所述第一级电平转换模块100的输出端及所述第二级电平转换模块200的输出端，用于在所述浮动电压信号fl及所述低电压信号in的控制下，产生驱动信号。
59.作为示例，如图3所示，所述驱动模块300包括：驱动上管m16及驱动下管m17，所述驱动上管m16的源极连接电源电压vcc，所述驱动上管m16的漏极连接所述驱动下管m17的漏极并产生驱动信号中的上管驱动信号drvh，所述驱动上管drvh的栅极连接所述浮动电压信号fd，所述驱动下管m17的源极接地，所述驱动下管m17的栅极连接所述低电压信号in。其中，所述驱动上管m16为pmos管，所述驱动下管m17为nmos管，且所述驱动上管m16及所述驱动下管m17均为薄栅氧器件。
60.所述输出钳位模块400连接所述驱动模块300的输出端，用于在所述驱动信号的驱动下，对输出电压out进行钳位。
61.作为示例，如图3所示，所述输出钳位模块400包括：输出上管m18、输出下管m19及钳位单元401，所述输出上管m18的漏极连接电源电压vcc，所述输出上管m18的源极连接所述输出下管m19的漏极并产生所述输出电压out，所述输出上管m18的栅极连接驱动信号中的上管驱动信号drvh，所述输出下管m19的源极接地，所述输出下管m19的栅极连接驱动信号中的下管驱动信号drvl，所述钳位单元401连接于所述输出上管m18的栅极及地之间。其中，所述输出上管m18及所述输出下管m19均为nmos管，且所述输出上管m18及所述输出下管m19均为薄栅氧器件。
62.具体的，所述钳位单元401包括：至少一个第二齐纳二极管d2，所述第二齐纳二极管d2的阴极连接所述输出上管m18的栅极，所述第二齐纳二极管d2的阳极接地；在所述钳位单元401包括两个及以上所述第二齐纳二极管d2时，多个所述第二齐纳二极管d2彼此串联，且第二齐纳二极管串的阴极连接所述输出上管m18的栅极，第二齐纳二极管串的阳极接地(具体如图3所示)。具体应用中，所述第二齐纳二极管d2的数量可根据所述输出上管m18的vds耐压值来设定，即vd*n≤v
ds_m18
，此时，所述钳位单元401将所述输出电压out钳位至n*vd-v
th_m18
；其中，vd为所述第二齐纳二极管d2的稳压值，n为所述钳位单元401中所述第二齐纳二极管d2的数量，v
ds_m18
为所述输出上管m18的vds耐压值，v
th_m18
为输出上管m18的阈值电压。
63.作为示例，如图3所示，所述驱动电路还包括：信号产生模块500，用于产生所述低电压信号in及所述下管驱动信号drvl。
64.具体的，所述信号产生模块500包括：第五反相器i5、第六反相器i6、第七反相器
i7、第八反相器i8、第九反相器i9、第十反相器i10、第十一反相器i11、第十二反相器i12、第十三反相器i13、一与非门nand及一或非门nor，所述第五反相器i5的输入端连接逻辑控制信号drv，所述第五反相器i5的输出端连接所述与非门nand的第一输入端及所述或非门nro的第一输入端，所述与非门nand的第二输入端通过所述第六反相器i6及所述第七反相器i7连接所述第二级电平转换模块200的输出端，所述与非门nand的输出端通过所述第八反相器i8、第九反相器i9、所述第十反相器i10、所述第十一反相器i11及所述第十二反相器i12连接所述或非门nor的第二输入端，同时所述第十反相器i10的输出端产生所述下管驱动信号drvl，所述或非门nor的输出端连接所述第十三反相器i13的输入端，所述第十三反相器i13的输出端产生所述低电压信号in，所述第五反相器i5、所述第六反相器i6、所述第七反相器i7、所述第八反相器i8、所述第九反相器i9、所述第十反相器i10、所述第十一反相器i11、所述第十二反相器i12、所述第十三反相器i13、所述与非门nand及所述或非门nor的电源端均连接第一设定电压v1，所述第五反相器i5、所述第六反相器i6、所述第七反相器i7、所述第八反相器i8、所述第九反相器i9、所述第十反相器i10、所述第十一反相器i11、所述第十二反相器i12、所述第十三反相器i13、所述与非门nand及所述或非门nor的接地端均接地(具体如图3所示)。其中，所述第五反相器i5、所述第六反相器i6、所述第七反相器i7、所述第八反相器i8、所述第九反相器i9、所述第十反相器i10、所述第十一反相器i11、所述第十二反相器i12、所述第十三反相器i13、所述与非门nand及所述或非门nor均为低压器件。
65.下面请参阅图3，对本实施例所述带输出钳位的驱动电路的工作原理进行说明。
66.在所述逻辑控制信号drv为高电平时，经过逻辑运算后所述低电平信号in为低电平、其反相信号为高电平；此时，所述第一nmos管m1关断、所述第二nmos管m2导通，所述第四nmos管m4及所述第二pmos管m6导通，从而使所述第三pmos管m7导通，此时输出受所述第二pmos管m6的栅极电压的限制，以此输出vcl，即vcc-v1。而在所述浮动电压信号fl为低电平时，其反相信号为高电平；此时，所述第六pmos管m10导通、所述第七pmos管m11关断，所述第五nmos管m12及所述第八nmos管m15导通，此时输出0v。此时，所述驱动上管m16导通，所述驱动下管m17关断，以此驱动所述输出上管m18导通，并将所述输出电压out进行钳位输出。
67.在所述逻辑控制信号drv为低电平时，经过逻辑运算后所述低电平信号in为高电平、其反相信号为低电平；此时，所述第一nmos管m1导通、所述第二nmos管m2关断，所述第三nmos管m3及所述第一pmos管m5导通，从而使所述第四pmos管m8导通，以此输出vcc。而在所述浮动电压信号fl为高电平时，其反相信号为低电平；此时，所述第六pmos管m10关断、所述第七pmos管m11导通，所述第六nmos管m13及所述第七nmos管m14导通，此时输出受所述第六nmos管m13的栅极电压的限制，以此输出v1。此时，所述驱动上管m16关断，所述驱动下管m17导通，所述输出上管m18关断，所述输出下管m19导通，输出电压out为0v。
68.可见，本实施例所述驱动电路采用第一级电平转换模块100将0-v1的低电压信号转换为vcc-(vcc-v1)的浮动电压信号去驱动所述驱动上管m16，这样就保证了所述驱动上管m16的栅源电压vgs不会超过其薄栅氧的耐压值，同时也保证了所述驱动下管m17、所述输出上管m18及所述输出下管m19的栅源电压vgs也不会超过其薄栅氧的耐压值。
69.综上所述，本发明的一种带输出钳位的驱动电路，采用电平转移和浮动电压技术设计了一种全新的驱动电路，可由外部的电源电压vcc直接供电，即使vcc的电压范围超过薄栅氧器件的耐压范围也没问题，省掉了ldo；本发明只需要更少的中压器件，即m3-m13、
m16-m19为中压器件且版本面积都不会很大，故减小了芯片版图成本，使用最少的芯片版本成本即可实现薄栅氧器件的钳位驱动功能；而且，因无需ldo，故不会有系统稳定性及负载响应问题。本发明采用放于高压阱的低压器件来制作反相器，可进一步减小芯片版本成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
70.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。