阵列基板、显示面板和显示装置的制作方法

1.本技术属于显示面板技术领域，尤其涉及一种阵列基板、显示面板和显示装置。


背景技术：

2.随着显示技术的不断发展，人们对于显示屏的品质需求也不断提升，其中对于大视角的需求就尤为明显，所以各家公司纷纷采取各种方式提升大视角，其中多畴像素结构应运而生。
3.多畴像素结构中，像素电极中划分为不同方向的多个显示畴，阵列基板空间有限。
4.同时，为了改善视觉色差或者视觉色偏，通常将子像素区分为主像素和次像素，主像素和次像素均沿行方向依次排布，主像素包括主像素电极和主薄膜晶体管，次像素包括次像素电极、次薄膜晶体管和电荷共享薄膜晶体管，主薄膜晶体管为主像素电极充电、次薄膜晶体管为次像素电极充电、电荷共享薄膜晶体管为次像素电极放电，从而使得主像素和次像素产生不同的电位，以增大视角，其中，电荷共享薄膜晶体管与阵列基板上的公共电极连接，通过公共电极放电，导致公共电极贯穿连接于每列的各电荷共享薄膜晶体管，降低了阵列基板的开口率。


技术实现要素：

5.本技术的目的在于提供一种阵列基板，通过将电荷共享薄膜晶体管连接至相邻相反极性的数据线，提升阵列基板的开口率。
6.本技术实施例的第一方面提出了一种阵列基板，包括多条数据线、多条扫描线和像素阵列，多条所述数据线用于输入极性交错相反的数据信号，所述扫描线用于逐行输入行开启信号，所述像素阵列包括阵列排布的子像素，每一子像素包括分别与同一所述数据线和同一所述扫描线连接的主像素和次像素；
7.所述主像素包括主像素电极和主薄膜晶体管，所述主像素电极通过所述主薄膜晶体管对应连接所述数据线和所述扫描线；所述次像素包括次像素电极、次薄膜晶体管和电荷共享薄膜晶体管；所述次像素电极通过所述次薄膜晶体管对应连接所述数据线和所述扫描线；
8.所述电荷共享薄膜晶体管的栅极与对应所述扫描线连接，所述电荷共享薄膜晶体管的漏极与所述次像素电极连接，所述电荷共享薄膜晶体管的源极通过导电结构与相邻另一所述数据线连接。
9.可选地，每一所述子像素还包括走线区，所述走线区位于每一所述子像素的所述主像素电极和所述次像素电极之间；
10.所述扫描线、所述主薄膜晶体管、所述次薄膜晶体管和所述电荷共享薄膜晶体管对应设置于所述走线区。
11.可选地，所述主薄膜晶体管和所述次薄膜晶体管靠近当前子像素连接的数据线设置，所述电荷共享薄膜晶体管靠近相邻另一所述数据线设置并通过导电结构连接邻另一所
述数据线。
12.可选地，所述导电结构与所述数据线同层设置，所述数据线与所述扫描线异层设置。
13.可选地，所述导电结构沿所述扫描线的上方连接至对应所述数据线；
14.或者与所述扫描线分层错位连接至对应所述数据线。
15.可选地，每一所述子像素的主像素电极和子像素电极相对分别设置有一个缺角，所述缺角临近所述数据线和所述走线区设置，对应每一所述缺角位置设置有过孔；
16.所述主薄膜晶体管通过过孔与所述主像素电极连接，所述次薄膜晶体管、所述电荷共享薄膜晶体管通过过孔与所述次像素电极连接。
17.可选地，所述主像素电极和所述次像素电极分别包括四个显示畴；
18.所述主像素电极中靠近当前子像素连接的数据线和靠近走线区的一显示畴设置有一所述缺角；
19.所述次像素电极中靠近当前子像素连接的数据线和靠近走线区的一显示畴设置有一所述缺角。
20.可选地，所述阵列基板还包括：
21.第一公共电极，各所述主像素电极与所述第一公共电极边缘部分重叠形成主存储电容，各所述次像素电极与所述第一公共电极边缘部分重叠形成次存储电容；
22.所述导电结构与所述第一公共电极异层设置。
23.本技术实施例的第二方面提出了一种显示面板，包括彩膜基板、液晶层和如上所述的阵列基板，所述液晶层设置于所述彩膜基板和所述阵列基板之间。
24.本技术实施例的第三方面提出了一种显示装置，包括背光模组、显示面板驱动电路和如上所述的显示面板，所述显示面板驱动电路与所述显示面板对应连接，所述背光模组与所述显示面板相对设置。
25.本技术实施例与现有技术相比存在的有益效果是：阵列基板中，每一子像素的电荷共享薄膜晶体管的源极通过导电结构与相邻另一极性相反的数据线连接，通过另一相邻的数据线放电，阵列基板上无需设置贯穿结构的公共电极，提升了阵列基板的开口率，同时，对另一相邻的数据线放电，可降低当前次像素的电压，使得当前子像素的主像素和次像素呈现亮暗变化，实现多畴显示效果，提升了显示面板的显示效果。
附图说明
26.图1为本技术实施例一提供的阵列基板的第一种电路示意图；
27.图2为本技术实施例一提供的阵列基板的第二种电路示意图；
28.图3为本技术实施例二提供的阵列基板的第一种结构示意图；
29.图4为本技术实施例二提供的阵列基板的第二种结构示意图；
30.图5为本技术实施例三提供的阵列基板的结构示意图；
31.图6为本技术实施例三提供的阵列基板中过孔的第一种结构示意图；
32.图7为本技术实施例三提供的阵列基板中过孔的第二种结构示意图；
33.图8为本技术实施例四提供的显示面板的结构示意图；
34.图9为本技术实施例五提供的显示装置的结构示意图。
35.其中，图中各附图标记为:
36.100-显示面板，200-显示面板驱动电路，300-背光模组，1-阵列基板，2-彩膜基板，3-液晶层，10-子像素，20-数据线，30-扫描线，11-主像素，12-次像素， 13-导电结构，14-走线区，15-过孔，111-主像素电极，112-第一公共电极，121
‑ꢀ
次像素电极，114-导电膜，t1-主薄膜晶体管t1，t2-次薄膜晶体管，t3-电荷共享薄膜晶体管，c1-主液晶电容，c2-次液晶电容，cf_com-彩膜基板的公共电极。
具体实施方式
37.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
38.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
39.实施例一
40.本技术实施例的第一方面提出了一种阵列基板1。
41.阵列基板1包括多条数据线20、多条扫描线30和像素阵列，多条数据线 20沿水平方向间隔排布，多条扫描线30沿竖直方向依次排布，数据线20和扫描线30交叉设置，多条所述数据线20用于输入极性交错相反的数据信号，扫描线30用于逐行输入行开启信号，像素阵列包括阵列排布的子像素10，子像素10对应连接数据线20和扫描线30，并受控充电或者放电。
42.其中，如图1或者图2所示，每一子像素10包括分别与同一数据线20和同一扫描线30连接的主像素11和次像素12；
43.主像素11包括主像素电极111和主薄膜晶体管t1，主像素电极111通过主薄膜晶体管t1对应连接数据线20和扫描线30；次像素12包括次像素电极 121、次薄膜晶体管t2和电荷共享薄膜晶体管t3；次像素电极121通过次薄膜晶体管t2对应连接数据线20和扫描线30；
44.电荷共享薄膜晶体管t3的栅极与对应扫描线30连接，电荷共享薄膜晶体管t3的漏极与次像素电极121连接，电荷共享薄膜晶体管t3的源极通过导电结构13与相邻另一数据线20连接。
45.本实施例中，主薄膜晶体管t1的栅极连接该子像素10对应的扫描线30，主薄膜晶体管t1的源极连接该子像素10对应的数据线20，主薄膜晶体管t1 的漏极与主像素电极111连接，主像素电极111与彩膜基板2的公共电极 cf_com形成主液晶电容c1。
46.次薄膜晶体管t2栅极连接该子像素10对应的扫描线30，次薄膜晶体管 t2的源极连接该子像素10对应的数据线20，次薄膜晶体管t2的漏极与次像素电极121连接，次像素电极121与彩膜基板2的公共电极cf_com形成次液晶电容c2。
47.电荷共享薄膜晶体管t3的栅极与该子像素10对应的扫描线30连接，电荷共享薄膜晶体管t3的漏极与该子像素10的次像素电极121连接，电荷共享薄膜晶体管t3的源极通过导电结构13与另一相邻极性相反的数据线20连接，例如图1所示，当前子像素10与第n数据
线20连接，当前子像素10的电荷共享薄膜晶体管t3与第n-1数据线20连接，或者如图2所示，与第n 1数据线 20连接，其中，如图3所示，相邻数据线20的极性相反，即第n-1数据线20 上的数据信号的极性与第n数据线20上的数据信号的极性相反，第n数据线 20上的数据信号的极性与第n 1数据线20上的数据信号极性相反。
48.其中，本行子像素10和同列另一行的子像素10依次逐行驱动，即本行子像素10在前输入行开启信号，另一行子像素10在后输入行开启信号，实现依次逐行开启对应薄膜晶体管并输入对应的数据信号，从而实现主薄膜晶体管t1 为主像素电极111充电、次薄膜晶体管t2为次像素电极121充电、电荷共享薄膜晶体管t3为次像素电极121放电，从而使得主像素11和次像素12产生不同的电位，以增大视角。
49.电荷共享薄膜晶体管t3通过另一相邻的数据线20实现放电工作，参考图 3，阵列基板1上无需设置贯穿结构的公共电极，提升了阵列基板1的开口率。
50.同时，对另一相邻的数据线20放电，可降低当前次像素12的驱动电压，使得当前子像素10的主像素11和次像素12呈现亮暗变化，实现多畴显示效果，提升了显示面板的显示效果。
51.其中，导电结构13与另一相邻数据线20的连接方式可根据数据线20、扫描线30、像素电极的布局方式对应选择，例如过孔15或者直接连接，具体方式不限。
52.同时，导电结构13可采用对应类型材料，为了保证显示效果以及放电效果，导电结构13为铟锡氧化物半导体透明导电膜(indium tin oxides，ito)。
53.其中，主像素电极111和次像素电极121分别包括多个显示畴，可包括两个显示畴、四个显示畴等，其中，当分别包括两个显示畴时，显示面板100为四畴像素结构，当分别包括四个显示畴时，显示面板100为八畴像素结构。
54.为了提升面板视角表现，本技术一实施方式，主像素电极111和次像素电极121分别包括四个显示畴，主像素电极111的四个显示畴和次像素电极121 的四个显示畴的液晶分子的转动角度不一样，从而改善色偏，八畴像素结构可为psva(polmer stabilized vertivally aligned，聚合物稳定垂直配向)像素。
55.同时，可选地，阵列基板1还包括：
56.第一公共电极112，各主像素电极111与第一公共电极112边缘部分重叠形成主存储电容，各次像素电极121与第一公共电极112边缘部分重叠形成次存储电容；
57.导电结构13与第一公共电极112异层设置。
58.本实施例中，各主像素电极111与第一公共电极112边缘部分重叠形成主存储电容，各次像素电极121与第一公共电极112边缘部分重叠形成次存储电容，确保子像素10在主薄膜晶体管t1和次薄膜晶体管t2关闭状态下画面正常显示，各第一公共电极112接入相同大小的公共电极电压信号，保证公共电极电压信号的稳定性，并且阵列基板1上的第一公共电极112与彩膜基板2上的公共电极cf_com的电压信号相同，从而屏蔽像素边缘的不规律电场，避免液晶分子导向紊乱出现暗纹。
59.本技术实施例与现有技术相比存在的有益效果是：阵列基板1中，每一子像素10的电荷共享薄膜晶体管t3的源极通过导电结构13与相邻另一极性相反的数据线20连接，通过另一相邻的数据线20放电，阵列基板1上无需设置贯穿结构的公共电极，提升了阵列基板1的开口率，同时，对另一相邻的数据线20放电，可降低当前次像素12的电压，使得当前子像
素10的主像素11和次像素12呈现亮暗变化，实现多畴显示效果，提升了显示面板的显示效果。
60.实施例二
61.基于实施例一的基础上进行细化和优化，如图3所示，其中，每一子像素 10还包括走线区14，走线区14位于每一子像素10的主像素电极111和次像素电极121之间；
62.扫描线30、主薄膜晶体管t1、次薄膜晶体管t2和电荷共享薄膜晶体管t3对应设置于走线区14，各走线区14横贯各列子像素10的主像素电极111 和次像素电极121的中间区域，形成相邻行的走线区14，扫描线30沿行方向无需弯折设置，简化阵列基板1的制程。
63.对应于走线区14设置方式，主薄膜晶体管t1、次薄膜晶体管t2和电荷共享薄膜晶体管t3的位置可对应所连接的数据线20对应设置，可选地，为了简化阵列基板1上的线路结构，主薄膜晶体管t1和次薄膜晶体管t2靠近当前子像素10连接的数据线20设置，电荷共享薄膜晶体管t3靠近相邻另一数据线 20设置并通过导电结构13连接邻另一数据线20，主薄膜晶体管t1和次薄膜晶体管t2通过导电膜114与当前子像素10对应的数据线20和扫描线30连接，同时，电荷共享薄膜晶体管t3与相邻子像素10对应的数据线20连接，薄膜晶体管与对应数据线20的距离变短，避免出现跨线连接，简化了走线区14的走线结构。
64.同时，导电结构13与数据线20之间根据对应电路层位置可采用过孔15 或者直接连接的方式，可选地，导电结构13与数据线20同层设置，数据线20 与扫描线30异层设置，导电结构13直接与数据线20同层连接，无需过孔15，提升了阵列基板1的开口率，同时，对应于导电结构13与数据线20的层间分布，可选地，导电结构13沿扫描线30的上方连接至对应数据线20，数据线20 和导电结构13位于扫描线30的上层，导电结构13沿扫描线30上方直接连接数据线20，减少了导电结构13的长度，简化了阵列基板1的制程。
65.或者导电结构13与扫描线30分层错位连接至对应数据线20，减少扫描线 30与导电结构13之间的电性耦合，避免产生寄生电容影响显示效果。
66.实施例三
67.基于实施例二的基础上进行细化和优化，如图5所示，可选地，每一子像素10的主像素电极111和子像素10电极相对分别设置有一个缺角，缺角临近数据线20和走线区14设置，对应每一缺角位置设置有过孔15；
68.主薄膜晶体管t1采用导电膜114以及通过过孔15与主像素电极111连接，次薄膜晶体管t2和电荷共享薄膜晶体管t3采用导电膜114共接后通过过孔15 与次像素电极121连接。
69.本实施例中，主像素电极111和次像素电极121同层设置，且与薄膜晶体管异层设置，因此，为了实现像素电极与薄膜晶体管的连接，需采用过孔15 方式，同时，为了设置过孔15且不影响走线区14的布线，将对应像素电极设置一缺角以容置过孔15，同时，由于阵列基板1中无贯穿结构的第一公共电极 112，且电荷共享薄膜晶体管t3直接与相邻数据线20连接，因此，对应于电荷共享薄膜晶体管t3的连接方式，与相邻数据线20之间无需设置过孔15，减少了过孔15的设置，提升了阵列基板1的开口率。
70.其中，数据线20、导电膜114、导电结构13位于像素电极的下层，因此，如图6和图7所示，对应于数据线20、导电膜114、导电结构13位于像素电极的布局方式，主像素电极111通过一过孔15连接至下层的导电膜114，导电膜 114连接至主薄膜晶体管t1，次像素电极
121通过一过孔15连接至下层的导电膜114，导电膜114分别连接至次薄膜晶体管t2和电荷共享薄膜晶体管t3，实现过孔15连接。
71.对应于阵列基板1的八畴结构，且为了简化连接过孔15与薄膜晶体管的导电膜114的结构，主像素电极111中靠近当前子像素10连接的数据线20和靠近走线区14的一显示畴设置有一缺角；
72.次像素电极121中靠近当前子像素10连接的数据线20和靠近走线区14 的一显示畴设置有一缺角，两个过孔15设置在靠近当前子像素10连接的数据线20的对应两个显示畴的缺角处，对应用于连接过孔15与薄膜晶体管的导电膜114长度变短，且与导电结构13之间无跨线结构，简化了阵列基板1的制程。
73.实施例四
74.本技术还提出一种显示面板100，如图8所示，该显示面板100包括彩膜基板2、液晶层3以及阵列基板1，该阵列基板1的具体结构参照上述实施例，由于本显示面板100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
75.本实施例中，彩膜基板2包括上偏光片、彩色滤光片、公共电极cf_com 以及上配向层，阵列基板1包括下配向层、驱动层以及下偏光片，其中，驱动层为薄膜晶体管驱动层，驱动层用于配合公共电极层驱动液晶层3的液晶分子，阵列基板1上设置有对应的数据线20、扫描线30、像素阵列和第一公共电极。
76.实施例五
77.本技术还提出一种显示装置，如图9所示，该显示装置包括背光模组300、显示面板驱动电路200和显示面板100，该显示装置的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，显示面板驱动电路200与显示面板100对应连接，背光模组300与显示面板100相对设置。
78.本实施例中，显示面板驱动电路200包括源极驱动电路、栅极驱动电路和公共电极电压电路，还可包括驱动所需的时序控制器和电源管理集成电路，时序控制器控制源极驱动电路和栅极驱动电路逐行扫描，同时，公共电极电压电路获取电源管理集成电路输出的模拟电压，并转换为对应大小的公共电极电压信号并通过阵列基板1等结构输出至彩膜基板2的公共电极cf_com，以及输出至阵列基板1上的第一公共电极112，彩膜基板2的公共电极cf_com上的公共电极电压信号与源极驱动电路输出的数据信号配合驱动液晶分子，并配合背光模组300显示对应的图像信息。
79.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。