半导体结构及其形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小、以及半导体器件高度集成化的发展，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)、全包围栅极晶体管(gaa)等。同时金属氧化物半导体(mos)器件的关键尺寸也不断缩小，栅极长度和栅极间距也随之缩小至更小的尺寸，相应地，半导体器件的制作工艺也在不断的改进中，以满足人们对器件性能的要求。
3.目前形成栅极结构的工艺中，通常采用栅极切断技术对条状栅极进行切断，切断后的栅极与不同的晶体管相对应，可以提高晶体管的集成度。此外，多个栅极沿着延伸方向排列成一列时，通过栅极切断技术，能够高精度地缩小栅极切断后，断开的栅极间的对接方向的间距。
4.栅极切断的一种方法是在形成金属栅极结构之前，对伪栅结构进行切断；另一种方法是在形成金属栅极结构之后，对金属栅极结构进行切断。其中，相比于对伪栅结构进行切断，对金属栅极结构进行切断具有诸多好处，例如：能够减小金属栅极结构未横跨在鳍部上部分的长度，而且还有利于缩小栅极切断位置与鳍部之间的间隔。
5.但是，目前栅极切断的工艺仍具有较大的挑战。


技术实现要素：

6.本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于精确控制器件栅极结构的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
7.为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，包括多个器件单元区和位于所述器件单元区之间的栅隔断区；凸起部，分立于所述器件单元区的衬底上；沟道结构，位于所述凸起部上；隔离层，位于所述衬底上且覆盖所述凸起部侧壁且露出所述沟道结构；器件栅极结构，位于所述器件单元区的所述隔离层上且横跨所述沟道结构；隔断结构，位于所述栅隔断区的隔离层上，所述隔断结构沿所述器件栅极结构的延伸方向位于相邻器件单元区的器件栅极结构之间，且与所述器件栅极结构的侧壁相接触；其中，所述隔断结构包括隔断底部和位于所述隔断底部上的隔断顶部；且所述隔断底部和所述隔断顶部连接位置处的侧壁，相对于所述隔断底部和所述隔断顶部的侧壁凹陷。
8.相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底，包括多个器件单元区和位于所述器件单元区之间的栅隔断区；所述器件单元区的衬底上形成有分立的凸起部以及位于所述凸起部上的沟道结构；所述衬底上形成有覆盖所述凸起部侧壁且露出所述沟道结构的隔离层；所述隔离层上形成有横跨所述沟道结构的器件栅极结构，所述器件栅极结构位于所述器件单元区和栅隔断区；去除位于所述栅隔断区的部分厚度所
述器件栅极结构，形成顶部隔断开口；在所述顶部隔断开口的侧壁上形成内侧墙；沿着所述内侧墙的侧壁，去除所述顶部隔断开口底部的剩余器件栅极结构，在所述顶部隔断开口的下方形成底部隔断开口，所述底部隔断开口与所述顶部隔断开口构成隔断开口；在所述隔断开口中填充介电材料层，形成隔断结构，所述隔断结构在沿器件栅极结构的延伸方向上隔断相邻器件单元区的器件栅极结构。
9.与现有技术相比，本发明实施例的技术方案具有以下优点：
10.本发明实施例提供的半导体结构中，所述隔断底部和所述隔断顶部连接位置处的侧壁，相对于所述隔断底部和所述隔断顶部的侧壁凹陷，从而所述隔断结构的侧壁未出现弓状形貌(bowing effect)问题，提高了对隔断结构的侧壁形貌的控制度、以及隔断结构的侧壁形貌质量，从而有利于精确控制器件栅极结构的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
11.本发明实施例提供的半导体结构的形成方法中，先去除位于所述栅隔断区的部分厚度器件栅极结构，形成顶部隔断开口，相较于形成贯穿栅隔断区的器件栅极结构的隔断开口，形成顶部隔断开口所需的时间更短、所述顶部隔断开口的深度更小，易于对顶部隔断开口的侧壁形貌和开口尺寸进行控制；并且，还在顶部隔断开口的侧壁形成内侧墙，因此在沿着所述内侧墙的侧壁，去除所述顶部隔断开口底部的剩余器件栅极结构的过程中，由于所述顶部隔断开口的侧壁形成有内侧墙，从而不易对内侧墙造成横向刻蚀，相应有利于保障顶部隔断开口的侧壁形貌质量；此外，由于预先去除栅隔断区的部分厚度器件栅极结构，减小了所述顶部隔断开口底部需要去除的器件栅极结构的厚度，相应缩短去除顶部隔断开口底部的器件栅极结构的时间，有利于对底部隔断开口的侧壁形貌和开口尺寸进行控制，保障底部隔断开口的侧壁形貌质量；综上，本发明实施例有利于对隔断开口的侧壁形貌进行控制、提高隔断开口的侧壁形貌质量，从而有利于精确控制器件栅极结构的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
附图说明
12.图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
13.图4至图6是本发明半导体结构一实施例的结构示意图；
14.图7至图8是本发明半导体结构另一实施例的结构示意图；
15.图9至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
16.图25至图28是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
17.由背景技术可知，目前半导体结构的性能有待提高。现以对finfet器件的金属栅极结构进行切断为示例，结合一种半导体结构的形成方法分析半导体结构性能有待提高的原因。图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
18.参考图1，提供衬底10，包括器件单元区10s和位于所述器件单元区10s之间的栅隔断区10c；所述器件单元区10s的衬底10上形成有分立的鳍部11；所述衬底10上形成有横跨
所述鳍部11的金属栅极结构12，所述金属栅极结构位于所述器件单元区10s和栅隔断区10c。
19.参考图2，去除位于所述栅隔断区10c的金属栅极结构12，在所述金属栅极结构12中形成隔断开口13，所述隔断开口13在沿所述金属栅极结构12的延伸方向上隔断相邻器件单元区10s的金属栅极结构12。
20.参考图4，在所述隔断开口13中填充隔断结构14。
21.其中，在去除位于栅隔断区10c的金属栅极结构12的步骤中，对所述隔断开口13的侧壁形貌控制的难度较大，比如说：为了将栅隔断区10c的金属栅极结构12去除干净，通常会进行过刻蚀，导致隔断开口13的侧壁通常不是陡直的形貌，如图2中虚线圈所示，隔断开口13的侧壁容易出现严重的弓状形貌(bowing effect)问题，难以精确控制剩余金属栅极结构12末端的位置和侧壁形貌，而且容易导致隔断开口13容易与相邻的鳍部11距离过近，甚至容易损伤到相邻的鳍部11以及位于相邻鳍部11上的金属栅极结构12材料，导致器件的性能不佳。
22.为了解决所述技术问题，本发明实施例提供一种半导体结构，所述隔断底部和所述隔断顶部连接位置处的侧壁，相对于所述隔断底部和所述隔断顶部的侧壁凹陷，从而所述隔断结构的侧壁未出现弓状形貌(bowing effect)问题，提高了对隔断结构的侧壁形貌的控制度、以及隔断结构的侧壁形貌质量，从而有利于精确控制器件栅极结构的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
23.本发明实施例还提供一种半导体结构的形成方法，先去除位于所述栅隔断区的部分厚度器件栅极结构，形成顶部隔断开口，相较于形成贯穿栅隔断区的器件栅极结构的隔断开口，形成顶部隔断开口所需的时间更短、所述顶部隔断开口的深度更小，易于对顶部隔断开口的侧壁形貌和开口尺寸进行控制；并且，还在顶部隔断开口的侧壁形成内侧墙，因此在沿着所述内侧墙的侧壁，去除所述顶部隔断开口底部的剩余器件栅极结构的过程中，由于所述顶部隔断开口的侧壁形成有内侧墙，从而不易对内侧墙造成横向刻蚀，相应有利于保障顶部隔断开口的侧壁形貌质量；此外，由于预先去除栅隔断区的部分厚度器件栅极结构，减小了所述顶部隔断开口底部需要去除的器件栅极结构的厚度，相应缩短去除顶部隔断开口底部的器件栅极结构的时间，有利于对底部隔断开口的侧壁形貌和开口尺寸进行控制，保障底部隔断开口的侧壁形貌质量；综上，本发明实施例有利于对隔断开口的侧壁形貌进行控制、提高隔断开口的侧壁形貌质量，从而有利于精确控制器件栅极结构的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
24.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图4至图6，示出了本发明半导体结构一实施例的结构示意图。其中，图4为俯视图，图5为图4沿y-y1割线的剖面图，图6为图4沿x-x1割线的剖面图。
25.如图4至图6所示，本实施例中，所述半导体结构包括：衬底100，包括多个器件单元区100s和位于所述器件单元区100s之间的栅隔断区100c；凸起部105，分立于所述器件单元区100s的衬底100上；沟道结构110，位于所述凸起部105上；隔离层120，位于所述衬底100上且覆盖所述凸起部105侧壁且露出所述沟道结构110；器件栅极结构200，位于所述器件单元区100s的所述隔离层120上且横跨所述沟道结构110；隔断结构300，位于所述栅隔断区100c
的隔离层120上，所述隔断结构300沿所述器件栅极结构200的延伸方向位于相邻器件单元区的器件栅极结构100c之间，且与所述器件栅极结构100c的侧壁相接触；其中，所述隔断结构300包括隔断底部300(1)和位于所述隔断底部300(1)上的隔断顶部300(2)；且所述隔断底部300(1)和所述隔断顶部300(2)连接位置处的侧壁，相对于所述隔断底部300(1)和所述隔断顶部300(2)的侧壁凹陷。
26.所述隔断底部300(1)和所述隔断顶部300(2)连接位置处的侧壁，相对于所述隔断底部300(1)和所述隔断顶部300(2)的侧壁凹陷，从而所述隔断结构300的侧壁未出现弓状形貌(bowing effect)问题，提高了对隔断结构300的侧壁形貌的控制度、以及隔断结构300的侧壁形貌质量，从而有利于精确控制器件栅极结构200的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
27.所述衬底100用于为半导体结构的形成提供工艺平台。
28.本实施例中，所述衬底100为硅衬底，即所述衬底100的材料为单晶硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。
29.所述器件单元区100s用于形成器件单元结构，所述栅隔断区100c用于定义器件栅极结构200的切断位置，以使不同器件单元区100s的器件栅极结构200相分离。
30.本实施例中，所述凸起部105与所述衬底100为一体型结构，所述凸起部105的材料与所述衬底100的材料相同，均为硅。在其他实施例中，所述凸起部可以与衬底不为一体型结构，所述凸起部的材料可以与衬底的材料不同，所述凸起部的材料可以是其他适宜的材料，例如：锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
31.所述沟道结构110用于提供场效应晶体管的导电沟道。所述沟道结构110的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
32.具体地，当形成鳍式场效应晶体管(finfet)时，所述沟道结构110为鳍部115，所述鳍部115位于所述凸起部105上且与所述凸起部105相接触；或者，当形成全包围栅极(gaa)晶体管时，所述沟道结构110可以为位于所述凸起部105上且与所述凸起部105间隔设置的沟道结构层(图未示)，所述沟道结构层包括一个或多个依次间隔设置的沟道层。
33.本实施例中，以形成鳍式场效应晶体管，所述沟道结构110为鳍部115为示例进行说明。
34.本实施例中，所述鳍部115与所述凸起部105为一体型结构，所述鳍部115的材料与凸起部105的材料相同，所述鳍部115的材料为硅。
35.本实施例中，所述鳍部115沿x方向延伸，且沿y方向间隔排列，所述x方向与y方向相垂直。
36.所述隔离层120用于隔离相邻的凸起部105，还用于隔离衬底100与器件栅极结构200。
37.本实施例中，所述隔离层120为浅沟槽隔离结构(shallow trench isolation，sti)。本实施例中，所述隔离层120的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。
38.器件栅极结构200用于控制场效应晶体管的导电沟道的开启和关断。
39.所述器件栅极结构200横跨沟道结构110，所述器件栅极结构200的延伸方向与沟
道结构110的延伸方向相垂直，即器件栅极结构200沿y方向延伸。
40.本实施例中，所述器件栅极结构200为金属栅极结构，所述器件栅极结构200包括位于所述沟道结构110上和所述隔离层120上的栅介质层21、以及位于所述栅介质层21上的栅电极层22。
41.所述栅介质层21用于电隔离导电沟道与所述栅电极层22。所述栅介质层21的材料包括氧化硅、掺氮氧化硅、hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、la2o3和al2o3中的一种或多种。
42.其中，所述栅介质层21可以包括栅氧化层或高k栅介质层，或者，栅介质层21可以包括栅氧化层和位于所述栅氧化层上的高k栅介质层。本实施例中，所述栅介质层21为高k栅介质层，所述栅介质层21的材料为高k介质材料。
43.本实施例中，所述栅介质层21还位于所述栅电极层22未与隔断结构300相接触的侧壁上。
44.本实施例中，所述栅介质层21与所述沟道结构110之间还形成有界面层130。所述界面层130用于为形成高k栅介质层提供良好的界面。
45.本实施例中，所述界面层130的材料为氧化硅。
46.所述栅电极层22用于作为器件栅极结构200与外部电路连接的电极。所述栅电极层22的材料包括tin、tan、ti、ta、tial、tialc、tisin、w、co、al、cu、ag、au、pt和ni中的一种或多种。
47.本实施例中，所述栅电极层22包括功函数层23和位于所述功函数层23上的电极层24。其中，所述功函数层23还用于调节器件栅极结构200的功函数，以调节场效应晶体管的阈值电压。
48.可选的，所述器件栅极结构200的顶部上还形成有栅极盖帽层140。所述栅极盖帽层140用于对器件栅极结构200的顶部起到保护作用。
49.作为一种示例，所述栅极盖帽层140的材料为氮化硅。
50.本实施例中，所述半导体结构还包括：栅极侧墙，位于所述器件栅极结构200两侧的侧壁上。所述栅极侧墙用于对器件栅极结构200的侧壁起到保护作用。本实施例中，所述栅极侧墙还位于所述栅极盖帽层140的侧壁上。
51.本实施例中，所述栅极侧墙为叠层结构。具体地，所述栅极侧墙包括位于所述器件栅极结构200侧壁的第一栅极侧墙150和位于第一栅极侧墙150侧壁上的第二栅极侧墙160。
52.本实施例中，所述第一栅极侧墙150的材料为低k介质材料，所述第二栅极侧墙160的材料为氮化硅。
53.本实施例中，所述半导体结构还包括：源漏掺杂层(图未示)，位于所述器件栅极结构200和栅极侧墙两侧且与所述沟道结构110相接触。
54.源漏掺杂层用于作为场效应晶体管的源极或漏极，在场效应晶体管工作时，源漏掺杂层用于提供载流子源。
55.本实施例中，源漏掺杂层包括掺杂有离子的应力层，应力层用于为沟道区提供应力，从而提高载流子的迁移率。
56.本实施例中，当形成pmos晶体管时，源漏掺杂层包括掺杂有p型离子的应力层，应力层的材料为si或sige；当形成nmos晶体管时，源漏掺杂层包括掺杂有n型离子的应力层，
应力层的材料为si或sic。
57.具体地，本实施例中，所述源漏掺杂层形成在所述器件栅极结构200和栅极侧墙两侧的鳍部115中。
58.在其他实施例中，当沟道结构为沟道结构层时，所述源漏掺杂层位于所述器件栅极结构和栅极侧墙的两侧且与沟道结构层沿延伸方向的端部相接触。
59.所述隔断结构300用于在沿器件栅极结构200的延伸方向上隔断相邻器件单元区100s的器件栅极结构200，以使不同器件单元区100s的器件栅极结构200相分离。
60.所述隔断结构300的材料为电介质材料，所述隔断结构300的材料包括：氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
61.本实施例中，沿所述器件栅极结构200的延伸方向，所述隔断结构300的侧壁与所述栅电极层22相接触，是由于在半导体结构的形成过程中，沿器件栅极结构200的延伸方向，对器件栅极结构200进行切断形成隔断开口，之后在隔断开口中形成所述隔断结构300。
62.与对伪栅结构进行切断、之后去除伪栅结构形成器件栅极结构的方案相比，对器件栅极结构200进行切断具有诸多好处，例如：能够减小器件栅极结构200未横跨在沟道结构110上部分的长度，而且还有利于缩小栅极切断位置与沟道结构110之间的间隔。
63.本实施例中，所述隔断底部300(1)和所述隔断顶部300(2)连接位置处的侧壁，相对于所述隔断底部300(1)和所述隔断顶部300(2)的侧壁凹陷，是由于沿所述器件栅极结构300的延伸方向，所述器件栅极结构300中形成有贯穿所述栅隔断区100c的隔断开口250(结合参考图21)；所述隔断开口250包括底部隔断开口190(结合参考图21)和位于所述底部隔断开口190上的顶部隔断开口180(结合参考图21)，所述底部隔断开口190和顶部隔断开口180通过不同的刻蚀步骤形成；所述隔断底部300(1)位于所述底部隔断开口190中，所述隔断顶部300(2)位于所述顶部隔断开口180中。
64.其中，本实施例中，在半导体结构的形成过程中，先去除位于所述栅隔断区100c的部分厚度器件栅极结构200，形成顶部隔断开口180，相较于形成贯穿栅隔断区的器件栅极结构的隔断开口，形成顶部隔断开口180所需的时间更短、所述顶部隔断开口180的深度更小，易于对顶部隔断开口180的侧壁形貌和开口尺寸进行控制。
65.具体地，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200的过程中，各向异性的刻蚀工艺仍具有一定沿平行于衬底方向进行横向刻蚀的几率，随着刻蚀深度的增加，在沿器件栅极结构200延伸方向，顶部隔断开口180具有开口宽度较大的“腰部”，也就是说，沿着垂直于衬底100表面且逐渐靠近衬底100的方向，顶部隔断开口180沿y方向的开口尺寸先由小变大、再由大变小。
66.本实施例中，所述隔断顶部300(2)贯穿于部分厚度的所述栅电极层22中。
67.具体地，所述隔断顶部300(2)至少贯穿于所述电极层24中，相应地，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200的步骤中，去除位于所述栅隔断区100c的至少所述电极层24，从而在去除顶部隔断开口180底部的剩余器件栅极结构200以形成底部隔断开口190的过程中，能够仅去除功函数层23一种金属材料，有利于降低底部隔断开口190的形成难度。
68.本实施例中，所述隔断结构300包括：立于所述栅隔断区100c的隔离层120上的介电材料层310，包括底部材料层31和位于所述底部材料层31上的顶部材料层32；内侧墙230，
位于所述顶部材料层32的侧壁上；其中，所述底部材料层31用于作为所述隔断底部300(1)，所述顶部材料层32和位于所述顶部材料层32侧壁上的内侧墙230用于作为所述隔断顶部300(2)。
69.本实施例中，所述隔断结构200还包括所述内侧墙230是由于在半导体结构的形成过程中，在形成顶部隔断开口180后，在形成底部隔断开口190之前，还在顶部隔断开口180的侧壁形成内侧墙230，以便在沿着所述内侧墙230的侧壁，去除所述顶部隔断开口180底部的剩余器件栅极结构200以形成底部隔断开口190的过程中，通过内侧墙230能够对顶部隔断开口180的侧壁起到保护作用，进而对顶部隔断开口180的侧壁形貌进行精确控制，并且在形成顶部隔断开口180后，所述内侧墙230被保留在隔断开口250内用于与介电材料层310共同构成所述隔断结构300。
70.本实施例中，所述内侧墙230的材料为介质材料，以保障隔断结构300对相邻器件单元区100s的器件栅极结构200的隔断作用。所述内侧墙230的材料包括氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一示例，所述内侧墙230的材料为氮化硅。
71.沿所述器件栅极结构200的延伸方向，所述隔断顶部300(2)的宽度为第一尺寸，所述内侧墙230的厚度为第二尺寸，所述第二尺寸占所述第一尺寸的比例不宜过小，也不宜过大。如果所述第二尺寸占所述第一尺寸的比例过小，则内侧墙230的厚度相应过小，在底部隔断开口190的形成过程中，容易降低内侧墙230对顶部隔断开口180侧壁的保护作用；如果所述第二尺寸占所述第一尺寸的比例过大，则顶部隔断开口180的剩余开口尺寸过小，容易导致顶部隔断开口180剩余空间的深宽比过大，容易增加去除顶部隔断开口180底部的剩余器件栅极结构200以形成所述底部隔断开口190的难度。为此，本实施例中，所述第二尺寸是第一尺寸的5％至20％。
72.本实施例中，所述半导体结构还包括：层间介质层170，位于所述隔离层120上且覆盖所述栅极侧墙的侧壁和所述源漏掺杂层。所述层间介质层170用于隔离相邻的器件。
73.本实施例中，所述层间介质层170的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以是氮氧化硅、氮化硅等电介质材料。
74.本实施例中，所述层间介质层170与所述栅极盖帽层140的顶面相齐平。
75.图7至图8是本发明半导体结构另一实施例的结构示意图。其中，图7为在器件栅极结构位置处沿器件栅极结构延伸方向的剖面图，图8为在栅隔断区100c和器件单元区100s沿垂直于器件栅极结构延伸方向的剖面图。
76.本实施例与前述实施例的相同之处在此不再赘述，本实施例与前述实施例的不同之处在于：所述隔断结构400为一体型结构，所述隔断结构400为介电材料层。
77.所述隔断结构400为一体型结构，有利于提高在沿器件栅极结构的延伸方向上，所述隔断结构400对器件栅结构之间的隔离效果。
78.本实施例中，所述隔断结构400为一体型结构，所述隔断结构400为介电材料层是由于在隔断结构400的形成过程中，在形成隔断开口之后，在隔断开口中填充隔断结构400之前，还去除位于顶部隔断开口侧壁的内侧墙。
79.对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
80.相应的，本发明还提供一种半导体结构的形成方法。图9至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
81.以下结合附图，对本实施例半导体结构的形成方法进行详细说明。
82.参考图9至图11，图9为俯视图，图10为图9沿y-y1割线的剖面图，图11为图9沿x-x1割线的剖面图，提供衬底100，包括多个器件单元区100s和位于所述器件单元区100s之间的栅隔断区100c；所述器件单元区100s的衬底100上形成有分立的凸起部105以及位于所述凸起部105上的沟道结构110；所述衬底100上形成有覆盖所述凸起部105侧壁且露出所述沟道结构110的隔离层120；所述隔离层120上形成有横跨所述沟道结构110的器件栅极结构200，所述器件栅极结构200位于所述器件单元区100s和栅隔断区100c。
83.所述衬底100用于为后续制程提供工艺平台。
84.本实施例中，所述衬底100为硅衬底，即所述衬底100的材料为单晶硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。
85.所述器件单元区100s用于形成器件单元结构，所述栅隔断区100c用于定义器件栅极结构200的切断位置，以使不同器件单元区100s的器件栅极结构200相分离。
86.本实施例中，所述凸起部105与所述衬底100为一体型结构，所述凸起部105的材料与所述衬底100的材料相同，均为硅。在其他实施例中，所述凸起部与衬底还可以不为一体型结构，所述凸起部的材料可以与衬底的材料不同，所述凸起部的材料可以是其他适宜的材料，例如：锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
87.沟道结构110用于提供场效应晶体管的导电沟道。沟道结构110的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。
88.具体地，当形成鳍式场效应晶体管(finfet)时，所述沟道结构110为鳍部115，所述鳍部115位于所述凸起部105上且与所述凸起部105相接触；或者，当形成全包围栅极(gaa)晶体管时，所述沟道结构110可以为位于所述凸起部105上且与所述凸起部105间隔设置的沟道结构层(图未示)，所述沟道结构层包括一个或多个依次间隔设置的沟道层。
89.本实施例中，以形成鳍式场效应晶体管，所述沟道结构110为鳍部115为示例进行说明。
90.本实施例中，所述鳍部115与所述凸起部105为一体型结构，所述鳍部115的材料与凸起部105的材料相同，所述鳍部115的材料为硅。
91.本实施例中，所述鳍部115沿x方向延伸，且沿y方向间隔排列，所述x方向与y方向相垂直。
92.所述隔离层120用于隔离相邻的凸起部105，还用于隔离衬底100与器件栅极结构200。
93.本实施例中，所述隔离层120为浅沟槽隔离结构(shallow trench isolation，sti)。本实施例中，所述隔离层120的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。
94.器件栅极结构200用于控制场效应晶体管的导电沟道的开启和关断。
95.后续对器件栅极结构200进行切断，与对伪栅结构进行切断、之后去除伪栅结构形成器件栅极结构的方案相比，对器件栅极结构200进行切断具有诸多好处，例如：能够减小
器件栅极结构200未横跨在沟道结构110上部分的长度，而且还有利于缩小栅极切断位置与沟道结构110之间的间隔。
96.所述器件栅极结构200横跨沟道结构110，所述器件栅极结构200的延伸方向与沟道结构110的延伸方向相垂直，即器件栅极结构200沿y方向延伸。
97.本实施例中，所述器件栅极结构200横跨所述鳍部115。在其他实施例中，当形成全包围栅极晶体管时，所述器件栅极结构横跨所述沟道结构层且包围所述沟道层。
98.本实施例中，所述器件栅极结构200为金属栅极结构，所述器件栅极结构200包括位于所述沟道结构110上和所述隔离层120上的栅介质层21、以及位于所述栅介质层21上的栅电极层22。
99.所述栅介质层21用于电隔离导电沟道与所述栅电极层22。
100.所述栅介质层21的材料包括氧化硅、掺氮氧化硅、hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、la2o3和al2o3中的一种或多种。
101.其中，所述栅介质层21可以包括栅氧化层或高k栅介质层，或者，栅介质层21可以包括栅氧化层和位于所述栅氧化层上的高k栅介质层。本实施例中，所述栅介质层21为高k栅介质层，所述栅介质层21的材料为高k介质材料。
102.本实施例中，所述栅介质层21还位于所述栅电极层22的侧壁上。
103.本实施例中，所述栅介质层21与所述沟道结构110之间还形成有界面层130。所述界面层130用于为形成高k栅介质层提供良好的界面。
104.本实施例中，所述界面层130的材料为氧化硅。
105.所述栅电极层22用于作为器件栅极结构200与外部电路连接的电极。
106.所述栅电极层22的材料包括tin、tan、ti、ta、tial、tialc、tisin、w、co、al、cu、ag、au、pt和ni中的一种或多种。
107.本实施例中，所述栅电极层22包括功函数层23和位于所述功函数层23上的电极层24。其中，所述功函数层23还用于调节器件栅极结构200的功函数，以调节场效应晶体管的阈值电压。
108.可选的，所述器件栅极结构200的顶部上还形成有栅极盖帽层140。所述栅极盖帽层140用于对器件栅极结构200的顶部起到保护作用。
109.作为一种示例，所述栅极盖帽层140的材料为氮化硅。
110.本实施例中，所述器件栅极结构200两侧的侧壁上还形成有栅极侧墙。所述栅极侧墙用于对器件栅极结构200的侧壁起到保护作用。本实施例中，所述栅极侧墙还位于所述栅极盖帽层140的侧壁上。
111.本实施例中，所述栅极侧墙为叠层结构。具体地，所述栅极侧墙包括位于所述器件栅极结构200侧壁的第一栅极侧墙150和位于第一栅极侧墙150侧壁上的第二栅极侧墙160。
112.本实施例中，所述第一栅极侧墙150的材料为低k介质材料，所述第二栅极侧墙160的材料为氮化硅。
113.本实施例中，所述器件栅极结构200和栅极侧墙两侧还形成有源漏掺杂层(图未示)，且所述源漏掺杂层与所述沟道结构110相接触。
114.源漏掺杂层用于作为场效应晶体管的源极或漏极，在场效应晶体管工作时，源漏掺杂层用于提供载流子源。
115.本实施例中，源漏掺杂层包括掺杂有离子的应力层，应力层用于为沟道区提供应力，从而提高载流子的迁移率。
116.本实施例中，当形成pmos晶体管时，源漏掺杂层包括掺杂有p型离子的应力层，应力层的材料为si或sige；当形成nmos晶体管时，源漏掺杂层包括掺杂有n型离子的应力层，应力层的材料为si或sic。
117.具体地，本实施例中，所述源漏掺杂层形成在所述器件栅极结构200和栅极侧墙两侧的鳍部115中。
118.在其他实施例中，当沟道结构为沟道结构层时，所述源漏掺杂层位于所述器件栅极结构和栅极侧墙的两侧，且与沟道结构层沿延伸方向的端部相接触。
119.本实施例中，所述隔离层120上还形成有覆盖所述栅极侧墙的侧壁和所述源漏掺杂层的层间介质层170。所述层间介质层170用于隔离相邻的器件。
120.本实施例中，所述层间介质层170的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以是氮氧化硅、氮化硅等电介质材料。
121.本实施例中，所述层间介质层170与所述栅极盖帽层140的顶面相齐平。
122.参考图12和图13，图12为在器件栅极结构处沿器件栅极结构延伸方向的剖面图，图13为在栅隔断区沿垂直于器件栅极结构延伸方向的剖面图，去除位于所述栅隔断区100c的部分厚度所述器件栅极结构200，形成顶部隔断开口180。
123.本实施例中，形成所述顶部隔断开口180的步骤中，所述顶部隔断开口180的开口宽度为第一尺寸。
124.本实施例中，先去除位于所述栅隔断区100c的部分厚度器件栅极结构200，形成顶部隔断开口180，相较于形成贯穿栅隔断区的器件栅极结构的隔断开口，形成顶部隔断开口180所需的时间更短、所述顶部隔断开口180的深度更小，易于对顶部隔断开口180的侧壁形貌和开口尺寸进行控制。
125.具体地，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200的过程中，各向异性的刻蚀工艺仍具有一定沿平行于衬底方向进行横向刻蚀的几率，随着刻蚀深度的增加，使得沿器件栅极结构延伸方向，顶部隔断开口180具有开口宽度较大的“腰部”，也就是说，沿着垂直于衬底100表面且逐渐靠近衬底100的方向，顶部隔断开口180沿y方向的开口尺寸先由小变大、再由大变小。
126.需要说明的是，去除位于所述栅隔断区100c的部分厚度所述器件栅极结构200的步骤中，所述栅隔断区100c的器件栅极结构200的去除厚度占器件栅极结构200总厚度的比例不宜过小，也不宜过大。如果所述比例过小，则顶部隔断开口180底部的器件栅极结构200的剩余厚度过大，后续去除顶部隔断开口180底部的剩余器件栅极结构200形成底部隔断开口所需的时间过长，并且容易增加对底部隔断开口的侧壁形貌进行控制的难度；如果所述比例过大，则形成顶部隔断开口180所需的时间过长，容易增加对顶部隔断开口180的侧壁形貌进行控制的难度。为此，本实施例中，所述栅隔断区100c的器件栅极结构200的去除厚度占器件栅极结构200总厚度的20％至60％。
127.本实施例中，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200的步骤中，去除位于所述栅隔断区100c的部分厚度所述栅电极层22。
128.所述器件栅极结构200中，栅介质层21通常较薄，栅电极层24较厚，通过去除位于
栅隔断区100c的部分厚度栅电极层22，有利于使得栅隔断区100c的器件栅极结构200的去除比例满足工艺需求。
129.具体地，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200的步骤中，去除位于所述栅隔断区100c的至少所述电极层24。
130.通过去除位于栅隔断区100c的至少所述电极层24，从而在后续去除顶部隔断开口180底部的剩余器件栅极结构200的过程中，能够仅去除功函数层23一种金属材料，有利于降低去除顶部隔断开口180底部的剩余器件栅极结构200的难度。
131.本实施例中，所述器件栅极结构200的顶部上还形成有栅极盖帽层140，因此，在去除位于所述栅隔断区100c的部分厚度器件栅极结构200之前，还去除所述栅隔断区100c的栅极盖帽层140，以便暴露出栅隔断区100c的器件栅极结构200的顶部。
132.在其他实施例中，所述器件栅极结构的顶部上还可以不形成所述栅极盖帽层，或者，还可以在去除栅隔断区的器件栅极结构之后，在剩余的器件栅极结构的顶部上形成栅极盖帽层。
133.本实施例中，采用各向异性的刻蚀工艺，去除位于所述栅隔断区100c的部分厚度器件栅极结构200。各向异性的刻蚀工艺具有各向异性刻蚀的特性，即刻蚀工艺在沿垂直于衬底100表面方向的刻蚀速率，大于在沿平行于衬底100表面方向的刻蚀速率，有利于进一步对所述顶部隔断开口180的侧壁形貌和开口尺寸进行精确控制，还有利于对器件栅极结构200的去除厚度进行精确控制。
134.作为一种示例，所述各向异性的刻蚀工艺可以为各向异性的干法刻蚀工艺。具体地，所述各向异性的干法刻蚀工艺可以为各向异性的等离子体刻蚀工艺。等离子体刻蚀工艺具有较高的刻蚀速率和刻蚀的各向异性，有利于提高对栅隔断区100c的器件栅极结构200的刻蚀效率，并对顶部隔断开口180的剖面形貌和开口尺寸进一步精确控制。
135.作为一示例，形成所述顶部隔断开口180的步骤包括：在所述层间介质层170、栅极盖帽层140以及栅极侧墙的顶部上形成硬掩膜层175，所述硬掩膜层175暴露出位于所述栅隔断区100c的器件栅极结构200；以所述硬掩膜层175为掩膜，刻蚀所述器件栅极结构200，形成所述顶部隔断开口180。
136.本实施例中，所述硬掩膜层175的材料为氮化硅。
137.在形成顶部隔断开口180后，还包括：去除所述硬掩膜层175。
138.参考图14至图19，在所述顶部隔断开口180的侧壁上形成内侧墙230。
139.本实施例中，在顶部隔断开口180的侧壁形成内侧墙230，以便后续在沿着所述内侧墙230的侧壁，去除所述顶部隔断开口180底部的剩余器件栅极结构200，通过内侧墙230能够对顶部隔断开口180的侧壁起到保护作用，进而对顶部隔断开口180的侧壁形貌进行精确控制。
140.因此，所述内侧墙230选用与器件栅极结构200的材料具有刻蚀选择性的材料，从而后续去除顶部隔断开口180底部的剩余器件栅极结构200的过程中，不易对所述内侧墙230造成误刻蚀。所述内侧墙230的材料包括无定形硅、多晶硅、氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
141.作为一种示例，所述内侧墙230的材料为介质材料，从而在后续去除顶部隔断开口180底部的剩余器件栅极结构200后，能够将内侧墙230保留在隔断开口中用于作为隔断结
构的部分材料，相应无需进行去除内侧墙230的步骤，有利于简化工艺流程、节约工艺成本、相应提高生产制造效率。具体地，所述内侧墙230的材料为氮化硅。
142.沿垂直于顶部隔断开口180侧壁的方向，所述内侧墙230的厚度为第二尺寸，所述第二尺寸占所述第一尺寸的比例不宜过小，也不宜过大。如果所述第二尺寸占所述第一尺寸的比例过小，则内侧墙230的厚度相应过小，容易降低内侧墙230对顶部隔断开口180侧壁的保护作用；如果所述第二尺寸占所述第一尺寸的比例过大，则顶部隔断开口180的剩余开口尺寸过小，容易导致顶部隔断开口180剩余空间的深宽比过大，容易增加后续去除顶部隔断开口180底部的剩余器件栅极结构200的难度。为此，本实施例中，所述第二尺寸是第一尺寸的5％至20％。
143.本实施例中，形成所述内侧墙230的步骤包括：
144.如图14和图15所示，图14为在器件栅极结构位置处沿器件栅极结构延伸方向的剖面图，图15为在器件单元区和栅隔断区沿垂直于器件栅极结构延伸方向的剖面具体，在所述顶部隔断开口180的底部和侧壁以及所述器件栅极结构200的顶部上形成侧墙材料层210。
145.具体地，所述侧墙材料层210形成在所述顶部隔断开口180的底部和侧壁、栅极盖帽层140、栅极侧墙150和层间介质层170的顶部上。
146.所述侧墙材料层210用于经后续的刻蚀工艺形成内侧墙。
147.作为一示例，采用原子层沉积工艺，形成所述侧墙材料层210。原子层沉积工艺具有较高的阶梯覆盖能力，有利于提高侧墙材料层210的共形覆盖能力，还有利于提高侧墙材料层210的厚度一致性，并且对侧墙材料层210的厚度进行精确控制。
148.在其他实施例中，还可以采用其他合适的沉积工艺，形成所述侧墙材料层。
149.结合参考图16至图17，图16为基于图14的剖面图，图17为基于图15的剖面图，可选的，在形成所述侧墙材料层210后，去除位于所述顶部隔断开口180的底部和侧壁上的侧墙材料层210之前，所述半导体结构的形成方法还包括：对位于所述顶部隔断开口180底部和器件栅极结构200顶部上的侧墙材料层210进行离子掺杂220，适于减小位于所述顶部隔断开口180底部和器件栅极结构200顶部上的所述侧墙材料层210的耐刻蚀度。
150.对位于所述顶部隔断开口180底部和器件栅极结构200顶部上的侧墙材料层210进行离子掺杂220，适于减小位于所述顶部隔断开口180底部和器件栅极结构200顶部上的所述侧墙材料层210的耐刻蚀度，从而在后续去除顶部隔断开口180底部和器件栅结构200顶部上的侧墙材料层210的过程中，不仅有利于提高对位于顶部隔断开口180底部和器件栅结构200顶部上的侧墙材料层210的去除速率，而且还有利于提高位于顶部隔断开口180底部和器件栅极结构200顶部上的侧墙材料层210，与位于所述顶部隔断开口180侧壁上的所述侧墙材料层210之间的刻蚀选择比，相应降低对位于顶部隔断开口180侧壁上的侧墙材料层210造成损伤的几率。
151.本实施例中，所述离子掺杂220的离子包括硼离子、磷离子、砷离子或氩离子。
152.本实施例中，采用离子注入工艺，进行所述离子掺杂220。离子注入工艺简单、易操作，且易于通过调整注入方向和能量，使得掺杂深度满足工艺需求，同时也易于通过调整注入剂量，使得离子掺杂浓度满足工艺需求。
153.本实施例中，所述离子注入的方向与衬底100表面法线的夹角为0
°
至5
°
。所述离子
注入的方向与衬底100表面法线的夹角较小，以便尽可能将离子沿着垂直于衬底100表面的方向注入到所述侧墙材料层210中，并且有利于降低将离子注入到位于顶部隔断开口180侧壁的侧墙材料层210中的概率。
154.如图18至图19所示，图18为基于图16的剖面图，图19为基于图17的剖面图，去除位于所述顶部隔断开口180的底部和器件栅极结构200顶部的所述侧墙材料层210，位于所述顶部隔断开口180的侧壁上的侧墙材料层210用于作为所述内侧墙230。
155.作为一实施例，采用各向异性的刻蚀工艺，去除位于所述顶部隔断开口180的底部和器件栅极结构200顶部的所述侧墙材料层210，能够进一步降低对位于顶部隔断开口180侧壁的所述侧墙材料层210造成损伤的几率。
156.参考图20至图22，图20为俯视图，图21为图20沿y-y1割线的剖面图，图22为图20沿x-x1割线的剖面图，沿着所述内侧墙230的侧壁，去除所述顶部隔断开口180底部的剩余器件栅极结构200，在所述顶部隔断开口180的下方形成底部隔断开口190，所述底部隔断开口190与所述顶部隔断开口180构成隔断开口250。
157.本实施例中，还在顶部隔断开口180的侧壁形成内侧墙230，因此在沿着所述内侧墙230的侧壁，去除所述顶部隔断开口180底部的剩余器件栅极结构200的过程中，由于所述顶部隔断开口180的侧壁形成有内侧墙230，从而不易对内侧墙230造成横向刻蚀，相应有利于保障顶部隔断开口180的侧壁形貌质量。
158.此外，由于预先去除栅隔断区100c的部分厚度器件栅极结构200，减小了所述顶部隔断开口180底部需要去除的器件栅极结构200的厚度，相应缩短去除顶部隔断开口180底部的器件栅极结构200的时间，有利于对底部隔断开口190的侧壁形貌和开口尺寸进行控制，保障底部隔断开口190的侧壁形貌质量。
159.综上，本实施例有利于对隔断开口250的侧壁形貌进行控制、提高隔断开口250的侧壁形貌质量，从而有利于精确控制器件栅极结构200的切断位置、以及切断位置处的尺寸和形貌，进而优化半导体结构的性能。
160.隔断开口250用于为形成隔断结构提供空间位置。
161.作为一实施例，采用各向异性的刻蚀工艺，对顶部隔断开口180底部的剩余器件栅极结构200进行刻蚀，有利于进一步提高对底部隔断开口190的侧壁形貌进行精确控制的效果。作为一实施例，所述各向异性的刻蚀工艺可以为各向异性的干法刻蚀工艺。具体地，所述干法刻蚀工艺可以为icp刻蚀工艺。
162.在其他实施例中，还可以采用各向同性的刻蚀工艺，去除顶部隔断开口180底部的剩余器件栅极结构。由于本发明实施例中顶部隔断开口180底部的剩余器件栅极结构的厚度较小，且顶部隔断开口的侧壁被内侧墙保护，通过各向同性的刻蚀工艺去除顶部隔断开口180底部的剩余器件栅极结构，也易于控制底部隔断开口的侧壁形貌。
163.需要说明的是，本实施例中，在对顶部隔断开口190底部的剩余器件栅极结构200进行刻蚀的过程中，为了保证能够将顶部隔断开口190底部的器件栅极结构200去除干净，通常会进行过刻蚀，在进行过刻蚀的过程中，由于顶部隔断开口180的侧壁被所述内侧墙210保护，所以相比于顶部隔断开口180，在沿器件栅极的延伸方向上，越靠近衬底100表面，对器件栅极结构横向刻蚀的几率越高，从而越靠近衬底100表面，底部隔断开口190沿器件栅极延伸方向的开口尺寸也越来越大，相应地，在形成底部隔断开口190后，底部隔断开口
190和顶部隔断开口180连接处的侧壁，相对于所述底部隔断开口190和顶部隔断开口180的侧壁凹陷。
164.参考图23至图24，图23为基于图21的剖面图，图24为基于图22的剖面图，在所述隔断开口250中填充介电材料层310，形成隔断结构300，所述隔断结构300在沿器件栅极结构200的延伸方向上隔断相邻器件单元区100s的器件栅极结构200。
165.所述隔断结构300的材料为电介质材料，所述隔断结构300的材料包括：氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
166.本实施例中，所述隔断结构300包括隔断底部300(1)和位于所述隔断底部300(1)上的隔断顶部300(2)；且所述隔断底部300(1)和所述隔断顶部300(2)连接位置处的侧壁，相对于所述隔断底部300(1)和所述隔断顶部300(2)的侧壁凹陷。
167.作为一实施例，形成所述隔断结构300的步骤包括：在形成有所述内侧墙230的隔断开口250中填充所述介电材料层310，位于所述隔断开口250中的所述介电材料层310和所述内侧墙230用于构成所述隔断结构300。
168.相应地，本实施例中，所述隔断结构300包括：立于所述栅隔断区100c的隔离层120上的介电材料层310，包括底部材料层31和位于所述底部材料层31上的顶部材料层32；内侧墙230，位于所述顶部材料层32的侧壁上；其中，所述底部材料层31用于作为所述隔断底部300(1)，所述顶部材料层32和位于所述顶部材料层32侧壁上的内侧墙230用于作为所述隔断顶部300(2)。
169.图25至图28是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处在此不再赘述，本实施例与前述实施例的不同之处在于：
170.参考图25至图26，图25为在器件栅极结构处沿器件栅极结构延伸方向的剖面图，图26为在器件单元区和栅隔断区沿垂直于器件栅极结构延伸方向的剖面图，所述半导体结构的形成方法还包括：在形成所述隔断开口450之后，去除所述内侧墙。
171.去除所述内侧墙，从而能够使得隔断开口450的空间更大，有利于后续隔断结构在隔断开口450内的填充。
172.本实施例中，在去除所述内侧墙后，还去除位于所述隔断开口450侧壁的栅介质层421。
173.相应地，参考图27和图28，图27为基于图25的剖面图，图28为基于图26的剖面图，形成所述隔断结构的步骤包括：在所述隔断开口填充介电材料层，位于所述隔断开口450中的所述介电材料层用于作为所述隔断结构400。
174.相应地，本实施例中，所述隔断结构400为一体型结构。
175.所述隔断结构400为一体型结构，有利于提高在沿器件栅极结构的延伸方向上，所述隔断结构400对器件栅结构之间的隔离效果。
176.对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
177.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。