一种半导体存储装置及其制造方法与流程

1.本发明涉及半导体技术领域，具体而言，涉及一种半导体存储装置及其制造方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory,dram)的每个存储单元均包括存储电容和晶体管，通过晶体管控制存储单元的数据写入或读取。随着存储单元的密度的提高，存储器的尺寸也随之微缩。然而，尺寸微缩后，在沟道区的垂直方向不变的情况下，相关技术中的存储器容易出现短沟道效应，进而影响器件性能。


技术实现要素：

3.本发明实施例提供一种能够增长沟道长度的半导体存储装置及其制造方法。
4.本发明实施例的半导体存储装置的制造方法，包括以下步骤：提供一衬底，所述衬底包括由下至上依次层叠的第一源极/漏极层、沟道层和第二源极/漏极层；在所述衬底内形成字线沟槽，所述字线沟槽的底部到达所述第一源极/漏极层内；在所述字线沟槽内形成第一保护层和第二保护层；所述第一保护层覆盖所述字线沟槽的底部，且所述第一保护层的顶面与所述第一源极/漏极层的顶面齐平，或低于所述第一源极/漏极层的顶面；所述第二保护层形成在所述字线沟槽的侧壁，且至少部分覆盖所述第二源极/漏极层的侧壁；横向刻蚀所述字线沟槽，以在所述字线沟槽未被所述第一保护层和所述第二保护层覆盖的侧壁形成凹陷结构；在所述凹陷结构的表面形成字线结构。
5.根据本发明的一些实施方式，在所述字线沟槽内形成第一保护层和第二保护层的步骤，包括：
6.在所述字线沟槽内填充第一牺牲层，所述第一牺牲层的顶面与所述第二源极/漏极层的底面齐平，或高于所述第二源极/漏极层的底面；
7.在所述字线沟槽内形成覆盖层，所述覆盖层覆盖所述第二源极/漏极层未被所述第一牺牲层覆盖的侧壁以及所述第一牺牲层的顶面；
8.去除部分所述覆盖层和部分所述第一牺牲层，保留的所述第一牺牲层为所述第一保护层，保留的所述覆盖层为所述第二保护层。
9.根据本发明的一些实施方式，横向刻蚀所述字线沟槽的步骤，包括：
10.采用有角度的干法刻蚀工艺，对所述字线沟槽进行刻蚀，所述角度介于65
°
～85
°
。
11.根据本发明的一些实施方式，在所述凹陷结构的表面形成字线结构的步骤，包括：
12.在所述衬底的表面和所述字线沟槽内形成第二牺牲层；
13.在所述第二牺牲层内形成间隔沟槽，所述间隔沟槽的底壁暴露所述第一保护层的顶面；
14.在所述间隔沟槽内填充间隔结构，并去除保留的所述第二牺牲层，以形成字线槽，所述凹陷结构的表面形成所述字线槽的部分侧壁；
15.在所述字线槽内形成导电层。
16.根据本发明的一些实施方式，在所述第二牺牲层内形成间隔沟槽的步骤，包括：
17.在所述第二牺牲层的表面形成掩膜层，所述掩膜层具有开口；
18.在所述开口的边缘形成间隔壁；
19.以所述间隔壁和所述掩膜层为掩膜，刻蚀所述第二牺牲层。
20.根据本发明的一些实施方式，在所述衬底的表面和所述字线沟槽内形成第二牺牲层之前，还包括：
21.在所述凹陷结构的表面形成栅介质层。
22.根据本发明的一些实施方式，所述导电层包括形成在所述凹陷结构的表面的第一部分以及形成在所述第二保护层的侧壁的第二部分；所述方法还包括：
23.去除所述第二部分，形成孔洞；
24.在所述孔洞内填充隔离材料。
25.根据本发明的一些实施方式，所述隔离材料与所述间隔结构的材料相同。
26.根据本发明的一些实施方式，所述凹陷结构的表面为弧形表面。
27.本发明实施例的半导体存储装置，包括：
28.衬底，包括由下至上依次层叠的第一源极/漏极层、沟道层和第二源极/漏极层；
29.字线沟槽，形成在所述衬底内，所述字线沟槽的底部到达所述第一源极/漏极层内；
30.凹陷结构，形成于所述字线沟槽的侧壁；以及
31.字线结构，形成于所述凹陷结构的表面；
32.其中，沿着垂直所述衬底上表面的方向，所述凹陷结构的两端分别延伸至所述第一源极/漏极层和所述第二源极/漏极层。
33.根据本发明的一些实施方式，所述凹陷结构的表面为弧形表面。
34.根据本发明的一些实施方式，所述半导体存储装置还包括栅介质层，所述栅介质层形成于所述凹陷结构的表面和所述字线结构之间。
35.根据本发明的一些实施方式，所述半导体存储装置还包括第一保护层，所述第一保护层形成在所述字线沟槽的底部，且所述第一保护层的顶面与所述第一源极/漏极层的顶面齐平，或低于所述第一源极/漏极层的顶面；
36.所述字线结构设于所述第一保护层的顶面。
37.根据本发明的一些实施方式，所述半导体存储装置还包括间隔结构，所述间隔结构设于所述第一保护层的顶面。
38.根据本发明的一些实施方式，所述间隔结构包括位于所述第一保护层上的第一结构以及位于所述第一结构上的第二结构；
39.所述第一结构用于隔开形成在所述字线沟槽内的两个所述字线结构。
40.根据本发明的一些实施方式，所述第一结构的宽度小于所述第二结构的宽度。
41.上述发明中的一个实施例具有如下优点或有益效果：
42.本发明实施例的半导体存储装置及其制造方法，通过第一保护层和第二保护层分别覆盖字线沟槽的侧壁的不同位置的设计，字线沟槽未被第一保护层和第二保护层覆盖的区域可用作后续刻蚀工艺形成凹陷结构的区域，从而改变沟道区的形貌，以便在形成字线后，增加沟道的实际长度，解决短沟道效应问题。同时，在凹陷结构表面形成的字线结构的
电阻也大大降低。
附图说明
43.通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
44.图1a至图24b示出的是本发明实施例的半导体存储装置的各个不同工艺阶段的结构示意图。
45.其中，附图标记说明如下：
46.100、衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110、基底
47.120、位线硅层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
121、底面
48.130、第一源极/漏极层
ꢀꢀꢀꢀꢀ
131、顶面
49.140、沟道层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
150、第二源极/漏极层
50.151、底面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
160、字线沟槽
51.161、凹陷结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210、第三掩膜层
52.211、开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220、第二掩膜层
53.221、开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
230、间隔壁
54.240、第四掩膜层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
241、开口
55.310、第一牺牲层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
311、顶面
56.312、第一保护层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
3121、顶面
57.320、覆盖层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
321、第二保护层
58.330、栅介质层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
340、第二牺牲层
59.341、间隔沟槽
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
342、字线槽
60.350、间隔结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
351、第一结构
61.352、第二结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
360、导电层
62.361、第一部分
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
362、第二部分
63.370、孔洞
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
380、字线结构
64.400、隔离沟道
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
410、介电层
65.411、顶面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
420、阻挡层
66.421、阻挡层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
422、阻挡层
67.430、导电材料
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
431、位线金属层
68.432、位线壁
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
440、第一掩膜层
69.450、隔离层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
d1、第一方向
70.d2、第二方向
具体实施方式
71.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
72.下面结合图1a至图9b详细说明位线结构的形成过程。
73.如图1a和图1b所示，其中图1a示出的是衬底100俯视图，图1b示出的是图1a中y-y的剖视图。请参考图1a和图1b，提供一衬底100，衬底100包括由下至上依次层叠的基底110、位线硅层120、第一源极/漏极层130、沟道层140和第二源极/漏极层150。
74.衬底100可以为半导体衬底，可以为单晶硅衬底、单晶锗衬底、锗硅衬底等。衬底100还可以为n型或p型掺杂。
75.通过离子注入或扩散工艺，可以对衬底100进行掺杂。在具体的实施方式中，基底110为p型掺杂，位线硅层120和第一源极/漏极层130为n 型掺杂硅层，沟道层140为p型掺杂，第二源极/漏极层150为n 型掺杂硅层。所述第一源极/漏极层130用于形成晶体管的漏极，所述沟道层140用于形成晶体管的沟道区，所述第二源极/漏极层150用于形成晶体管的源极。
76.需要说明的是，可以在图1a和图1b所示的步骤中形成包括第一源极/漏极层130、沟道层140和第二源极/漏极层150的衬底100。当然，也可以在形成隔离沟道400之后或在字线沟槽160填充第一牺牲层310之后对衬底100进行离子注入而形成第一源极/漏极层130和第二源极/漏极层150。
77.形成各个掺杂层之后，在第二源极/漏极层150的顶面形成第三掩膜层210，第三掩膜层210具有沿着第一方向d1延伸的开口211，该开口211对应后续步骤形成的隔离沟道400的区域。第三掩膜层210也可以为光刻胶层、氮化硅或氧化硅等，光刻胶层可以为正胶或反胶。
78.如图2a和图2b所示，其中，图2a是形成隔离沟道400之后的俯视图，图2b为图2a中沿y-y的剖视图。以第三掩膜层210为掩膜，刻蚀所述衬底100，形成沿第一方向d1延伸的隔离沟道400。所述隔离沟道400贯穿第二源极/漏极层150、沟道层140、第一源极/漏极层130和位线硅层120。隔离沟道400的底面低于位线硅层120的底面，即隔离沟道400到达基底110，以便后续形成的位线金属层设置在位线硅层120的侧壁。
79.如图3a和图3b所示，其中，图3a是形成介电层410之后的俯视图，图3b为图3a中沿y-y的剖视图。隔离沟道400形成之后，在隔离沟道400的底部形成介电层410，介电层410的顶面411与位线硅层120的底面121齐平，或介电层410的顶面411略低于位线硅层120的底面121。
80.介电层410可以采用氧化铝、氮化硅等材料制成。
81.如图4a和图4b所示，其中，图4a是形成阻挡层420之后的俯视图，图4b为图4a中沿y-y的剖视图。沉积介电层410之后，在介电层410的顶面、隔离沟道400的侧壁以及第三掩膜层210的外壁沉积阻挡层420。阻挡层420的设计，可以有效地防止后续形成的位线金属层的原子向外扩散，造成污染短路的问题。
82.在一实施方式中，阻挡层420可以包括氮化钛。
83.如图5a和图5b所示，其中，图5a是沉积导电材料430之后的俯视图，图5b为图5a中沿y-y的剖视图。在阻挡层420的表面沉积导电材料430，导电材料430可以包括钨、铜、银等。
84.如图6a和图6b所示，其中，图6a是去除部分导电材料430和部分阻挡层420之后的俯视图，图6b为图6a中沿y-y的剖视图。去除部分导电材料430和部分阻挡层420可以采用干法刻蚀工艺。刻蚀气体可以为xef2、cf4、ch2f2等含氟气体。为了提高刻蚀效率，还可以对所
述刻蚀气体进行等离子体化，提高刻蚀气体能量，从而提高与被刻蚀材料进行反应的反应速率。
85.导电材料430的部分被去除后，保留的导电材料形成了位线金属层431。位线金属层431的顶面与位线硅层120的顶面齐平，或者位线金属层431的顶面略高于位线硅层120的顶面。保留的阻挡层421包覆位线金属层431的侧壁和底壁。
86.如图7a和图7b所示，其中，图7a是形成第一掩膜层440之后的俯视图，图7b为图7a中沿y-y的剖视图。形成位线金属层431之后，在隔离沟道400未被位线金属层431覆盖的侧壁形成第一掩膜层440。其中，第一掩膜层440的厚度大于保留的阻挡层421的厚度，以便后续以第一掩膜层440为掩膜，刻蚀位线金属层431之后形成位线壁。
87.在一实施方式中，第一掩膜层440可以为氧化硅材料。
88.在本实施例中，在隔离沟道400的侧壁形成第一掩膜层440，利用第一掩膜层440为掩膜对位线金属层431进行自对准刻蚀，能够较好地控制形成的位线壁432的宽度。
89.如图8a和图8b所示，其中，图8a是形成位线壁432之后的俯视图，图8b为图8a中沿y-y的剖视图。以第一掩膜层440为掩膜，刻蚀位线金属层431和保留的阻挡层421，并暴露出介电层410的顶面，进而形成位线壁432和阻挡层422。位线壁432覆盖于位线硅层120的侧壁。
90.相比于相关技术中单纯采用硅材料或金属材料的位线结构，本发明实施例通过形成位线硅层和位线壁的复合型埋入式位线结构，有效降低了位线电阻，提高了器件的性能。
91.如图9a和图9b所示，其中，图9a是形成隔离层450之后的俯视图，图9b为图9a中沿y-y的剖视图。以第一掩膜层440为掩膜，形成位线壁432和阻挡层422之后，在隔离沟道400内填充隔离层450。隔离层450能够有效防止隔离沟道400两侧的有源区之间发生漏电问题。隔离层450的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅等绝缘介质材料。可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺等在隔离沟道400内填充绝缘介质材料，从而形成所述隔离层450。
92.在一实施方式中，隔离层450和第一掩膜层440的材料可以相同，较佳的，隔离层450和第一掩膜层440可以为氧化硅。
93.下面结合图10a至图24b详细说明字线结构的形成过程。
94.如图10a和图10b所示，其中，图10a是形成第四掩膜层240之后的俯视图，图10b为图10a中沿x-x的剖视图。形成隔离层450之后，去除衬底100上的第三掩膜层210，例如采用干法去除或湿法去除。之后，在衬底100的顶面形成第四掩膜层240，第四掩膜层240具有沿第二方向d2延伸的开口241，该开口241暴露出所述衬底100内待形成字线的区域。第四掩膜层240的材料可以为光刻胶层、氮化硅或氧化硅等。
95.其中，第一方向d1和第二方向d2可以相互垂直，当然，也可以相交。
96.如图11a和图11b所示，其中，图11a是形成字线沟槽160之后的俯视图，图11b为图11a中沿x-x的剖视图。以第四掩膜层240为掩膜，刻蚀衬底100，在衬底100内形成字线沟槽160。字线沟槽160沿着第二方向d2延伸。
97.刻蚀衬底100可以采用湿法刻蚀工艺或干法刻蚀工艺。具体实施方式中，采用湿法刻蚀工艺刻蚀衬底100，所述湿法刻蚀工艺采用的刻蚀溶液可以为hf、tmah、naoh等对硅具有高刻蚀选择性的溶液。
98.字线沟槽160贯穿第二源极/漏极层150和沟道层140，字线沟槽160的底部到达第一源极/漏极层130内。
99.如图12a和图12b所示，其中，图12a是形成第一牺牲层310之后的俯视图，图12b为图12a中沿x-x的剖视图。在字线沟槽160内填充牺牲材料，并回刻牺牲材料形成第一牺牲层310，第一牺牲层310的顶面311与第二源极/漏极层150的底面151齐平，或第一牺牲层310的顶面311略高于第二源极/漏极层150的底面151。
100.如图13a和图13b所示，其中，图13a是形成覆盖层320之后的俯视图，图13b为图13a中沿x-x的剖视图。形成第一牺牲层310之后，在字线沟槽160内形成覆盖层320，覆盖层320覆盖第二源极/漏极层150未被第一牺牲层310覆盖的侧壁以及第一牺牲层310的顶面。覆盖层320可以起到保护第二源极/漏极层150未被第一牺牲层310覆盖的侧壁。
101.覆盖层320的材料可以为氧化硅、氮化硅、氮氧化硅等。
102.如图14a和图14b所示，其中，图14a是形成第一保护层312和第二保护层321之后的俯视图，图14b为图14a中沿x-x的剖视图。去除部分覆盖层320和部分第一牺牲层310，保留的第一牺牲层310为第一保护层312，保留的覆盖层320为第二保护层321。第一保护层312覆盖字线沟槽160的底部，且第一保护层312的顶面3121与第一源极/漏极层130的顶面131齐平，或略低于第一源极/漏极层130的顶面131。第二保护层321形成在字线沟槽160的侧壁，且至少部分覆盖第二源极/漏极层150。
103.通过第一保护层312和第二保护层321分别覆盖字线沟槽160的侧壁的不同位置，字线沟槽160未被第一保护层312和第二保护层321覆盖的区域可用作后续刻蚀工艺形成凹陷结构的区域，从而改变沟道区140的形貌，以便在形成字线后，增加沟道的实际长度，解决短沟道效应问题。
104.如图15a和图15b所示，其中，图15a是形成凹陷结构161之后的俯视图，图15b为图15a中沿x-x的剖视图。形成第一保护层312和第二保护层321之后，采用各向同性湿法刻蚀工艺或者有角度的干法刻蚀工艺，横向刻蚀字线沟槽160，以在字线沟槽160未被第一保护层312和第二保护层321覆盖的侧壁形成凹陷结构161。基于上述第一保护层312和第二保护层321所覆盖的字线沟槽160的侧壁范围，至少部分的凹陷结构161形成在沟道层140内，从而改变沟道区140的形貌，以便增加沟道的实际长度。
105.在具体实施方式中，采用有角度的干法刻蚀工艺刻蚀字线沟槽160，离子束与衬底100的表面之间的夹角可以介于65
°
～85
°
。例如可采用sf6和o2作为等离子体刻蚀气体，提高硅的横向刻蚀速率。
106.沿着垂直衬底100上表面的方向，凹陷结构161的两端分别延伸至第一源极/漏极层130和第二源极/漏极层150。
107.在一实施方式中，凹陷结构161为弧形表面。较佳的，该弧形表面两端的连线的垂直平分线与所述沟道层140沿厚度方向的中心线重合。通过将凹陷结构161设计为弧形表面，形成在凹陷结构161表面的字线结构不会出现电流分布不均匀，进而避免沟道层的电子迁移率不均匀，导致器件性能不稳定的问题。
108.如图16a和图16b所示，其中，图16a是形成栅介质层330之后的俯视图，图16b为图16a中沿x-x的剖视图。形成凹陷结构161之后，在凹陷结构161的表面形成栅介质层330。
109.栅介质层330的材料可以为氧化硅、氮氧化硅、氧化铪、氧化锆等介质材料。可以采
用热氧化工艺、化学气相沉积工艺等形成所述栅介质层330。
110.如图17a和图17b所示，其中，图17a是形成第二牺牲层340之后的俯视图，图17b为图17a中沿x-x的剖视图。形成栅介质层330之后，在字线沟槽内160形成第二牺牲层340，第二牺牲层340覆盖栅介质层330的表面、第一保护层312的顶面和第二保护层321的表面。进一步地，第二牺牲层340还覆盖第四掩膜层240的表面。
111.如图18a和图18b所示，其中，图18a是形成第二掩膜层220之后的俯视图，图18b为图18a中沿x-x的剖视图。在第二牺牲层340的表面形成第二掩膜层220，第二掩膜层220具有沿第二方向延伸的开口221。开口221对应于待形成间隔沟槽341的区域。在开口221的边缘形成间隔壁230，相邻的两个间隔壁230限定间隔沟槽341的宽度。
112.在本实施例中，通过采用第二掩膜层220和间隔壁230的方式，能够保证对第二牺牲层340进行自对准刻蚀，较佳地控制后续形成的间隔沟槽341的宽度。
113.如图19a和图19b所示，其中，图19a是形成间隔沟槽341之后的俯视图，图19b为图19a中沿x-x的剖视图。以间隔壁230和第二掩膜层220为掩膜，刻蚀部分第二牺牲层340，以形成间隔沟槽341，间隔沟槽341的底壁暴露第一保护层312的顶面。
114.形成间隔沟槽341之后，去除间隔壁230和第二掩膜层220，并显露出第四掩膜层240。
115.如图20a和图20b所示，其中，图20a是填充间隔结构350之后的俯视图，图20b为图20a中沿x-x的剖视图。在间隔沟槽341内填充间隔结构350。间隔结构350的材料可以为氧化硅、氮化硅、氮氧化硅等。
116.在一实施方式中，间隔结构350的材料与第二保护层321的材料相同。
117.如图21a和图21b所示，其中，图21a是形成字线槽342之后的俯视图，图21b为图21a中沿x-x的剖视图。去除保留的第二牺牲层340，以形成字线槽342。设置在凹陷结构161表面的栅介质层330形成字线槽342的部分侧壁。
118.如图22a和图22b所示，其中，图22a是填充导电层360之后的俯视图，图22b为图22a中沿x-x的剖视图。形成字线槽342之后，在字线槽342内形成导电层360。该导电层360的部分可以作为字线。导电层360的材料可以为多晶硅或金属材料，例如钨、铜、银等。
119.导电层360包括形成在凹陷结构161的表面的第一部分361以及形成在第二保护层321的侧壁的第二部分362。由于第一部分361形成在凹陷结构161的表面，故第一部分361的宽度大于第二部分362的宽度。
120.在本实施例中，通过采用先在字线沟槽160内形成第二牺牲层340，再去除部分第二牺牲层340形成间隔沟槽341，接着在间隔沟槽341内填充间隔结构350之后，再去除保留的第二牺牲层340，以向字线槽342内填充导电层360的技术手段，能够避免直接刻蚀沉积在字线沟槽160内的导电层，可能发生的刻蚀不完全、金属扩散等单沟槽内的两个字线之间短接的问题。
121.如图23a和图23b所示，其中，图23a是去除第二部分362之后的俯视图，图23b为图23a中沿x-x的剖视图。回刻导电层360，以去除第二部分362，并形成孔洞370。去除第二部分362之后，形成字线结构380。
122.如图24a和图24b所示，其中，图24a是填充隔离材料之后的俯视图，图24b为图24a中沿x-x的剖视图。在孔洞370内填充隔离材料。隔离材料可以为氧化硅、氮化硅、氮氧化硅
等。较佳的，隔离材料与间隔结构的材料相同。
123.去除第二部分362之后，形成字线结构380。在单沟槽内的两个字线结构380被间隔结构350相隔开。
124.在一实施方式中，间隔结构350包括第一结构351和第二结构352，第一结构351设于第一保护层312的顶面，第二结构352设于第一结构351上。第一结构351用于隔开形成在字线沟槽160内的两个字线结构380。
125.在一实施方式中，第一结构351的宽度小于第二结构352的宽度。
126.综上所述，本发明实施例的半导体存储装置及其制造方法的优点和有益效果在于：
127.相比于相关技术中单纯采用硅材料或金属材料的位线结构，本发明实施例通过形成位线硅层和位线壁的复合型埋入式位线结构，有效降低了位线电阻，提高了器件的性能。
128.另外，通过第一保护层312和第二保护层321分别覆盖字线沟槽160的侧壁的不同位置，字线沟槽160未被第一保护层312和第二保护层321覆盖的区域可用作后续刻蚀工艺形成凹陷结构的区域，从而改变沟道区140的形貌，以便在形成字线后，增加沟道的实际长度，解决短沟道效应问题。
129.在发明实施例中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在发明实施例中的具体含义。
130.发明实施例的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述发明实施例和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对发明实施例的限制。
131.在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
132.以上仅为发明实施例的优选实施例而已，并不用于限制发明实施例，对于本领域的技术人员来说，发明实施例可以有各种更改和变化。凡在发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在发明实施例的保护范围之内。