存储芯片个性化信息写入方法与流程

1.本技术涉及存储器芯片测试技术领域，具体涉及一种存储芯片个性化信息写入方法。


背景技术：

2.在存储器芯片测试领域，提高同测数是测试工程师提高测试效率采用的方案。虽然传统的存储器测试机通道较多，可以实现多芯片同测，但同测时所有芯片都会由向量发生器传送相同的值。
3.相关技术在对不同存储芯片写入个性化信息时，通常只能通过测试程序先切换选定一颗被测芯片，执行包含写入该芯片的个性化信息的向量，发送波形，待该芯片写入完成后，再切换选定另一颗被测芯片，如此遍历所有的被测芯片。所以如果是1024个芯片同测，在进行写入个性化信息的操作时，最大需遍历1024次，发送1024次向量，花费时间较长，工作效率较低。


技术实现要素：

4.本技术提供了一种存储芯片个性化信息写入方法，可以解决相关技术中不同存储芯片进行个性化信息写入时，花费时间较长，工作效率较低的问题。
5.为了解决背景技术中所述的技术问题，本技术提供一种存储芯片个性化信息写入方法，所述存储芯片个性化信息写入方法包括以下步骤：
6.s1对个性化信息组进行数据位序对齐并确定对齐位序；所述个性化信息组中包括多个分别对应待写入多个存储芯片中的个性化信息；
7.s2从所述对齐位序中确定当前位；
8.s3在所述个性化信息组中，确定所述当前位为高电平的所有个性化信息为当前位的高电平个性化信息；
9.s4确定各个所述高电平个性化信息对应的存储芯片为高电平存储芯片；
10.s5对所述高电平存储芯片执行一个写入周期的高电平波形；
11.s6在所述个性化信息组中，确定所述当前位为低电平的所有个性化信息为低电平个性化信息；
12.s7确定各个所述低电平个性化信息对应的存储芯片为低电平存储芯片；
13.s8对所述低电平存储芯片执行一个写入周期的低电平波形；
14.s9从所述对齐位序中确定所述当前位的下一位作为下一次执行的当前位，执行所述步骤s3至所述s8中的步骤，直至遍历所述对齐位序中的所有位。
15.可选地，所述s5对所述高电平存储芯片执行一个写入周期的高电平波形的步骤，包括以下步骤：
16.在一个所述写入周期中，以一个时钟周期向所述高电平存储芯片的当前位写入一个周期的高电平。
17.可选地，所述s8对所述低电平存储芯片执行一个周期的低电平波形的步骤，包括：
18.在一个所述写入周期中，以一个时钟周期向所述低电平存储芯片的当前位写入一个周期的低电平。
19.可选地，在进行所述步骤s5对所述高电平存储芯片执行一个写入周期的高电平波形之前，预留一个等待周期，在所述等待周期内进行所述步骤s3和所述步骤s4，并切换选中所述步骤s4所确定的高电平存储芯片。
20.可选地，在进行所述s8对所述低电平存储芯片执行一个写入周期的低电平波形之前，预留一个等待周期，在所述等待周期内进行所述步骤s6和所述步骤s7，并切换选中所述步骤s7所确定的低电平存储芯片。
21.可选地，所述s1对个性化信息组进行数据位序对齐并确定对齐位序的步骤，包括以下步骤：
22.确定待写入各个所述存储芯片的个性化信息的数据位和各个数据位为对应的位序；
23.基于所述个性化信息组中，各个所述个性化信息的数据位的位序，使得所有所述个性化信息的数据位实现位序对齐；
24.确定位序对齐后的所述个性化信息组的对齐位序。
25.可选地，当所述个性化信息组中的各个个性化信息的数据位长度不同时，所述基于所述个性化信息组中，各个所述个性化信息的数据位的位序，使得所有所述个性化信息的数据位实现位序对齐的步骤，包括：
26.确定所述个性化信息组中数据位长度最短的个性化信息和长度最长的个性化信息；
27.使得所述个性化信息组中的各个个性化信息，按照最短的个性化信息进行数据位序对齐。
28.可选地，所述确定位序对齐后的所述个性化信息组的对齐位序的步骤，包括：
29.确定长度最长的个性化信息的数据位的位序为所述对齐位序。
30.本技术技术方案，至少包括如下优点：本技术能够很大程度上缩短同测时间，提高工作效率。
附图说明
31.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
32.图1示出了本技术一实施例提供的存储芯片个性化信息写入方法的流程图；
33.图2示出了个性化信息组的示意图；
34.图3示出了以一个时钟周期向第一存储芯片dut1和第n存储芯片dutn的当前位写入一个写入周期的高电平的过程示意图；
35.图4示出了以一个时钟周期向第二存储芯片dut2的当前位写入一个写入周期的低电平的过程示意图；
36.图5示出了在依照步骤s3至步骤s8遍历对齐位序中的所有位后，写入各个存储芯片信号的时序示意图；
37.图6示出了采用背景技术中的方案，对各个存储芯片中写入与其各自对应个性化信息的时序图。
具体实施方式
38.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
39.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
40.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
41.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.图1示出了本技术一实施例提供的存储芯片个性化信息写入方法的流程图，其特征在于，所述存储芯片个性化信息写入方法包括以下步骤s1至步骤s9，其中：
43.步骤s1：对个性化信息组进行数据位序对齐并确定对齐位序；所述个性化信息组中包括多个分别对应待写入多个存储芯片中的个性化信息。
44.参照图2，其示出了个性化信息组的示意图，从图2中可以看出，该个性化信息组包括n个个性化信息，分别为第一个性化信息、第二个性化信息
…
第n个性化信息。其中，第一个性化信息对应待写入第一存储芯片dut1中，第二个性化信息对应待写入第二存储芯片dut2中
…
第m个性化信息对应待写入第n存储芯片dutn中。
45.可以通过以下步骤s11至步骤s13，进行该s1，其中：
46.步骤s11：确定待写入各个所述存储芯片的个性化信息的数据位，和各个所述数据位对应的位序。
47.需要说明的是，任一数据位具有高电平数据或低电平数据。
48.继续参照图2，从图2中可以看出，第一个性化信息有m个数据位，该第一个性化信息的数据位排序从图示左侧至右侧依次为第一位、第二位
…
第m位。该第一个性化信息第一位数据位上具有高电平数据，第二位数据位上具有高电平数据
…
第m位数据位上具有高电平数据。
49.该第二个性化信息和第n个性化信息，也有m个数据位，该第二个性化信息和第n个
性化信息的数据位排序从图示左侧至右侧依次为第一位、第二位
…
第m位。该第二个性化信息第一位数据位上具有低电平数据，第二位数据位上具有高电平数据
…
第m位数据位上具有高电平数据。该第n个性化信息第一位数据位上具有高电平数据，第二位数据位上具有低电平数据
…
第m位数据位上具有高电平数据。
50.可选地，该个性化信息组中的各个个性化信息的数据位长度可以相同也可以不同，图2示出了各个个性化信息的数据位长度相同的情况，即均为m个数据位。
51.步骤s12：基于所述个性化信息组中，各个所述个性化信息的数据位的位序，使得所有所述个性化信息的数据位实现位序对齐；所有所述个性化信息形成个性化信息组。
52.以图2所示的个性化信息组为例，该步骤s12基于所述个性化信息组中，各个所述个性化信息的数据位的位序，使得所有所述个性化信息的数据位实现位序对齐的步骤包括：
53.使得第一个性化信息、第二个性化信息
…
第m个性化信息中位序相同的数据位进行对齐。即第一个性化信息、第二个性化信息
…
第m个性化信息中的第一位的数据位对齐，第二位的数据位对齐
…
第m位的数据位对齐。
54.当个性化信息组中的各个个性化信息的数据位长度不同时，步骤s12中，使得所有所述个性化信息的数据位实现位序对齐的步骤包括：
55.s1221：确定所述个性化信息组中数据位长度最短的个性化信息和长度最长的个性化信息；
56.s1222：使得所述个性化信息组中的各个个性化信息，按照最短的个性化信息进行数据位序对齐。
57.步骤s13：确定位序对齐后的所述个性化信息组的对齐位序。
58.当个性化信息组中的各个个性化信息的数据位长度相同时，确定个性化信息组中任意一个个性化信息的数据位的位序为该对齐位序。以图2所示的个性化信息组为例，第一个性化信息、第二个性化信息
…
第m个性化信息中任意一个性化信息的位序为上述对齐位序。
59.当个性化信息组中的各个个性化信息的数据位长度不同时，确定长度最长的个性化信息的数据位的位序为该对齐位序。
60.步骤s2：从所述对齐位序中确定当前位。
61.以图2为例，确定图2中的第一位为当前位。
62.步骤s3：在所述个性化信息组中，确定所述当前位为高电平的所有个性化信息为当前位的高电平个性化信息。
63.以图2为例，当图2中的第一位确定为当前位后，该个性化信息组中，第一位为高电平的个性化信息包括：第一个性化信息和第m个性化信息，从而确定该第一个性化信息和第m个性化信息在当前位为高电平个性化信息。
64.步骤s4：确定各个所述高电平个性化信息对应的存储芯片为高电平存储芯片。
65.以图2为例，由于第一个性化信息和第m个性化信息在当前位为高电平个性化信息，从而确定待输入该第一个性化信息的第一存储芯片dut1，和待输入该第n个性化信息的第n存储芯片dutn在当前位为高电平存储芯片。
66.步骤s5：对所述高电平存储芯片执行一个写入周期的高电平波形。
67.确定了图2中的第一存储芯片dut1和第n存储芯片dutn在当前位为高电平存储芯片后，对该第一存储芯片dut1和第n存储芯片dutn执行第一写入周期t11的高电平波形。
68.可选地，在对所述高电平存储芯片执行一个写入周期的高电平波形可以通过以下步骤进行：在一个写入周期中，以一个时钟周期向所述高电平存储芯片的当前位写入一个周期的高电平。
69.图3示出了以一个时钟周期向第一存储芯片dut1和第n存储芯片dutn的当前位写入一个写入周期的高电平的过程示意图。从图3中可以看出，可以由信号发生装置，在第一写入周期t11中，生成并向第一存储芯片dut1和第n存储芯片dutn的当前位写入了一个周期的时钟信号和/或一个周期的高电平信号。
70.可选地，在进行步骤s5前预留一个等待周期，在所述等待周期内进行步骤s3和步骤s4，并切换选中该步骤s4所确定的高电平存储芯片。以使得后续步骤s5能够可靠地向所选中的高电平存储芯片中写入高电平波形。
71.步骤s6：在所述个性化信息组中，确定所述当前位为低电平的所有个性化信息为低电平个性化信息。
72.以图2为例，当图2中的第一位确定为当前位后，该个性化信息组中，第一位为低电平的个性化信息包括：第二个性化信息，从而确定该第二个性化信息在当前位为低电平个性化信息。
73.步骤s7：确定各个所述低电平个性化信息对应的存储芯片为低电平存储芯片。
74.以图2为例，由于第二个性化信息在当前位为低电平个性化信息，从而确定待输入该第二个性化信息的第二存储芯片dut1在当前位为低电平存储芯片。
75.步骤s8：对所述低电平存储芯片执行一个写入周期的低电平波形。
76.确定了图2中的第二存储芯片dut2在当前位为高电平存储芯片后，对该第二存储芯片dut2执行第二写入周期t12的低电平波形，其中第一写入周期t11等于第二写入周期t12。
77.可选地，在对所述低电平存储芯片执行一个写入周期的低电平波形可以通过以下步骤进行：在一个写入周期中，以一个时钟周期向所述低电平存储芯片的当前位写入一个周期的低电平。
78.图4示出了以一个时钟周期向第二存储芯片dut2的当前位写入一个写入周期的低电平的过程示意图。从图4中可以看出，可以由信号发生装置，在第二写入周期t12中，生成并向第二存储芯片dut2的当前位写入了一个周期的时钟信号和/或一个周期的低电平信号。
79.可选地，在进行步骤s8前预留一个等待周期，在所述等待周期内进行步骤s6和步骤s6，并切换选中该步骤s6所确定的低电平存储芯片。以使得后续步骤s8能够可靠地向所选中的低电平存储芯片中写入低电平波形。
80.步骤s9：从所述对齐位序中确定所述当前位的下一位作为下一次执行的当前位，执行所述步骤s3至所述s8中的步骤，直至遍历所述对齐位序中的所有位。
81.在遍历所述对齐位序中的所有位后，所有存储芯片中分别写入其各自的个性化信息。
82.图5示出了在依照步骤s3至步骤s8遍历对齐位序中的所有位后，写入各个存储芯
片信号的时序示意图。从图5中可以看出，先在经过等待周期t10后，在写入周期t11中至少对第一存储芯片dut1和第n存储芯片dutn的第一位写入高电平信号，然后进入等待周期t13，再在写入周期t12中至少对第二存储芯片dut1的第一位写入低电平信号，然后在经过等待周期t20后，在写入周期t21中至少对第一存储芯片dut1和第二存储芯片dut2的第二位写入高电平信号，然后在经过等待周期t23后，在写入周期t22中至少对第n存储芯片dutn写入低电平信号
…
随后，在经过等待周期tm0后，在写入周期tm1中至少对第一存储芯片dut1、第二存储芯片dut2和第n存储芯片dutn的第m位写入高电平信号，最后在经过等待周期tm3后，进行低电平信号写入(图中未示出写入的芯片)。
83.从而在遍历对齐位序中的所有位后，各个存储芯片中写入与其各自对应个性化信息相同的数据。
84.由以上可以看出，本技术在各个存储芯片中写入与其各自对应个性化信息相同的数据所需要的总时间为t＝t10 t11 t12 t13 t20 t21 t22 t23
…
tm0 tm1 tm2 tm3，由于设置所有的写入周期相等，设置所有的等待周期相等，因此总时间t＝(等待周期 写入周期)
×2×
m，m为对齐位序的总长度。
85.示例性地，在执行1024片存储芯片同测的情况下，若等待周期为20ms，写入周期为10ms，对齐位序的总长度m为32位，则在各个存储芯片中写入与其各自对应个性化信息相同的数据所需要的总时间为t＝1920ms。
86.图6示出了采用背景技术中的方案，对各个存储芯片中写入与其各自对应个性化信息的时序图。在各个存储芯片中写入与其各自对应个性化信息相同的数据所需要的总时间为t＝t切换dut t执行dut a波形 t切换dut t执行dut b波形
…
t切换dut t执行dut n波形，由于设置切换dut的时间相同，设置执行不同dut波形的时间相同，因此总时间t＝(切换dut时间 执行dut波形时间)
×
n，n为dut的数量。
87.示例性地，在执行1024片存储芯片dut同测的情况下，若切换dut时间为20ms，执行dut波形时间为10ms，则在各个存储芯片中写入与其各自对应个性化信息相同的数据所需要的总时间为t＝30720ms。
88.相比较本技术和图6所示的相关技术可以确定，本技术能够很大程度上缩短同测时间，提高工作效率。
89.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。