接触插塞、其制作方法及半导体器件与流程

1.本发明涉及半导体存储器件技术领域，具体而言，涉及一种接触插塞、其制作方法及半导体器件。


背景技术：

2.在半导体工艺中，通常需要使用接触插塞来建立晶体管中各元件之间的电连接。具体的，在一个包括电容器和晶体管的存储器中，存储器的字线电连接至晶体管的栅极，通过字线控制晶体管的开关；晶体管的源极电连接至位线，以形成电流传输通路；晶体管的漏极电连接至电容器，以达到数据存储或输出的目的。
3.然而，随着半导体的集成度越来越高，电路尺寸逐渐变小，通过现有工艺所形成的接触插塞容易在插塞中部出现空隙，从而影响接触插塞的导电性能。


技术实现要素：

4.本发明的主要目的在于提供一种接触插塞、其制作方法及半导体器件，以解决现有技术中接触插塞存在空隙的问题。
5.为了实现上述目的，根据本发明的一个方面，提供了一种接触插塞的制作方法，该方法包括：提供衬底，衬底上设置有位线和第一隔离层，第一隔离层包覆位线的侧壁和顶部，相邻第一隔离层之间具有位于衬底上的多个第一凹槽，第一凹槽沿第一方向延伸；在各第一凹槽中形成氧化层，氧化层具有第一区域和第二区域，第二区域设置于第一区域远离衬底的一侧，第一区域的密度大于第二区域的密度；在衬底上形成沿第二方向贯穿第一隔离层和氧化层的第二隔离层，第二方向与第一方向交叉；去除氧化层，形成被第一隔离层以及第二隔离层环绕的接触孔，填充导电材料至接触孔中形成接触插塞。
6.可选地，形成氧化层的步骤包括：在第一凹槽中进行化学气相沉积，以形成氧化层，化学气相沉积包括先后执行的第一沉积阶段和第二沉积阶段，在第一沉积阶段形成第一区域，在第二沉积阶段形成第二区域，第一沉积阶段中反应气体的流量小于第一沉积阶段中反应气体的流量，以使氧化层的密度沿第三方向递减，第三方向为远离衬底的方向。
7.可选地，化学气相沉积包括可流动式化学气相沉积。
8.可选地，第一沉积阶段中的反应气体流量递增，第二沉积阶段中的反应气体流量恒定。
9.可选地，反应气体包括含氧气体和掺杂气体。
10.可选地，掺杂气体包括三甲硅烷基胺、氨气以及氩气中的一种或多种。
11.可选地，在化学气相沉积的过程反应气体包括含氧气体和掺杂气体。其中，控制掺杂气体的气体流量递增，以形成氧化层。
12.可选地，掺杂气体为多种，控制掺杂气体中任意一种气体的气体流量逐渐递增，掺杂气体中的其他气体的气体流量恒定，以形成第一区域。
13.可选地，反应气体的压强为0.5pa～2pa，温度为25℃～100℃。
14.可选地，掺杂气体包括三甲硅烷基胺，三甲硅烷基胺的气体流量为50sccm～1000sccm。
15.可选地，掺杂气体包括氨气，氨气的气体流量为100sccm～1000sccm。
16.可选地，掺杂气体包括氩气，氩气的气体流量为1000sccm～10000sccm。
17.可选地，在化学气相沉积的过程中，掺杂气体的通入速率在10sccm/s至200sccm/s的范围内。
18.根据本发明的另一个方面，提供了一种接触插塞，该接触插塞可以通过上述接触插塞的制作方法制作而成。
19.根据本发明的另一个方面，提供了一种半导体器件，该半导体器件包括至少一个接触插塞，该接触插塞包括根据上述制作方法制作而成接触插塞。
20.应用本发明的技术方案，提供一种接触插塞的制作方法，包括：提供衬底，衬底上设置有位线和第一隔离层，第一隔离层包覆位线的侧壁和顶部，相邻第一隔离层之间具有位于衬底上的多个第一凹槽，第一凹槽沿第一方向延伸；在各第一凹槽中形成氧化层，氧化层具有第一区域和第二区域，第二区域设置于第一区域远离衬底的一侧，第一区域的密度大于第二区域的密度；在衬底上形成沿第二方向贯穿第一隔离层和氧化层的第二隔离层，第二方向与第一方向交叉；去除氧化层，形成被第一隔离层以及第二隔离层环绕的接触孔，填充导电材料至接触孔中形成接触插塞。由于在第一凹槽中形成的第一区域氧化层和第二区域氧化层的密度不同，从而在对上述氧化层进行刻蚀以形成接触孔的工艺中，不同的密度会导致不同的刻蚀速率，其中，第一区域的密度大于第二区域的密度，导致第一区域的刻蚀速率小于第二区域的刻蚀速率，从而在刻蚀氧化层后易形成上宽下窄的接触孔结构，该结构的接触孔更有利于导电材料的填充，进而使得由上述导电材料形成的接触插塞不容易产生空隙，提升了接触插塞的导电性能。
附图说明
21.构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
22.图1示出了根据本公开实施例提供的一种接触插塞的制作方法中，在衬底上形成第一隔离层和第一凹槽的示意图；
23.图2示出了在图1所示的第一凹槽中形成氧化层的示意图；
24.图3示出了在图2所示的氧化层的正面纵向剖面结构示意图；
25.图4示出了在图2所示的衬底上形成第二隔离层的示意图；
26.图5示出了对在图4所示的氧化层的侧面纵向剖面结构示意图；
27.图6示出了去除图4所示的氧化层之后，形成接触插塞的示意图；
28.图7示出了在图6所示的接触插塞的侧面纵向剖面结构示意图。
29.其中，上述附图包括以下附图标记：
30.10、衬底；20、第一隔离层；30、第一凹槽；40、氧化层；50、第一区域；60、第二区域；70、第二隔离层；80、接触插塞；90、位线。
具体实施方式
31.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
32.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
33.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
34.在一些实施例中，由于半导体的集成度越来越高，使得电路尺寸也逐渐变小，因而加大了形成电路的工艺难度，进而在形成接触插塞的工艺中，形成的接触插塞容易在插塞中部出现空隙，导致接触插塞的导电性能较差。
35.根据本公开的一个实施例，提供一种接触插塞的制作方法，该制作方法包括：提供衬底，衬底上设置有位线和第一隔离层，第一隔离层包覆位线的侧壁和顶部，相邻第一隔离层之间以及相邻位线之间具有位于衬底上的多个第一凹槽，第一凹槽沿第一方向a延伸；在各第一凹槽中形成氧化层，氧化层具有第一区域和第二区域，第二区域设置于第一区域远离衬底的一侧，第一区域的密度大于第二区域的密度；在衬底上形成沿第二方向b贯穿第一隔离层和氧化层的第二隔离层，第二方向b与第一方向a交叉；去除氧化层，形成被第一隔离层以及第二隔离层环绕的接触孔，填充导电材料至接触孔中形成接触插塞。
36.在上述实施例中，通过在第一凹槽中形成具有不同密度的第一区域氧化层和第二区域氧化层，使得在形成第二隔离层的过程中，形成的第二隔离层呈现出上窄下宽的结构，进而在去除氧化层之后，形成呈现出上宽下窄的的接触孔结构，该结构的接触孔更有利于导电材料的填充，从而形成接触插塞，且通过填充这种接触孔结构形成的接触插塞不容易产生空隙，能够大大提升接触插塞的导电性能。
37.下面将结合附图更详细地描述根据本技术提供的接触插塞的制作方法的示例性实施方式。然而，这些实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本技术的公开彻底且完整。
38.首先，如图1所示，提供设置有位线90和第一隔离层20的衬底10，第一隔离层20位于位线90远离衬底10的一侧，相邻第一隔离层20之间位线90具有位于衬底10上的多个第一凹槽30，第一凹槽30沿第一方向a延伸。
39.其中，形成上述位线90和第一隔离层20时，通过在衬底10表面沉积位线材料层，并对上述位线材料层进行蚀刻从而得到位线，然后在位线90的侧壁以及远离衬底10一侧的表面沉积隔离材料形成第一隔离层20，以使上述第一隔离层20包覆上述位线90的侧壁和顶
部。
40.在一些可选的实施方式中，上述衬底10可以由含硅材料形成。具体地，上述半导体衬底10的材料可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的一种或多种。
41.在一些可选的实施方式中，上述衬底10可以包括其他半导体衬底10。具体地，包括化合物半导体(包含砷化镓、磷化镓、磷化铟、砷化铟、磷砷化镓(gaasp)、砷铟化铝(alinas)、砷镓化铝(algaas)、砷铟化镓(gainas)、磷铟化镓(gainp)、磷砷铟化镓(gainasp)和/或锑化铟)、合金半导体(包含硅锗(sige))或前述的组合。本领域技术人员根据实际需要进行合理选取，本公开不做具体限定。
42.上述位线材料层的材料可以包括金属材料，上述金属材料可以包括氮化钨(wn)、氮化钼(mon)、氮化钛(tin)、氮化钽(tan)、氮化钛硅(tisin)，氮化钽硅(tasin)或钨(w)中的一种或多种。
43.在一些可选的实施方式中，形成上述第一隔离层20的隔离材料可以包括氧化硅、氮化硅中的一种或多种。
44.在一些可选的实施方式中，上述第一隔离层20包括多层绝缘材料层。
45.在一些可选的实施方式中，上述绝缘材料层包括氧化硅层、氮化硅层中的一层或多层。
46.另外，在对衬底10表面沉积的位线材料蚀刻形成位线90的过程中，相邻位线90之间的多余位线材料被移除，从而形成第一凹槽30，且蚀刻之后的第一凹槽30位于上述衬底10中。
47.由于衬底10上形成的位线90为多条位线90，所以相邻位线90之间对应形成多个第一凹槽30，每个第一凹槽30均与位线90以及第一隔离层20具有相同的延伸方向，并将该延伸方向作为第一方向a。
48.其中，上述位线90以及上述第一隔离层20的沉积可通过任何合适的工艺完成，例如化学气相沉积、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)、分子束外延(molecular beam epitaxy，mbe)、高密度等离子体化学气相沉积(high density plasma cvd，hdpcvd)、金属有机化学气相沉积(metal organic cvd，mocvd)、远端等离子体化学气相沉积(remote plasma cvd，rpcvd)、等离子体增强化学气相沉积(plasmaenhanced cvd，pecvd)、电镀、其他合适的方法和/或前述的组合。
49.如图2所示，在形成如图1所示的结构之后，在每个第一凹槽30中形成氧化层40。
50.上述氧化层40包括与上述第一隔离层20具有较大蚀刻选择比的绝缘材料。
51.在一些可选的实施方式中，上述氧化层40包括二氧化硅。
52.其中，在每个第一凹槽30中形成氧化层40之后，对上述氧化层40和第一隔离层20进行化学机械研磨，以平坦化工艺过程中损伤的材料表面以及多余的氧化层材料，从而调整材料表面的平整度。
53.在一些可选的实施方式中，如图3所示，图3示出了在图2所示的氧化层的正面纵向剖面结构示意图，图2中所示了形成氧化层40之后结构的俯视结构示意图，图3可以理解为，沿垂直于图2所示纸面方向进行切割后，得到的剖面结构示意图，其中，切割线为水平方向，上述氧化层40还具有第一区域50和第二区域60，其中，第二区域60设置于第一区域50远离
衬底10的一侧，第一区域50的密度大于第二区域60的密度。
54.在一些可选的实施方式中，上述第一凹槽30包括靠近衬底10的一侧和远离衬底10的一侧，其中，上述第一区域50对应于上述第一凹槽30靠近衬底10的一侧，上述第二区域60对应于上述第一凹槽30远离衬底10的一侧，且在第一凹槽30中，靠近衬底10一侧的氧化层密度大于远离衬底10一侧的氧化层密度。
55.在一些可选的实施方式中，形成氧化层40的步骤包括：在第一凹槽30中进行化学气相沉积，以形成氧化层40，化学气相沉积包括先后执行的第一沉积阶段和第二沉积阶段，在第一沉积阶段形成第一区域50，在第二沉积阶段形成第二区域60，第一沉积阶段中反应气体的流量小于第一沉积阶段中反应气体的流量，以使氧化层40的密度沿第三方向c递减，上述第三方向c为远离衬底10的方向。通过化学气相沉积法将反应物质在气态条件下发生化学反应，从而生成固态物质沉积在第一凹槽30中，得到氧化层40，并且将沉积阶段分为第一沉积阶段和第二沉积阶段，控制对应气相沉积阶段中的反应气体流量，以得到组成成分有变化的氧化层40，使其具有不同的薄膜特性。
56.上述反应气体的气体流量和氧化层40的密度成反比，即在反应气体的气体流量较小时，生成的氧化层40的密度较大，相对的，反应气体的气体流量较大时，生成的氧化层40的密度较小。
57.在一些可选的实施方式中，上述化学气相沉积包括可流动式化学气相沉积(fcvd)。
58.在一个实施例中，在上述第一凹槽30中采用两次化学气相沉积法，并采用可流动式化学气相沉积法控制在第一次沉积阶段通入的反应气体的气体流量较小，对应形成氧化层密度较大的第一区域50，控制在第二沉积阶段通入的反应气体的气体流量较大，对应形成氧化层密度较小的第二区域60，使得上述第一凹槽30中形成的氧化层40中的不同位置具有不同的薄膜特性，即第一区域50和第二区域60对应氧化层40的薄膜特性不同，上述薄膜特性包括但不限于薄膜密度，如还可以包括薄膜质量。
59.在一些可选的实施方式中，采用流动式化学气相沉积法，控制在第一沉积阶段中的反应气体流量是递增的，并控制在第二沉积阶段中的反应气体的气体流量是恒定的。
60.其中，上述第一沉积阶段用于形成上述第一区域50，上述第二沉积阶段用于形成上述第二区域60，在氧化层40的形成过程中，由第一沉积阶段通入较小的气体流量过渡到第二沉积阶段的较大气体流量，进而达到恒定，以使在第三方向c上氧化层40的密度由第一区域50中的较大密度过渡到第二区域60中的较小密度。
61.在一些可选的实施方式中，上述反应气体包括含氧气体和掺杂气体，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和掺杂气体，并控制含氧气体和掺杂气体的气体流量均递增，形成第一区域50，然后在第二沉积阶段通入含氧气体和掺杂气体，并控制含氧气体和掺杂气体的气体流量恒定，形成第二区域60。
62.在另一些可选的实施方式中，反应气体包括含氧气体和掺杂气体，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和掺杂气体，并控制含氧气体的气体流量恒定，控制掺杂气体的气体流量递增，形成第一区域50，然后在第二沉积阶段通入含氧气体和掺杂气体，并控制含氧气体和掺杂气体的气体流量恒定，形成第二区域60。
63.在上述实施方式中，由于控制反应气体的气体流量，使得形成的氧化层40在不同区域的组成成分有所改变，从而使得不同区域的氧化层40具有不同的薄膜特性。
64.在一些可选的实施方式中，上述掺杂气体包括三甲硅烷基胺、氨气以及氩气中的一种或多种。其中，上述三甲硅烷基胺、氨气以及氩气均可以作为形成氮化硅层或氮氧化硅层的层前体，可以提高形成氧化层40的沉积速率。
65.一个实施例中，反应气体包括含氧气体和三甲硅烷基胺、氨气以及氩气，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和三甲硅烷基胺、氨气以及氩气，并控制含氧气体和三甲硅烷基胺、氨气以及氩气的气体流量均递增，形成第一区域50，然后在第二沉积阶段通入含氧气体和三甲硅烷基胺，并控制含氧气体和三甲硅烷基胺的气体流量恒定，形成第二区域60。
66.在一些可选的实施方式中，在化学气相沉积的过程反应气体包括含氧气体和掺杂气体。其中，控制掺杂气体的气体流量递增，以形成氧化层40。
67.一个实施例中，反应气体包括含氧气体和三甲硅烷基胺，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和三甲硅烷基胺，并控制含氧气体的气体流量恒定，控制三甲硅烷基胺的气体流量递增，形成第一区域50，然后在第二沉积阶段通入含氧气体和三甲硅烷基胺，并控制含氧气体和三甲硅烷基胺的气体流量恒定，形成第二区域60。
68.在一些可选的实施方式中，形成具有第一区域50和第二区域60的氧化层40之后，对上述第二区域60远离衬底10的表面进行化学机械研磨，以使氧化层40的表面平整。
69.在一些可选的实施方式中，掺杂气体为多种，控制掺杂气体中任意一种气体的气体流量逐渐递增，掺杂气体中的其他气体的气体流量恒定，以形成第一区域50。通过在化学气相沉积过程中掺杂不同的气体，形成不同具有不同薄膜特性的氧化层40。
70.一个实施例中，反应气体包括含氧气体和三甲硅烷基胺、氨气以及氩气，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和三甲硅烷基胺、氨气以及氩气，并控制三甲硅烷基胺的气体流量递增，含氧气体、氨气以及氩气的气体流量恒定，形成第一区域50。
71.一个实施例中，反应气体包括含氧气体和三甲硅烷基胺、氨气以及氩气，在上述第一凹槽30中进行化学气相沉积形成氧化层40时，首先在第一沉积阶段通入含氧气体和三甲硅烷基胺、氨气以及氩气，并控制含氧气体和氨气的气体流量递增，控制三甲硅烷基胺以及氩气的气体流量恒定，形成第一区域50。
72.由于反应操作中反应气体的压强以及温度均与形成氧化层40的沉积速率有关，因此在一些可选的实施方式中，反应气体的压强为0.5pa～2pa，温度为25℃～100℃。在该压强和温度下，能够提升反应气体的沉积速率，加快氧化层40的形成。
73.由于反应气体的气体流量对影响氧化层40的形貌，因此在一定的而沉积温度下，需要设定反应气体的气体流量，以保证氧化层40的形貌较好。
74.在一些可选的实施方式中，上述掺杂气体包括三甲硅烷基胺，其中，上述三甲硅烷基胺的气体流量为50sccm～1000sccm。由于反应气体生成氧化层时，沉积过程中不同物质状态的边界层对沉积有一定影响，所以通过控制三甲硅烷基胺的气体流量在此范围内，有利于沉积形成形貌较好的氧化层。
75.在一些可选的实施方式中，上述掺杂气体包括氨气，氨气的气体流量为100sccm～1000sccm。由于反应气体生成氧化层时，沉积过程中不同物质状态的边界层对沉积有一定影响，所以通过控制氨气的气体流量在此范围内，有利于形成形貌较好的氧化层。
76.在一些可选的实施方式中，掺杂气体包括氩气，氩气的气体流量为1000sccm～10000sccm。由于反应气体生成氧化层时，沉积过程中不同物质状态的边界层对沉积有一定影响，所以控制氩气的气体流量在此范围内，有利于形成形貌较好的氧化层。
77.在一些可选的实施方式中，采用化学气相沉积形成氧化层40的过程中，将掺杂气体的通入速率控制在10sccm/s至200sccm/s的范围内。可以根据不同的掺杂气体种类，在上述范围内调整气体的通入速率，并通过调整掺杂气体的流量，以同时保证氧化层40中密度渐变的均匀性以及沉积效率。
78.如图4所示，在衬底10上形成沿第二方向b贯穿第一隔离层20和氧化层40的第二隔离层70，第二方向b与第一方向a交叉。
79.其中，上述第一方向a为第一凹槽30的延伸方向，在一些可选的实施方式中，上述第二方向b为与上述第一方向a垂直交叉的方向，从而简单化工艺过程，有利于器件的微缩化。
80.在一些可选的实施方式中，如图4所示，在衬底10上形成沿第二方向b贯穿第一隔离层20和氧化层40的第二隔离层70，第二方向b与第一方向a交叉。
81.在一些可选的实施方式中，沿着与第一方向a交叉的方向蚀刻第一隔离层20和氧化层40，形成贯穿第一隔离层20和氧化层40的第二隔离层70，且第二隔离层70的结构可以是如图5所示的上窄下宽的结构，其中，图5示出了对在图4所示的氧化层的侧面纵向剖面结构示意图，图4示出了在图2所示的衬底上形成第二隔离层之后结构的俯视结构示意图，图5可以理解为，沿垂直于图4所示纸面方向进行切割后，得到的剖面结构示意图，其中，切割线为竖直方向。
82.在一些可选的实施方式中，首先蚀刻第一隔离层20和氧化层40形成第二凹槽，然后在第二凹槽中沉积隔离材料形成第二隔离层70。
83.在一些可选的实施方式中，由于第一区域50对应的氧化层40的密度大于第二区域60对应的氧化层40的密度，因此在蚀刻第二凹槽时，靠近衬底10一侧的蚀刻速度大于远离衬底10一侧的蚀刻速率，从而形成靠近衬底10一侧口径大于远离衬底10一侧口径的第二凹槽，进而沉积隔离材料形成相应结构的第二隔离层70。
84.上述第二隔离层70可通过化学气相沉积、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)、分子束外延(molecular beam epitaxy，mbe)、高密度等离子体化学气相沉积(high density plasma cvd，hdpcvd)、金属有机化学气相沉积(metal organic cvd，mocvd)、远端等离子体化学气相沉积(remote plasma cvd，rpcvd)、等离子体增强化学气相沉积(plasmaenhanced cvd，pecvd)、电镀以及其他合适的方法和/或前述的组合工艺形成，本公开不作具体限定。
85.其中，上述第二隔离层70的材料可以包括氧化硅、氮化硅中的一种或多种。
86.在一些可选的实施方式中，上述第二隔离层70包括多层绝缘材料层。
87.在一些可选的实施方式中，上述绝缘材料层包括氧化硅层、氮化硅层中的一层或多层。
88.在一些可选的实施方式中，由于形成的第二隔离层70的结构在靠近衬底10一侧截面面积大于远离衬底10一侧的截面面积，所以在形成第二隔离层70之后，氧化层40的侧面纵向剖面结构示意图如图5所示，即氧化层40的结构呈现为在靠近衬底10一侧的截面面积小于远离衬底10一侧截面面积。
89.在一些可选的实施方式中，如图6所示，去除氧化层40，形成被第一隔离层20以及第二隔离层70环绕的接触孔，填充导电材料至接触孔中形成接触插塞80。
90.其中，可以采用干法蚀刻、湿法蚀刻、反应性离子蚀刻和/或其他蚀刻方法去除氧化层40，本公开不作具体限定。
91.在一些可选的实施方式中，由于上述第二隔离层70在靠近衬底10一侧截面面积大于远离衬底10一侧的截面面积，所以在去除氧化层40并填充导电材料至接触孔形成接触插塞80之后，图6所示的接触插塞80的侧面纵向剖面结构示意图如图7所示，图6示出了去除图4所示的氧化层并形成接触插塞后结构的俯视结构示意图，图7可以理解为，沿垂直于图6所示纸面方向进行切割后，得到的剖面结构示意图，其中，切割线为竖直方向。
92.其中，上述导电材料可以包括半导体材料和/或金属材料，如多晶硅、金属钨等。
93.在一些可选的实施方式中，上述导电材料为半导体材料，如多晶硅，即接触插塞80包括多晶硅。其中，半导体材料中还可以具有离子掺杂，以满足导电需求，且上述离子掺杂元素可以包括硼(b)、磷(p)或砷(as)。示例性的，接触插塞80为掺杂磷(p)元素的多晶硅，且接触插塞80各部分的离子掺杂浓度相等。在其他实施例中，也可以为其它元素离子掺杂以及接触插塞80各部分的离子掺杂浓度不等。
94.在另一些可选的实施方式中，上述导电材料为金属材料，上述第一隔离层20和第二隔离层70包括氧化硅层和氮化硅层。其中，上述氧化硅层与接触孔的侧壁相接触，上述氮化硅层与上述氧化硅层相接触，环绕在与接触孔侧壁相接触的氧化硅层表面。通过在氧化硅层表面层叠形成另一绝缘材料层，即氮化硅层，能够有效避免接触插塞80中的金属材料扩散到氧化硅层内。
95.根据本公开的另一实施例，提供一种接触插塞80，该接触插塞80可以通过上述接触插塞80的制作方法制作而成。由于通过上述接触插塞80的制作方法形成的接触插塞80不容易产生空隙，由此形成大的接触插塞80具有良好的导电性能。
96.根据本公开的另一实施例，提供一种半导体器件，该半导体器件包括衬底10、字线、第一隔离层20以及接触插塞80，其中，字线位于衬底10内，相邻两个字线之间具有接触孔，接触插塞80位于接触孔内，第一隔离层20位于接触孔的侧壁，且覆盖接触插塞80的侧壁。由于根据上述制作方法形成的接触插塞80具有良好的导电性能，从而提升或改善半导体器件的性能。
97.衬底10以及设置在衬底10上的电容；电容至少包括上电极层，上电极层在多个平面内延伸，限定出非闭合的容纳腔；上电极板，与上电极层接触连接；上电极板包括：硅锗层以及覆盖硅锗层的第一导电层；硅锗层填充容纳腔，第一导电层的电导率大于硅锗层的电导率；接触插塞80，与上电极板接触连接。
98.从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
99.由于在第一凹槽中通入反应气体的气体流量不同，形成的第一区域氧化层和第二区域氧化层的密度不同，从而在对上述氧化层进行刻蚀以形成接触孔的工艺中，不同的密
度会导致不同的刻蚀速率，其中，第一区域的密度大于第二区域的密度，导致第一区域的刻蚀速率小于第二区域的刻蚀速率，从而在刻蚀氧化层后易形成上宽下窄的接触孔结构，该结构的接触孔更有利于导电材料的填充，进而使得由上述导电材料形成的接触插塞不容易产生空隙，提升了接触插塞的导电性能。
100.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。