用于后端工艺应用的钌衬垫和帽盖物的制作方法

1.本公开内容的实施方式大体涉及形成电子装置中的互连的方法。更具体地，本公开内容的实施方式涉及使用含钌双层用于衬垫和帽盖的方法和电子装置。


背景技术：

2.半导体电路元件的微型化已经达到在商业规模上制造20nm和更小的特征尺寸的位点。随着临界尺寸持续在尺寸上减少，对于像是填充电路元件之间的间隙的处理步骤产生新的挑战。随着元件之间的宽度持续缩减，元件之间的间隙通常变得更高且更窄，使得间隙更难以填充且触点更难以变得稳固。
3.从20nm节点至3nm节点，钴(co)衬垫和co帽盖已经是增进铜(cu)间隙填充和可靠性的主要材料。对于3nm加(3nm plus)节点和更进阶的节点，钴衬垫上的间隙填充已经显示出数种限制。
4.钌(ru)衬垫上的铜回流已经显示出对于小结构的潜在扩展性。然而，存在使用钌的可靠性问题。例如，已经观察到互连的铜腐蚀造成减少的装置寿命。
5.因此，存在对于在电子装置中改善的互连形成的方法的需求。


技术实现要素：

6.本公开内容的一个或多个实施方式涉及电子装置。第一导电线路沿着第一方向延伸。介电材料形成在第一导电线路上的基板表面上。介电材料具有顶表面，顶表面带有形成在介电材料的表面中的表面结构。表面结构具有侧壁和过孔(via)底部。过孔底部包括第一导电线路的顶表面。阻挡层形成在介电材料的顶表面和侧壁上。衬垫形成在阻挡层上。衬垫具有衬垫底表面，衬垫底表面与第一导电线路的顶表面间隔开一距离。导电填充物在表面结构内。导电填充物形成沿着第二方向延伸的第二导电线路且接触第一导电线路。
7.本公开内容的额外实施方式涉及形成电子装置的方法。钝化层形成在表面结构的过孔部分中，表面结构形成在介电材料中。钝化层形成在第一导电材料的表面上并且通过形成在侧壁上的阻挡层、表面结构的沟槽部分的底部和介电材料的顶部而与介电材料间隔开。第一导电材料沿着第一方向延伸。衬垫形成在阻挡层上。衬垫具有接触过孔部分中的钝化层的衬垫底表面。移除钝化层以留下与第一导电线路的顶表面间隔开一距离的衬垫的底表面。表面结构以导电填充物填充以形成过孔部分中的过孔和沟槽部分中的第二导电线路。第二导电线路沿着第二方向延伸。过孔接触过孔部分中的第一导电线路。帽盖层形成在导电填充物上。
附图说明
8.通过参照实施方式，其中一些实施方式绘示在附图中，可获得简要概述于上的本公开内容的更具体的说明，而可详细理解本公开内容的上述特征。然而，将注意到附图仅绘示本公开内容的典型实施方式且因而不当作限制本公开内容的范围，本公开内容可允许其
他等效实施方式。本文所述的实施方式作为实例而绘示且不限制于附图中的图示，在附图中类似符号指示类似元件。
9.图1显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
10.图2显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
11.图3a显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
12.图3b显示图3a的区域3的扩大视图；
13.图4a显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
14.图4b显示图4a的区域3的扩大视图；
15.图5a显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
16.图5b显示图5a的区域3的扩大视图；
17.图6a显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；和
18.图6b显示图6a的区域6的扩大视图。
具体实施方式
19.在描述本公开内容的数个示例性实施方式之前，将理解到本公开内容不受限于接下来的说明中所阐述的架构或处理步骤的细节。本公开内容能够具有其他的实施方式且以各种方式实施或执行。
20.如在本说明书和随附权利要求书中所使用的，术语“基板”指称一表面或表面的一部分，在其上方实行处理。本领域的技术人员也将理解到提及基板也可仅指称基板的一部分，除非上下文清楚地指明并非如此。此外，提及在基板上的沉积可意指在裸基板和具有沉积或形成在其上方的一个或多个膜或特征的基板两者。
21.在此使用的“基板”指称任何基板或形成在基板上的材料表面，在制造处理期间在所述基板或材料表面上执行膜处理。例如，上方可执行处理的基板表面包括材料，诸如，硅、氧化硅、应变硅、绝缘体上硅(soi)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石、和任何其他材料，诸如金属、金属氮化物、金属合金、和其他导电材料，取决于应用。基板不受限地包括半导体晶片。基板可暴露于预处理工艺以抛光、蚀刻、还原、氧化、烃基化、退火、uv固化、电子束固化和/或烘烤基板表面。除了直接在基板表面本身上的膜处理之外，在本公开内容中，披露的任何的膜处理步骤也可在形成在基板上的下方层之上执行，如在之后更详细说明的，并且术语“基板表面”意在包括如上下文所指示的此种下方层。因此，例如，当膜/层或部分膜/层已沉积在基板表面上时，新沉积的膜/层的暴露表面成为基板表面。
22.至少因为可靠性、线电阻rs、铜腐蚀、化学机械平面化(cmp)和其他集成问题，作为衬垫的钌(ru)之前不能用于n3(3nm节点)。某些实施方式使用钌于n2节点，任选地使用ru
(掺杂ru、无底部ru)衬垫和/或ru(掺杂ru)帽盖以减缓处理集成问题。某些实施方式使用无底部钌衬垫以避免铜腐蚀和降低过孔电阻。某些实施方式的无底部衬垫通过在铜表面上方的介电表面上选择性沉积钌而沉积。
23.本公开内容的一个或多个实施方式允许以钌取代钴作为进阶节点应用中的衬垫和帽盖层。某些实施方式解决限制来自较大节点装置的钌应用的可靠性问题。本公开内容的某些实施方式提供总体集成方案以使得钌能够作为用于间隙填充扩充性的衬垫、以使得钌能够作为用于可靠性的帽盖层、降低过孔接触电阻(rc)、和/或防止或减缓铜腐蚀。
24.某些实施方式的钌衬垫或经掺杂钌衬垫扩展物理气相沉积(pvd)铜回流作为间隙填充解决方案以用于进阶节点。某些实施方式提供钌或经掺杂钌帽盖以改善装置可靠性。某些实施方式并入表面活性剂(surfactant)辅助钌处理以完成在结构的底部上没有钌的装置，以防止腐蚀和改善过孔电阻。
25.图1至图6b绘示在根据本公开内容的一个或多个实施方式的方法的不同阶段期间的电子装置100。使用在图示中的各种填充图案用以易于辨别多个部件且不应被解释为指称任何特定材料。
26.参照图1，第一导电线路120形成在基板110上且沿着第一方向延伸。第一方向也可称为x轴方向。例如，某些实施方式的第一导电线路120具有沿着x轴方向的长度、沿着y轴方向的宽度和沿着z轴方向而测量的厚度。图示显示出x-z平面，y轴垂直于图示的页面延伸。x轴、y轴和z轴的使用不应当作意指相对于重力的任何特定定向。
27.在绘示的实施方式中，绘示出各种间隔物层112、114、116、118。这些各种间隔物层为任选的且在某些实施方式中省略任一层或所有的层。术语“间隔物层”的使用并不旨在意指所绘示层的任何特定功能或用途。间隔物层112、114、116、118可为具有任何合适用途的任何合适材料。例如，间隔物层可包括电介质、扩散阻挡层、粘着促进剂、或本领域技术人员所知的任何其他层。在某些实施方式中，间隔物层114包括介电材料，间隔物层112、116包括阻挡或衬垫材料以防止第一导电线路120与基板110之间的直接接触。
28.在某些实施方式中，形成第一导电线路120包括以导电材料层填充沟槽。在一个或多个实施方式中，基底层(未示出)首先沉积在沟槽的内部侧壁和底部上，接着导电层沉积在基底层上(例如，间隔物层112)。在一个或多个实施方式中，基底层包括沉积在导电阻挡层(未示出)上的导电种晶层(未示出)。种晶层可包括铜(cu)，并且导电阻挡层可包括铝(al)、钛(ti)、钽(ta)、氮化钽(tan)、和类似金属。导电阻挡层可用于防止来自种晶层的导电材料(例如，铜或钴)扩散进入第一绝缘层104。此外，导电阻挡层可用于提供用于种晶层(例如，铜)的粘着。
29.第一导电线路120可通过本领域技术人员所知的任何合适处理来形成。例如，在某些实施方式中，第一导电线路120是通过电镀处理、选择性沉积、电解、化学气相沉积(cvd)、物理气相沉积(pvd)、分子束外延(mbe)、原子层沉积(ald)、旋涂技术、或微电子装置制造领域中的普通技术人员所知的其他沉积技术之一或多者而形成的。
30.第一导电线路120可为本领域技术人员所知的任何合适的导电材料。在一个或多个实施方式中，第一导电线路120包括金属，例如，铜(cu)、钌(ru)、镍(ni)、钴(co)、钼(mo)、铑(rh)、铱(ir)、铌(nb)、硅化镍(nisi)、三元化合物(例如，laru2as2)、或前述物的任何组合。
31.第一导电线路120可具有任何合适的厚度(如沿着图1的z轴所测量的)。在某些实施方式中，第一导电线路120的厚度在15nm至1000nm的范围内，或在20nm至200nm的范围内。在一个非限制实例中，第一导电线路120的宽度(如沿着图1的y轴所测量的，y轴垂直于页面的平面而延伸)在5nm至500nm的范围内。在一个非限制实例中，相邻第一导电线路120之间的间隔(间距)在2nm至500nm的范围内，或在50nm至50nm的范围内。
32.介电材料130形成在第一导电线路120上的基板表面(第一导电线路顶表面122)上。以此方式使用时，基板表面为其上方形成介电材料130的材料的暴露表面。例如，某些实施方式的第一导电线路120形成在基板110的表面上，且形成新的基板表面，介电材料130形成在新的基板表面上。
33.在某些实施方式中，介电材料130具有带有表面结构140的顶表面132。表面结构140形成在介电材料130的顶表面132中。在某些实施方式中，表面结构140包括侧壁141、过孔部分142和沟槽部分146。某些实施方式的过孔部分142包括过孔底部143和与侧壁141相对的过孔侧壁144。在某些实施方式中，过孔底部143包括第一导电线路120的顶表面122。
34.某些实施方式的沟槽部分146包括沟槽底部147，沟槽底部147将过孔侧壁144与侧壁141连接以形成阶梯结构，如图所示。在某些实施方式中，表面结构140包括一致成形的过孔或沟槽而无阶梯结构。
35.介电材料130可为适于使相邻装置绝缘和防止漏电的任何材料。在一个或多个实施方式中，介电材料130为氧化物层，例如，二氧化硅，或由电子装置设计而决定的任何其他电气绝缘层。在一个或多个实施方式中，介电材料130包括层间电介质(ild)。在一个或多个实施方式中，介电材料130是低k电介质，包括但不限于以下材料：诸如，例如，二氧化硅、氧化硅、碳掺杂氧化物(cdo)，例如，碳掺杂二氧化硅、多孔二氧化硅(sio2)、氮化硅(sin)、或前述物的任何组合。虽然术语“氧化硅”可用于描述介电材料130，但本领域技术人员将认识到本公开内容并不局限于特定化学计量。例如，术语“氧化硅”和“二氧化硅”两者可用于描述具有任何合适化学计量比例的硅和氧原子的材料。此情况对于本公开内容中所列出的其他材料也是同样的，例如，氮化硅、氮氧化硅、氧化铝、氧化锆、和类似物。
36.在一个或多个实施方式中，介电材料130包括具有k值小于5的介电材料。在一个或多个实施方式中，介电材料130包括具有k值从约2至约4的介电材料。在至少某些实施方式中，介电材料130包括氧化物、碳掺杂氧化物、黑金刚石(black )、多孔二氧化硅、碳化物、碳氧化物、氮化物、氮氧化物、氮碳氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐(siof)玻璃、有机硅酸盐玻璃(sioch)、氟硅酸盐玻璃(fsg)、多孔低k物、或前述物的任何组合，由电子装置设计决定的其他电气绝缘层、或前述物的任何组合。在至少某些实施方式中，介电材料130可包括聚酰亚胺、环氧树脂、光可定义(photodefinable)材料，诸如苯并环丁烯(bcb)、和wpr系列材料、或旋涂式玻璃。
37.在一个或多个实施方式中，介电材料130是低k层间电介质以在基板110上将一个金属线路与其他金属线路隔离。在一个或多个实施方式中，介电材料130的厚度在从约10纳米(nm)至约2微米(μm)的大致范围内。
38.在一个或多个实施方式中，介电材料130使用诸如但不限于等离子体增强化学气相沉积(pecvd)、物理气相沉积(pvd)、分子束外延(mbe)、有机金属化学气相沉积(mocvd)、原子层沉积(ald)、旋涂、或微电子装置制造领域中的普通技术人员所知的其他绝缘沉积技
术中的一种沉积技术而沉积或形成。
39.在某些实施方式中，表面结构140由本领域技术人员所知的任何合适技术而形成。在某些实施方式中，使用硬掩模将介电材料130图案化并蚀刻，以使用微电子装置制造领域中的普通技术人员所知的一种或多种图案化和蚀刻技术来形成表面结构140。
40.阻挡层150形成在介电层130的顶表面132上和表面结构140的侧壁141上。在某些实施方式中，除了侧壁141和介电材料130的顶表面132之外，阻挡层150形成在过孔侧壁144和沟槽底部147上，如图1所示。在某些实施方式中，阻挡层150共形地形成在侧壁141、顶表面132、过孔侧壁144和沟槽底部147上。
41.阻挡层150可包括由本领域技术人员所知的任何合适技术而形成的本领域技术人员所知的任何合适材料。在一个或多个实施方式中，阻挡层150包括氮化钛(tin)、氮化钽(tan)、或类似物之一或多者。在某些实施方式中，阻挡层通过原子层沉积而沉积。
42.在某些实施方式中，阻挡层150选择性地沉积在第一导电线路120上方的介电材料130上。例如，如图所示，阻挡层150形成与介电材料130接触但不成核，或在第一导电线路120上经历相对长的成核延迟。
43.参照图2，钝化层160穿过表面结构140形成在第一导电线路120的暴露顶表面122上。钝化层160可为本领域技术人员所知的任何合适材料并且可通过任何合适的技术而沉积。在某些实施方式中，钝化层160选择性地沉积在阻挡层150上方的第一导电线路120上。钝化层160可为保护第一导电线路120不受后续衬垫170的形成影响的任何材料。某些实施方式的钝化层160的厚度在至的范围内，或在1nm至50nm的范围内。
44.换句话说，在某些实施方式中，钝化层160形成在表面结构140的过孔部分142中，表面结构140形成在介电材料130中。钝化层160形成在第一导电材料120的表面上并且通过形成在表面结构140的侧壁141、过孔侧壁144和沟槽部分146的底部、以及介电材料130的顶表面132上的阻挡层150而与介电材料130分开。
45.参照图3a和图3b中所示的扩大区域3，衬垫170形成在阻挡层150上。某些实施方式的衬垫170共形地形成在阻挡层150上。在某些实施方式中，衬垫170选择性地形成在钝化层160上方的阻挡层150上。图示显示出衬垫170接触钝化层160；然而，本领域技术人员将认知到衬垫170不成核在钝化层160上，并且衬垫170与钝化层160之间的接触为物理接触，而非化学接触。
46.钝化层160在第一导电线路120上时，衬垫170形成为具有与第一导电线路120的顶表面122间隔开一距离的衬垫底表面172。第一导电线路120的顶表面122与衬垫170的衬垫底表面172之间的距离由钝化层160的厚度所界定。
47.参照图3b中所示的区域3的扩大视图，某些实施方式的衬垫170包括第一衬垫层和第二衬垫层。第一衬垫层具有第一衬垫底表面172a，而第二衬垫层具有第二衬垫底表面172b，每个衬垫底表面与第一导电线路120的顶表面122间隔开一距离。
48.在某些实施方式中，衬垫170包括与阻挡层150接触的钌层174和在钌层174的与阻挡层150相对的一侧上的钴层177。换言之，在某些实施方式中，衬垫170包括与阻挡层150直接接触的钌层174和与钌层174接触的、通过钌层174与阻挡层150分开的钴层177。
49.在某些实施方式中，衬垫170的总厚度(即，所有层的厚度的总和)在至的范围内。沿着表面结构140的侧壁141、过孔侧壁144和沟槽底部147测量衬垫170的厚度。在
某些实施方式中，钌层174的厚度在至的范围内，或在至的范围内，或在至的范围内。在某些实施方式中，钴层177的厚度在至的范围内，或在至的范围内，或在至至的范围内。在某些实施方式中，钌层174与钴层177具有大约相同的厚度。在某些实施方式中，钌层174与钴层177的厚度比例在0.95∶1至1∶0.95的范围内。在某些实施方式中，钌∶钴厚度比例为约1∶1。在某些实施方式中，钌层与钴层各自为约厚。
50.在某些实施方式中，衬垫170包括钌与钴的双层，其中钌接触阻挡层150。钌可为钌金属或经掺杂钌。合适的掺杂剂包括但不限于氧、氮、硼、碳、铜、钨、钼、铝、或锰。
51.衬垫170可通过本领域技术人员所知的任何合适技术而沉积。在某些实施方式中，衬垫170或衬垫的个别层通过原子层沉积而沉积。
52.在某些实施方式中，在衬垫170的形成之后，移除钝化层160，如图4a和图4b所示。移除钝化层160留下间隙180，使得衬垫底表面172与第一导电线路120的顶表面122间隔开一距离。间隙180的距离或厚度实质上与钝化层160的厚度相同(即，
±
10％内)。钝化层160可通过取决于所使用的材料的任何合适技术而被移除。在某些实施方式中，钝化层160通过由不明显地影响其他表面材料的选择性蚀刻处理而移除。
53.如图4b所示，在某些实施方式中，移除钝化层160暴露间隙180中的第一衬垫底表面172a和第二衬垫底表面172b。换言之，在某些实施方式中，衬垫170不接触第一导电线路120，使得在第一导电线路120的顶表面122与衬垫170的底部边缘之间有着间隙180。
54.参照图5a和图5b，在移除钝化层160之后，导电填充物185沉积在表面结构140内。导电填充物185形成沿着第二方向延伸的第二导电线路181。导电填充物185(第二导电线路181)在表面结构140的过孔部分142的过孔底部143处直接接触第一导电线路120。
55.导电填充物185可为任何合适材料并且可通过本领域技术人员所知的任何合适技术沉积。在某些实施方式中，形成第二导电线路181的导电填充物185包括铜或基本上由铜组成。以此方式使用时，术语“基本上由
…
组成”意指此膜包括大于或等于95％、98％、99％或99.5％的所述材料。
56.导电填充物185可通过本领域技术人员所知的任何合适技术而形成。在某些实施方式中，导电填充物185通过物理气相沉积而沉积。在一个或多个实施方式中，第二导电材料220包括金属膜或含金属膜。用于导电填充物185的合适金属膜包括但不限于：包括钴(co)、钼(mo)、钨(w)、钽(ta)、钛(ti)、钌(ru)、铑(rh)、铜(cu)、铁(fe)、锰(mn)、钒(v)、铌(nb)、铪(hf)、锆(zr)、钇(y)、铝(al)、锡(sn)、铬(cr)、镧(la)、或前述物的任何组合中的一种或多种的膜。在某些实施方式中，形成第二导电线路的导电填充物185包括铜(cu)。
57.在一个或多个实施方式中，导电填充物185使用一种沉积技术而沉积，诸如但不限于ald、cvd、pvd、mbe、mocvd、旋涂或微电子装置制造领域中的普通技术人员所知的其他衬垫沉积技术。
58.参照图6a和图6b，在某些实施方式中，帽盖层190形成在制成第二导电线路181的导电填充物185上。图6b显示图6a的区域6的扩大视图。在某些实施方式中，形成在第二导电线路181的顶表面182上的帽盖层190包括第一帽盖层和第二帽盖层。在某些实施方式中，帽盖层190包括钌层192和钴层194，钌层192与形成第二导电线路181的导电填充物185接触，钴层194在钌层192的与导电填充物185相对的一侧上，导电填充物185是第二导电线路181。
59.换句话说，在某些实施方式中，帽盖层190包括钌层192和钴层194，钌层192直接接触第二导电线路181，钴层194接触钌层192并通过钌层192与第二导电线路181分开。
60.在某些实施方式中，帽盖层190的总厚度(即，所有层的厚度的总和)在至的范围内。在某些实施方式中，钌层192的厚度在至的范围内，或在至的范围内，或在至的范围内。在某些实施方式中，钴层194的厚度在至的范围内，或在至的范围内，或在至的范围内。在某些实施方式中，钌层192与钴层194具有大约相同的厚度。在某些实施方式中，钌层192与钴层194的厚度比例在0.95∶1至1∶0.95的范围内。在某些实施方式中，钌∶钴厚度比例为约1∶1。在某些实施方式中，钌层与钴层各自为约厚。
61.帽盖层190可通过本领域技术人员所知的任何合适技术而沉积。在某些实施方式中，帽盖层190或个别的层通过原子层沉积而沉积。在某些实施方式中，帽盖层190选择性地形成在第二导电线路181的顶表面182上。
62.在某些实施方式中，选择性双帽盖层与钌衬垫的使用增加电迁移失效时间(electromigration failure time)(在50％水平)大于2.5倍。使得在帽盖层中首先为ru然后为co相较于首先为co然后为ru增加50％的失效率(failure rate)于大于2倍。除了双帽盖层之外，使用双衬垫进一步增加失效时间。
63.在整个说明书中提及“一个实施方式”、“某些实施方式”、“一个或多个实施方式”、或“一实施方式”意指关于实施方式中所说明的具体特征、结构、材料、或特性被包括在本公开内容的至少一个实施方式中。因此，在整个说明书中的各处出现的诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一实施方式中”的短语并不必然指称本公开内容中的同一实施方式。再者，具体的特征、结构、材料、或特性可以任何合适的方式结合在一个或多个实施方式中。
64.尽管本公开内容在此已经参照具体实施方式说明，但本领域的技术人员将理解到所描述的实施方式仅为本公开内容的原理和应用的例示。在不背离本公开内容的精神和范围的情况下，可对本公开内容的方法和设备进行各种修改和变化，这对于本领域的技术人员而言是显而易见的。因此，本公开内容可包括落在随附权利要求书及其等效物的范围内的修改和变化。