超导脉冲计数器

1.本发明涉及超导电子电路领域，特别涉及一种超导脉冲计数器。


背景技术：

2.快速单磁通量子(rsfq)的超导电路具有能耗低，运行频率快的特点，是后摩尔时代数字电路研究的一个具有潜力的发展方向。目前还没有很多相关的电路逻辑设计。在数字电路中，计数器是一个常用部件，用于记录输入信号到来的次数，可以作为数字电路地址产生器，也可以作为时钟分频器。目前还没有rsfq电路适用的高效计数器。


技术实现要素：

3.本发明提出一种1位超导脉冲计数器，其包括：
4.超导异或门，包括用于接收超导脉冲信号的第一输入端，用于接收所述超导脉冲信号的时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
5.dffc触发器，包括用于接收所述超导异或门的输出端的数据的输入端，用于接收所述超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及
6.q_d转换器，包括用于接收所述dffc触发器的第一输出端的数据的第一输入端，用于接收所述dffc触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。
7.优选地，所述超导脉冲信号到达所述超导异或门的时钟端的时间晚于所述超导脉冲信号到达所述超导异或门的第一输入端的时间；以及所述超导脉冲信号到达所述超导异或门的时钟端的时间与所述超导脉冲信号到达所述dffc触发器的时钟端的时间基本相同。
8.优选地，还包括第一spl，其包括用于接收所述dffc触发器的第二输出端的数据的输入端，用于将数据输出到所述q_d转换器的第二输入端的第一输出端，以及用于输出进位信号的第二输出端。
9.优选地，所述dffc触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述dffc触发器的时钟端。
10.本发明还提供一种n位超导脉冲计数器，其包括n个上述的1位超导脉冲计数器，其中n为大于1的整数，
11.第一个1位超导脉冲计数器用于接收超导脉冲信号，输出第1位电平信号，以及输出进位信号；
12.第n个1位超导脉冲计数器用于接收第n-1个超导脉冲计数器的进位信号，输出第n位电平信号，以及输出进位信号。
13.优选地，每个1位超导脉冲计数器中的dffc触发器还包括用于接收复位信号的重置端，其分别连接至每个1位超导脉冲计数器中的超导异或门的第一输入端，第二输入端，时钟端，以及dffc触发器的时钟端。
14.优选地，所述n位超导脉冲计数器还包括溢出计数器，其包括：
15.超导异或门，包括用于接收来自第n个1位超导脉冲计数器的进位信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
16.dffc触发器，包括用于接收所述超导异或门的输出端的数据的输入端，用于接收来自第n个1位超导脉冲计数器的进位信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及
17.q_d转换器，包括用于接收所述dffc触发器的第一输出端的数据的第一输入端，用于接收所述dffc触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。
18.优选地，所述dffc触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述dffc触发器的时钟端。
19.优选地，所述n位超导脉冲计数器还包括溢出计数器，包括：
20.超导异或门，包括用于接收来自第n个1位超导脉冲计数器的进位信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收所述超导异或门的输出端的数据的第二输入端；
21.dff触发器，包括用于接收超导异或门的输出端的数据的输入端，用于接收来自第n个1位超导脉冲计数器的进位信号的时钟端，以及用于输出溢出信号的输出端。
22.优选地，所述dff触发器还包括用于接收复位信号的重置端，其分别连接至所述超导异或门的第一输入端，第二输入端，时钟端，以及所述dff触发器的时钟端。
23.本发明利用现有的rsfq超导电路工艺，实现了一种超导脉冲计数器。在计数器输入端输入m个超导脉冲后，能够在计数器输出端输出m的二进制计数表示。本发明的超导脉冲计数器能够用于超导处理器中pc地址生成和时钟分频等场景。
附图说明
24.图1a为现有技术的spl器件的示意图。
25.图1b为现有技术的cb器件的示意图。
26.图1c为现有技术的非门器件的示意图。
27.图1d为现有技术的xor器件的示意图。
28.图1e为现有技术的dff触发器的示意图。
29.图1f为现有技术的rdff触发器的示意图。
30.图2a为现有技术的dffc触发器的示意图。
31.图2b为现有技术的dffc触发器的电路示意图。
32.图2c为现有技术的rdffc触发器的示意图。
33.图2d为现有技术的rdffc触发器的电路示意图。
34.图3为现有技术的q_d转换器的示意图。
35.图4示出了根据本发明一个实施例的1位超导脉冲计数器的电路示意图。
36.图5示出了根据本发明一个实施例的带进位的1位超导脉冲计数器的电路示意图。
37.图6示出了图5中的1位超导脉冲计数器的简化表示。
38.图7示出了根据本发明一个实施例的n位超导脉冲计数器的示意图。
39.图8示出了根据本发明另一实施例的溢出计数器的电路示意图。
40.图9a示出了根据本发明一个实施例的1位超导脉冲计数器的电路示意图。
41.图9b示出了根据本发明一个实施例的带进位的1位超导脉冲计数器的电路示意图。
42.图10示出了图9b中的1位超导脉冲计数器的简化表示。
43.图11示出了根据本发明一个实施例的n位超导脉冲计数器的示意图。
44.图12示出了根据本发明另一实施例的溢出计数器的电路示意图。
具体实施方式
45.为了使本发明的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本发明作进一步详细说明。应当注意，本发明给出的实施例仅用于说明，而不限制本发明的保护范围。
46.本发明涉及超导rsfq电路，在超导rsfq电路中，用来表示二元信息的不是通常数字电路中的直流电压，而是选择在超导rsfq数字电路中两个相邻时钟脉冲之间有无超导脉冲来表示二元信息的逻辑值“1”和“0”，0表示没有超导脉冲输入的状态，1表示有超导脉冲输入的状态。
47.本发明中的超导脉冲计数器涉及现有的超导器件分支器(splitter，spl)、融合缓冲器(confluence buffer，cb)、非门(not)、异或门(xor)、dff触发器、rdff触发器、dffc触发器、rdffc触发器以及q_d转换器。以下结合附图对上述超导器件进行详细说明。
48.图1a为现有技术的spl器件的示意图，spl器件不需要时钟输入。如图1a所示，spl器件包括用于接收输入数据的输入端in以及用于输出数据的第一输出端out1和第二输出端out2。当spl器件有超导脉冲输入时，会直接输出两个相同的超导脉冲。spl器件也可以包括三个输出端，当有超导脉冲输入时，会直接输出三个相同的超导脉冲(图中未示出)。在下文中将能够产生两个输出脉冲的spl和能够产生三个输出脉冲的spl均表示为spl器件。
49.图1b为现有技术的cb器件的示意图，其包括用于接收输入数据的第一输入端in1和第二输入端in2，以及用于输出数据的输出端out。其功能是将两个输入端in1，in2的超导脉冲从同一个输出端out输出。当一个超导脉冲输入到第一输入端in1和第二输入端in2中的任意一个端口时，输出端out会将输入的超导脉冲输出。
50.图1c为现有技术的非门器件的示意图，其包括用于接收输入数据的输入端in，用于接收时钟信号的时钟端clk，以及用于将数据输出的输出端out。非门用于将输入端输入的数据状态取反输出，具体地，在一个时钟周期内，如果输入信号是0，即没有输入超导脉冲信号，那么在时钟信号到来后，会输出一个超导脉冲信号，即输出信号为1；反之，如果输入信号是1，即有输入超导脉冲信号，那么在时钟信号到来后，则不会输出超导脉冲信号，即输出信号为0。
51.图1d为现有技术的xor器件的示意图，其包括用于接收输入数据的第一输入端in1和第二输入端in2，用于接收时钟信号的时钟端clk以及用于将数据输出的输出端out。在时钟信号到来之前，如果第一输入端in1或者第二输入端in2曾经有超导脉冲信号到达，则认为其输入为1，如果在两次时钟信号到达期间没有超导脉冲信号到达第一输入端in1或者第
二输入端in2，则认为其输入为0。xor器件由时钟信号驱动，在时钟信号到来后，对第一输入端in1和第二输入端in2的输入数据进行异或计算，运算结果经由输出端out进行输出。表1示出了本发明的xor器件的逻辑真值表。由表1可以看出，当第一输入端in1和第二输入端in2的输入数据相同时，输出端out的输出为0；当第一输入端in1和第二输入端in2的输入数据不同时，输出端out的输出为1。
52.in1in2out000011101110
53.表1：xor器件的逻辑真值表
54.图1e为现有技术的dff触发器的示意图，其包括用于接收输入数据的输入端in，用于接收时钟信号的时钟端clk，以及用于将数据输出的输出端out。时钟信号t1到来时，上一个时钟信号是t0，如果t0与t1之间输入端in有脉冲信号输入，那么在时钟信号t1到来后，输出端out会输出一个脉冲信号。如果时钟信号t0与t1之间输入端in没有脉冲信号输入，那么在时钟信号t1到来后输出端out没有脉冲信号输出。
55.图1f为现有技术的rdff触发器的示意图，其包括用于接收输入数据的输入端in，用于接收时钟信号的时钟端clk，用于将数据输出的输出端out，以及用于接收复位信号的重置端reset。rdff触发器是带重置端reset的dff触发器，其工作模式与dff触发器基本相同，区别在于：当重置端reset有脉冲信号输入时，rdff触发器会清空内部状态，在后续时钟信号到来后，输出端out不输出脉冲信号。
56.图2a为现有技术的dffc触发器的示意图，其包括用于接收输入数据的输入端in，用于接收时钟信号的时钟端clk，以及用于将数据输出的第一输出端out1和第二输出端out2。dffc触发器是带有取反输出的dff触发器，第一输出端out1和第二输出端out2的输出数据互为取反关系。dffc触发器的工作模式是：时钟信号t1到来时，上一个时钟信号是t0，如果时钟信号t0与t1之间输入端in有脉冲信号输入，那么在时钟信号t1到来后，第一输出端out1会输出一个脉冲信号，第二输出端out2没有脉冲信号输出。如果时钟信号t0与t1之间输入端in没有脉冲信号输入，那么在时钟信号t1到来后第一输出端out1没有脉冲信号输出，第二输出端out2会输出一个脉冲信号。dffc触发器就是一个带有互为相反输出口的dff触发器。在实际应用中，可以使用单独的dffc触发器，也可以使用dff触发器、spl和非门组合实现，如图2b所示，其工作模式与图2a所示的dffc触发器相同，在此不再赘述。
57.图2c为现有技术的rdffc触发器的示意图，其包括用于接收输入数据的输入端in，用于接收时钟信号的时钟端clk，用于接收复位信号的重置端reset，以及用于将数据输出的第一输出端out1和第二输出端out2。rdffc触发器是带重置端reset的dffc触发器，其工作模式与dffc触发器基本相同，区别在于：当重置端reset有脉冲信号输入时，rdffc触发器会清空内部状态，在后续时钟信号到来后，第一输出端out1不输出脉冲，第二输出端out2输出脉冲。在实际应用中，可以使用单独的dffc触发器，也可以使用rdff触发器、spl和非门组合实现，如图2d所示，其工作模式与图2c所示的rdffc触发器相同，在此不再赘述。
58.图3为现有技术的q_d转换器的示意图。q_d转换器是一个输入超导脉冲信号，输出
电平信号的转换装置，其包括用于接收输入数据的第一输入端in1和第二输入端in2，以及用于输出电平信号的输出端out。当第一输入端in1有超导脉冲输入时，输出端out输出高电平信号，当第二输入端in2有超导脉冲输入时，输出端out输出低电平信号。q_d转换器在接收到超导脉冲改变输出电平后，会维持输出电平不变，直到下一个超导脉冲改变q_d转换器的输出电平。
59.图4示出了根据本发明一个实施例的1位超导脉冲计数器的电路示意图。如图4所示，1位超导脉冲计数器400包括spl 401、xor 402、spl 403、dffc触发器404以及q_d转换器405。其中，spl 401包括用于接收超导脉冲信号的输入端in，以及用于将超导脉冲信号输出的第一输出端out1、第二输出端out2和第三输出端out3。xor 402包括用于接收spl 401的第三输出端out3的数据的第一输入端in1，用于接收spl 403的第二输出端out2的数据的第二输入端in2，用于接收spl 401的第二输出端out2的数据的时钟端clk，以及用于输出数据的输出端out。spl 403包括用于接收xor 402的输出端out的数据的输入端in，以及用于将数据输出的第一输出端out1和第二输出端out2。dffc触发器404包括用于接收spl 403的第一输出端out1的数据的输入端in，用于接收spl 401的第一输出端out1的数据的时钟端clk，以及用于输出数据的第一输出端out1和第二输出端out2。q_d转换器405包括用于接收dffc触发器404的第一输出端out1的数据的第一输入端in1，用于接收dffc触发器404的第二输出端out2的数据的第二输入端in2，以及用于输出电平信号的输出端out。
60.为了便于说明超导脉冲计数器的工作模式，将超导脉冲到达spl 401的输入端in的时刻定义为时刻t，将该超导脉冲到达xor 402的时钟端clk的时刻定义为时刻a，将该超导脉冲到达xor 402的第一输入端in1的时刻定义为时刻b,将该超导脉冲到达dffc触发器404的时钟端clk的时刻定义为时刻c，将该超导脉冲到达dffc触发器404的输入端in的时刻定义为时刻d以及将该超导脉冲到达xor 402的第二输入端in2的时刻定义为时刻e。其中，该超导脉冲到达xor 402的时钟端clk的时刻a晚于该超导脉冲到达xor 402的第一输入端in1的时刻b；该超导脉冲到达xor 402的时钟端clk的时刻a与该超导脉冲到达dffc触发器404的时钟端clk的时刻c大约相同。
61.第1个超导脉冲到达spl 401的输入端in，此时为t时刻。该第1个超导脉冲经过spl 401分支后，在时刻a到达xor 402的时钟端clk，在时刻b到达xor 402的第一输入端in1。本发明通过jtl传输线控制超导脉冲的到达时间，使得时刻b先于时刻a。因此当xor 402的时钟端clk有数据输入时，xor 402的第一输入端in1有脉冲信号输入，而第二输入端in2没有脉冲信号输入，使得xor 402的输出端out输出脉冲信号。由于时刻a和时刻c大约相同，因此当dffc触发器404的时钟端clk有数据输入时，dffc触发器404的输入端in没有信号输入，使得dffc触发器404的第一输出端out1没有脉冲信号输出，而第二输出端out2有脉冲信号输出。q_d转换器405的第一输入端in1没有脉冲信号输入，而第二输入端out2有脉冲信号输入，使得q_d转换器405的输出端out输出低电平信号0。
62.在本发明中，输出电平信号以低电平为0，高电平为1来表示。但也可以使用高电平为0，低电平为1的表示方法，只需将dffc触发器404的输出端与q_d转换器405的输入端反接即可，该设置也在本发明的保护范围之内。
63.第2个超导脉冲到达，此时，xor 402的第二输入端in2已经有脉冲信号输入，同时dffc触发器404的输入端in也有脉冲信号输入。第2个超导脉冲到达xor 402的时钟端clk
时，xor 402的第一输入端in1和第二输入端in2均有脉冲信号输入，使得xor 402的输出端out不输出脉冲信号。当第2个超导脉冲到达dffc触发器404的时钟端clk时，dffc触发器404的输入端in有信号输入，使得dffc触发器404的第一输出端out1有脉冲信号输出，而第二输出端out2无脉冲信号输出。q_d转换器405的第一输入端in1有脉冲信号输入，而第二输入端out2无脉冲信号输入，使得q_d转换器405的输出端out输出高电平信号1。
64.第3个超导脉冲到达，此时，xor 402的第二输入端in2没有脉冲信号输入，同时dffc触发器404的输入端in也没有脉冲信号输入。第3个超导脉冲到达xor 402的时钟端clk时，xor 402的第一输入端in1有脉冲信号输入，第二输入端in2没有脉冲信号输入，使得xor 402的输出端out输出脉冲信号。当第3个超导脉冲到达dffc触发器404的时钟端clk时，dffc触发器404的输入端in没有信号输入，使得dffc触发器404的第一输出端out1没有脉冲信号输出，而第二输出端out2有脉冲信号输出。q_d转换器405的第一输入端in1没有脉冲信号输入，而第二输入端out2有脉冲信号输入，使得q_d转换器405的输出端out输出低电平信号0。
65.表2示出了3次超导脉冲输入与输出电平信号。从表2可以看出，1位超导脉冲计数器会随着计数脉冲的输入，交替输出0/1。
66.脉冲输入个数输出电平信号102130
67.表2：3次超导脉冲输入与输出电平信号
68.图5示出了根据本发明一个实施例的带进位的1位超导脉冲计数器的电路示意图。其与图4中的1位超导脉冲计数器400基本相同，区别在于：带进位的1位超导脉冲计数器500还包括spl 506，其包括用于接收dffc触发器504的第二输出端out2的数据的输入端in，用于将数据输出到q_d转换器505的第二输入端in2的第一输出端out1，以及用于输出进位信号的第二输出端out2。
69.图6示出了图5中的带进位的1位超导脉冲计数器的简化表示。1位超导脉冲计数器600包括用于接收超导脉冲信号的输入端in，用于输出电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2。
70.图7示出了根据本发明一个实施例的n位超导脉冲计数器的示意图。n位超导脉冲计数器700包括n个带进位的1位计数器，其包括第一计数器7011，第二计数器7012，
…
第n计数器701n，其中n为大于1的整数。第一计数器7011包括用于接收超导脉冲信号的输入端in，用于输出第1位电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2；第二计数器7012包括用于接收第一计数器7011的进位输出端out2的进位信号的输入端in，用于输出第2位电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2；依此类推，第n计数器701n包括用于接收第n-1计数器701
n-1
的进位输出端out2的进位信号的输入端in，用于输出第n位电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2。读取n位计数器的电平输出端，可以得到输入超导脉冲个数的二进制计数。
71.n位超导脉冲计数器700还可以包括溢出计数器702，用于记录超导脉冲计数器700是否溢出，在累计输入2n 1个超导脉冲信号后，溢出计数器702会产生溢出信号。溢出计数器702包括用于接收第n计数器701n的进位输出端out2的进位信号的输入端in，以及用于输
出溢出信号的输出端out。溢出计数器702可以是如图4所示的不带进位的1位计数器，此时该溢出信号为电平信号。
72.下面以3位超导脉冲计数器为例介绍超导脉冲计数器的工作流程，其中，3位超导脉冲计数器包括第一计数器、第二计数器、第三计数器以及溢出计数器。溢出计数器是如图4所示的不带进位的1位计数器。表3示出了3位超导脉冲计数器的输出示例。当没有超导脉冲输入时，第一计数器、第二计数器以及第三计数器输出的电平信号和进位信号均为0，此时3位超导脉冲计数器的电平输出为000，溢出计数器输出的电平信号为0。当第1个超导脉冲输入时，第一计数器的电平信号为0，进位信号为1；第二计数器的电平信号为0，进位信号为1；第三计数器的电平信号为0，进位信号为1；此时3位超导脉冲计数器的电平输出为000，溢出计数器输出的电平信号为0。依此类推，当第8个超导脉冲输入时，第一计数器的电平信号为1，进位信号为0；第二计数器的电平信号为1，进位信号为0；第三计数器的电平信号为1，进位信号为0；此时3位超导脉冲计数器的电平输出为111，溢出计数器输出的电平信号为0。当第9个超导脉冲输入时，其输出情况与第1个超导脉冲输入时基本相同，区别在于此时溢出计数器输出的电平信号为1。
[0073][0074]
表3：3位超导脉冲计数器的输出示例
[0075]
在上述实施例中，利用了q_d转换器在收到脉冲信号改变输出电平后，会维持输出电平不变，直到下一个输入脉冲信号的到来。每个1位计数器，每收到两个计数脉冲输入，会产生一个进位脉冲输出。因此对于第p级计数器，每收到1个来自上级的进位信号就会改变一次输出电平状态，每收到两个来自上级的进位信号，会产生1个进位信号。对于第p 1级计数器，第p级计数器每收到2个来自上级的进位信号，第p 1级计数器收到1个来自第p级计数器的进位信号，改变一次输出电平状态；第p级计数器每接收到4个来自上级的进位信号，第p 1级计数器收到2个来自第p级计数器的进位信号，产生1个进位信号。
[0076]
依此类推，随着超导脉冲计数器的计数脉冲的输入，超导脉冲计数器每接收1个计
数脉冲，第1级计数器改变一次输出电平，保持0和1状态的变换；超导脉冲计数器每接收2个计数脉冲，第2级计数器改变一次输出电平；超导脉冲计数器每接收4个计数脉冲，第3级计数器改变一次输出电平；
…
超导脉冲计数器每接收2
n-1
个计数脉冲，第n级计数器改变一次输出电平。溢出计数器在输入第2n 1个计数脉冲时，产生溢出信号。因此读取n位计数器的电平输出端，可以得到输入脉冲个数的二进制计数。读取n位计数器的溢出信号输出端，可以得到输入脉冲个数是否溢出。
[0077]
由表3可以看出，当第1个计数脉冲输入计数器时，计数器的输出为000，与没有脉冲输入时的输出相同。优选地，可以在对输入脉冲计数之前对超导脉冲计数器进行初始化，即上述表3中的第1个脉冲为初始化脉冲，从第2个脉冲开始计数，此时溢出计数器在输入第2n个计数脉冲时，产生溢出信号。为清楚起见，在本发明中以不输入初始化脉冲为例进行说明，即从第1个脉冲开始计数，但是本领域技术人员可以根据需要对超导脉冲计数器进行初始化操作。
[0078]
图8示出了根据本发明另一实施例的溢出计数器的电路示意图，其中溢出计数器800可以输出超导溢出信号。如图8所示，超导溢出计数器800包括spl 801、xor 802、spl 803以及dff触发器804。其中，spl 801包括用于接收超导脉冲信号的输入端in，以及用于将超导脉冲信号输出的第一输出端out1、第二输出端out2和第三输出端out3。xor 802包括用于接收spl 801的第三输出端out3的数据的第一输入端in1，用于接收spl 803的第二输出端out2的数据的第二输入端in2，用于接收spl 801的第二输出端out2的数据的时钟端clk，以及用于输出数据的输出端out。spl 803包括用于接收xor 802的输出端out的数据的输入端in，以及用于将数据输出的第一输出端out1和第二输出端out2。dff触发器804包括用于接收spl 803的第一输出端out1的数据的输入端in，用于接收spl 401的第一输出端out1的数据的时钟端clk，以及用于输出溢出信号的输出端out。
[0079]
其工作时序与图4所示的1位超导脉冲计数400类似，第1个超导脉冲到达spl 801的输入端in，当xor 802的时钟端clk有数据输入时，xor 802的第一输入端in1有脉冲信号输入，而第二输入端in2没有脉冲信号输入，使得xor 802的输出端out输出脉冲信号。当dff触发器804的时钟端clk有数据输入时，dff触发器804的输入端in没有信号输入，使得dff触发器804的输出端out没有脉冲信号输出。当2个超导脉冲到达spl 801的输入端in，dff触发器804的输出端out有脉冲信号输出；当第3个超导脉冲到达spl 801的输入端in，dff触发器804的输出端out没有脉冲信号输出，依此类推。
[0080]
上述实施例中的超导脉冲计数器可从0(或从1)开始计数，在累加到溢出后归零，但并没有复位归零功能。图9a示出了根据本发明一个实施例的具有复位归零功能的1位超导脉冲计数器的电路示意图。1位超导脉冲计数器900与图4所示的超导脉冲计数器400类似，区别在于将图4中的dffc触发器替换为rdffc触发器，其包含用于接收复位信号的重置端reset。图9a中示出的1位超导脉冲计数器900还包括cb 907,spl 908,cb 909以及spl 910，其中cb 907包括用于接收超导脉冲信号的第一输入端in1，用于接收来自spl 908的第一输出端out1的复位信号的第二输入端in2，以及用于将数据输出到spl 901的输入端in的输出端out。spl 908包括用于接收来自spl 910的第一输出端out1的复位信号的输入端in，以及用于输出数据的第一输出端out1和第二输出端out2。cb 909包括用于接收来自spl 908的第二输出端out2的复位信号的第一输入端in1，用于接收来自spl 903的第二输出端
out2的数据的第二输入端in2，以及用于将数据输出到xor 902的第二输入端in2的输出端out。spl 910包括用于接收复位信号的输入端in，用于将复位信号输出到spl 908的输入端in的第一输出端out1，以及用于将复位信号输出到rdffc触发器904的重置端reset的第二输出端out2。与图4相同的部分在此不再赘述，
[0081]
1位超导脉冲计数器900的工作时序与图4中的超导脉冲计数器类似，相同部分在此不再赘述。区别在于，1位超导脉冲计数器900具有清零功能，具体地，复位信号到达spl 910的输入端in，并经由spl 910的第二输出端out2输出至rdffc触发器904的重置端reset，经由spl 910的第一输出端out1输出到spl 908的输入端in；spl 908接收到复位信号，并经由spl 908的第二输出端out2输出至cb 909的第一输入端in1，以及经由spl 908的第一输出端out1输出至cb 907的第二输入端in2；cb 909接收到复位信号，并经由cb 909的输出端out将复位信号输出至xor 902的第二输入端in2；cb 907接收到复位信号，并经由cb 907的输出端out将复位信号输出至spl 901的输入端in；spl 901接收到复位信号，并经由spl 901的第一输出端out1将复位信号输出至rdffc触发器904的时钟端clk，经由spl 901的第二输出端out2将复位信号输出至xor 902的时钟端clk，以及经由spl 901的第三输出端out3将复位信号输出xor 902的第一输入端in1。
[0082]
当复位信号输入后，xor 902的第一输入端in1和第二输入端in2均有脉冲信号输入，然后，xor 902的时钟端clk接收到复位信号，使得xor902的输出端out没有脉冲信号输出，实现了xor 902的数据清零。rdffc触发器904的重置端reset接收到复位信号，使得rdffc触发器904的内容清零，然后，rdffc触发器904的时钟端clk接收到复位信号，使得rdffc触发器904的第一输出端out1没有脉冲信号输出，而第二输出端out2有脉冲信号输出，进而使得q_d转换器的输出为0。因此，整个超导脉冲计数器的内容全部归零。
[0083]
图9b示出了根据本发明一个实施例的带进位的1位超导脉冲计数器的电路示意图。其与图9a中的1位超导脉冲计数器基本相同，区别在于：图9b中的带进位的1位超导脉冲计数器还包括spl 906，其包括用于接收rdffc触发器904的第二输出端out2的数据的输入端in，用于将数据输出到q_d转换器905的第二输入端in2的第一输出端out1，以及用于输出进位信号的第二输出端out2。
[0084]
图10示出了图9b中的1位超导脉冲计数器的简化表示。1位超导脉冲计数器1000包括用于接收超导脉冲信号的输入端in，用于接收复位信号的重置端reset，用于输出电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2。
[0085]
图11示出了根据本发明一个实施例的n位超导脉冲计数器的电路示意图。n位超导脉冲计数器1100包括n个带进位的1位计数器，其包括第一计数器11011，第二计数器11012，
…
第n计数器1101n，以及spl 1,spl 2,
…
spl n,其中n为大于1的整数。spl 1包括用于接收复位信号的输入端，用于输出复位信号的第一输出端out1和第二输出端out2；spl 2包括用于接收来自spl 1的第二输出端out2的复位信号的输入端in，用于输出复位信号的第一输出端out1和第二输出端out2；
…
依此类推，spl n包括用于接收来自spl n-1的第二输出端out2的复位信号的输入端in，用于输出复位信号的第一输出端out1和第二输出端out2。第一计数器11011包括用于接收超导脉冲信号的输入端in，用于接收来自spl 1的第一输出端in1的复位信号的重置端reset，用于输出第1位电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2；依此类推，第n计数器1101n包括用于接收第n-1计数
器1101
n-1
的进位输出端out2的进位信号的输入端in，用于接收来自spl n的第一输出端in1的复位信号的重置端reset，用于输出第n位电平信号的电平输出端out1，以及用于输出进位信号的进位输出端out2。读取n位计数器的电平输出端口，可以得到输入脉冲个数的二进制计数。当输入复位信号，整个超导脉冲计数器被清空。
[0086]
n位超导脉冲计数器1100还可以包括溢出计数器1102，用于记录超导脉冲计数器1100是否溢出，在累计输入2n 1个超导脉冲信号后，溢出计数器1102会产生溢出信号。溢出计数器1102包括用于接收第n计数器1101n的进位输出端out2的进位信号的输入端in，用于接收来自spl n的第二输出端in2的复位信号的重置端reset，以及用于输出溢出信号的输出端out。溢出计数器1102可以是如图9a所示的不带进位的1位计数器，此时该溢出信号为电平信号。
[0087]
图12示出了根据本发明另一实施例的溢出计数器的电路示意图，其中溢出计数器1200可以输出超导信号，并且具有清零功能。其与图8所示的溢出计数器类似，区别在于rdff触发器具有用于接收复位信号的重置端reset。溢出计数器1200还包括cb 1207,spl 1208,cb 1209以及spl 1210，其中cb 1207包括用于接收超导脉冲信号的第一输入端in1，用于接收来自spl 1208的第一输出端out1的复位信号的第二输入端in2，以及用于将数据输出到spl 1201的输入端in的输出端out。spl 1208包括用于接收来自spl 1210的第一输出端out1的复位信号的输入端in，以及用于输出数据的第一输出端out1和第二输出端out2。cb 1209包括用于接收来自spl 1208的第二输出端out2的复位信号的第一输入端in1，用于接收来自spl 1203的第二输出端out2的数据的第二输入端in2，以及用于将数据输出到xor 1202的第二输入端in2的输出端out。spl 1210包括用于接收复位信号的输入端in，用于将复位信号输出到spl 1208的输入端in的第一输出端out1，以及用于将复位信号输出到rdff触发器1204的重置端reset的第二输出端out2。其中，与图8相同的部分在此不再赘述。
[0088]
具有清零功能的溢出计数器1200的工作时序与图8中的溢出计数器类似，相同部分在此不再赘述。区别在于，溢出计数器1200具有清零功能，具体地，复位信号到达spl 1210的输入端in，并经由spl 1210的第二输出端out2输出至rdff触发器1204的重置端reset，经由spl 1210的第一输出端out1输出到spl 1208的输入端in；spl 1208接收到复位信号，并经由spl 1208的第二输出端out2输出至cb 1209的第一输入端in1，以及经由spl 1208的第一输出端out1输出至cb 1207的第二输入端in2；cb 1209接收到复位信号，并经由cb 1209的输出端out将复位信号输出至xor 1202的第二输入端in2；cb 1207接收到复位信号，并经由cb 1207的输出端out将复位信号输出至spl 1201的输入端in；spl 1201接收到复位信号，并经由spl 1201的第一输出端out1将复位信号输出至rdff触发器1204的时钟端clk，经由spl 1201的第二输出端out2将复位信号输出至xor 1202的时钟端clk，以及经由spl 1201的第三输出端out3将复位信号输出xor 1202的第一输入端in1。
[0089]
当复位信号输入后，xor 1202的第一输入端in1和第二输入端in2均有脉冲信号输入，然后，xor 1202的时钟端clk接收到复位信号，使得xor 1202的输出端out没有脉冲信号输出，实现了xor 1202的数据清零。rdff触发器1204的重置端reset接收到复位信号，使得rdff触发器1204的内容清零，然后，rdff触发器1204的时钟端clk接收到复位信号，使得rdff触发器1204的输出端out没有脉冲信号输出。因此，整个溢出计数器的内容全部归零。
[0090]
应当注意，在本发明中所使用的术语“连接”包括直接连接和间接连接，间接连接可以例如是经由spl或cb器件的连接。
[0091]
本发明的超导脉冲计数器的输入信号是快速单磁通量子脉冲信号，溢出信号可以是快速单磁通量子脉冲信号，也可以是电平信号，n位计数值输出信号是电平信号。在超导脉冲计数器的信号输入端输入一个单磁通量子脉冲信号后，计数器将在经过一段时间延迟后，在超导脉冲计数器的输出端输出用电平高低来表征的二进制计数值。当超导信号输入端再次输入一个单磁通量子脉冲信号后，超导脉冲计数器的输出端输出的二进制数值加一递增，当n位输出计数达到全1的最大值后继续输入超导脉冲信号，溢出计数器会输出溢出信号或者改变电平输出值，来表示计数值满溢出，同时计数器输出值归零。
[0092]
本发明利用现有的rsfq超导电路工艺，实现了一种超导脉冲计数器。在计数器输入端输入m个超导脉冲后，能够在计数器输出端输出m的二进制计数表示。能够用于超导处理器中pc地址生成和时钟分频等场景。
[0093]
虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。