半导体结构及其制作方法与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。


背景技术：

2.半导体器件因其体积小、集成度高、功耗低等优点在电子器件中得到广泛应用。随着技术进步，半导体器件的集成度越来越高，以满足对更高的性能以及更小的物理尺寸的需求。
3.在半导体器件的开发、生产等过程中，需要对半导体器件进行测试，以测试半导体结构的电学性能等是否合乎预期。半导体器件的测试准确性一直是行业内关注的问题。


技术实现要素：

4.以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
5.本公开提供一种半导体结构及半导体结构及半导体结构的制作方法。
6.本公开的第一方面提供一种半导体结构，所述半导体结构包括：
7.布线结构层，所述布线结构层包括金属导电层以及覆盖所述金属导电层的介电层，所述布线结构层包括测试垫设置区，所述测试垫设置区包括中部区域以及设置于所述中部区域外围的外围区域；
8.开口，设置于所述外围区域，并暴露出部分所述金属导电层；
9.测试垫，覆盖所述测试垫设置区，且所述测试垫经所述开口与所述金属导电层接触。
10.根据本公开的一些实施例，所述开口在所述布线结构层上的投影呈围绕所述中部区域的周向封闭图案。
11.根据本公开的一些实施例，所述周向封闭图案为矩形、正方形或六边形。
12.根据本公开的一些实施例，所述开口设置有多个，多个所述开口围绕所述中部区域设置。
13.根据本公开的一些实施例，所述开口在所述布线结构层上的投影呈条形图案，所述条形图案包括至少两条首尾相接的条形段，相邻所述条形段之间呈夹角设置。
14.根据本公开的一些实施例，所述中部区域呈矩形或正方形，所述条形图案沿所述中部区域的至少两个侧边延伸。
15.根据本公开的一些实施例，所述中部区域呈矩形或正方形，所述中部区域的至少一侧设置有所述开口，位于所述中部区域的同一侧的所述开口在所述布线结构层上的投影呈所述条形图案。
16.根据本公开的一些实施例，所述测试垫在所述布线结构层上的投影呈矩形或正方形，所述测试垫在所述布线结构层上的投影形状的边长为30至60微米。
17.根据本公开的一些实施例，所述开口在所述布线结构层上的投影形状的线条宽度
为1至7微米。
18.本公开的第二方面提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：
19.提供衬底；
20.在所述衬底上形成布线结构层，所述布线结构层包括金属导电层以及覆盖所述金属导电层的介电层，所述布线结构层包括测试垫设置区，所述测试垫设置区包括中部区域以及设置于所述中部区域外围的外围区域；
21.在所述外围区域去除至少部分所述介电层，形成开口，所述开口暴露出部分所述金属导电层；
22.在所述测试垫设置区形成测试垫，所述测试垫经所述开口与所述金属导电层接触。
23.根据本公开的一些实施例，所述在所述外围区域去除至少部分所述介电层，形成开口，包括：
24.在所述布线结构层上形成第一掩膜层，所述第一掩膜层包括第一预设图案，所述第一预设图案在所述布线结构层上的投影呈围绕所述中部区域的周向封闭图案，或者，所述第一预设图案在所述布线结构层上的投影呈围绕部分所述中部区域的至少一个条形图案；
25.基于所述第一掩膜层，刻蚀所述介电层，得到所述开口。
26.根据本公开的一些实施例，所述第一预设图案的线条宽度为1至7微米。
27.根据本公开的一些实施例，所述在所述测试垫设置区形成测试垫，包括：
28.在所述布线结构层上形成导电材料层，所述导电材料层覆盖所述介电层、所述开口的侧壁以及经所述开口暴露出的所述金属导电层；
29.去除部分所述导电材料层，保留的所述导电材料层构成所述测试垫。
30.根据本公开的一些实施例，所述去除部分所述导电材料层，包括：
31.在所述导电材料层上形成第二掩膜层，所述第二掩膜层包括第二预设图案，所述第二预设图案在所述布线结构层上的投影呈网格图案；
32.基于所述第二掩膜层，刻蚀所述导电材料层，得到多个所述测试垫。
33.根据本公开的一些实施例，所述网格图案中的网格孔呈矩形或正方形，且网格孔的边长为30至60微米。
34.本公开实施例所提供的半导体结构及半导体结构的制作方法中，在布线结构层的测试垫设置区的外围区域设置开口，通过开口暴露出金属导电层，测试垫覆盖测试垫设置区且经外围区域的开口与金属导电层接触，如此，测试垫仅在外围区域下沉入开口内，而覆盖中部区域的测试垫较为平整，从而在测试时能够保证测试垫与测试探针形成可靠接触，保证测试的准确性。
35.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
36.并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的
要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
37.图1是相关技术中半导体结构的结构示意图；
38.图2是相关技术中半导体结构进行测试时的示意图；
39.图3是根据一示例性实施例示出的一种半导体结构的结构示意图；
40.图4是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
41.图5是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
42.图6是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
43.图7是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
44.图8是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
45.图9是根据一示例性实施例示出的半导体结构中布线结构层的俯视图；
46.图10是根据一示例性实施例示出的半导体结构的制作方法的流程图；
47.图11是根据一示例性实施例示出的半导体结构的制作方法中形成布线结构层的结构示意图；
48.图12是根据一示例性实施例示出的半导体结构的制作方法中形成开口后的结构示意图；
49.图13是根据一示例性实施例示出的半导体结构的制作方法的流程图；
50.图14是根据一示例性实施例示出的半导体结构的制作方法中形成第一掩膜层后的结构示意图；
51.图15是根据一示例性实施例示出的半导体结构的制作方法中形成开口的过程示意图；
52.图16是根据一示例性实施例示出的半导体结构的制作方法中形成开口后的结构示意图；
53.图17是根据一示例性实施例示出的半导体结构的制作方法的流程图；
54.图18是根据一示例性实施例示出的半导体结构的制作方法中形成导电材料层后的结构示意图；
55.图19是根据一示例性实施例示出的半导体结构的制作方法的流程图；
56.图20是根据一示例性实施例示出的半导体结构的制作方法中形成第二掩膜层后的结构示意图；
57.图21是根据一示例性实施例示出的半导体结构的制作方法中图案化导电材料层的过程示意图；
58.图22是根据一示例性实施例示出的半导体结构的制作方法中形成测试垫后的结构示意图。
59.附图标记：
60.100、衬底；
61.200、器件层；
62.300、布线结构层；
63.310、金属导电层；320、介电层；301、测试垫设置区；301a、中部区域；3011、第一侧边；3012、第二侧边；3013、第三侧边；3014、第四侧边；301b、外围区域；330、开口；331、第一
条形段；332、第二条形段；333、第三条形段；334、第四条形段；335、第五条形段；336、第六条形段；337、第七条形段；338、第八条形段；339、第九条形段；3310、第十条形段；
64.400、测试垫；401、导电材料层；410、凸起；420、凹部；430、测试部；440、连接部；
65.500、测试探针；
66.601、第一掩膜层；
67.701、第二掩膜层。
具体实施方式
68.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
69.在对半导体结构进行测试时，通常是在半导体结构上设置测试垫，利用测试探针与测试垫接触，以实现对半导体结构进行测试。如图1所示，半导体结构包括器件层200、设置于器件层200上的布线结构层300以及设置于布线结构层300上的测试垫400，器件层200中形成晶体管等半导体器件，布线结构层300包括金属导电层310以及覆盖金属导电层310的介电层320，金属导电层310用于将器件层200中的半导体器件与测试垫400实现电连接，是通过测试垫400实现对器件层200中各器件的测试。
70.其中，布线结构层300包括用于布置测试垫400的区域，在该区域设置暴露金属导电层310的开口330，测试垫400经开口330与金属导电层310接触。由于测试垫400通常是通过沉积工艺形成，受沉积工艺限制，形成的测试垫如图1所示，测试垫400在开口330的外边缘处形成环形的凸起410，而测试垫400的中部因开口330而下沉形成凹部420。
71.如此，在进行测试时，如图2所示，测试探针500在与凹部420接触时非常容易被环形的凸起410所阻挡，导致测试探针500与测试垫400的有效接触面积较小，且受环形的凸起410阻挡，测试探针500有可能无法与测试垫400接触。上述情况均会导致测试数据的不准确性，尤其当测试垫400的尺寸较小时，测试探针500与测试垫400的接触面积进一步减小，测试不准确的问题会进一步加剧。
72.基于此，本公开示例性实施例提供一种半导体结构，在布线结构层的测试垫设置区的外围区域设置开口，通过开口暴露出金属导电层，测试垫覆盖测试垫设置区且经外围区域的开口与金属导电层接触，如此，测试垫仅在外围区域下沉入开口内，而覆盖中部区域的测试垫较为平整，从而在测试时能够保证测试垫与测试探针形成可靠接触，保证测试的准确性。
73.本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(dynamic random access memory，dram)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
74.本公开一示例性实施例提供了一种半导体结构，如图3所示，半导体结构包括布线结构层300以及设置于布线结构层300上的测试垫400，布线结构层300通常设置在器件层上，以实现器件层与测试垫400的电连接。示例性地，半导体结构还包括层叠设置的衬底
100、器件层200、布线结构层300和测试垫400。
75.其中，衬底100可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。衬底100内还可以包括晶体管字线(wordline)及位线(bitline)等。器件层200中形成晶体管等半导体器件，布线结构层300包括金属导电层310以及覆盖金属导电层310的介电层320，金属导电层310与半导体器件连接，例如可通过硅通孔(through silicon via，tsv)与半导体器件连接。布线结构层300可以包括一层金属导电层310和一层介电层，也可以是多层金属导电层310和多层介电层320依次相互交叠布置，相邻的金属导电层310之间也可通过硅通孔连接。
76.示例性地，金属导电层310的材料例如可以为铜、铝、钨等导电材料，介电层320的材料例如可以为二氧化硅层、氮化硅层、氮氧化硅层或碳氮化硅层等。在布线结构层300包括多层金属导电层310和多层介电层320时，各金属导电层310的材料可以相同，也可以不同，各介电层320的材料可以相同，也可以不同。示例性地，多层介电层320包括依次层叠设置的第一介电层、第二介电层和第三介电层，其中，第一介电层和第三介电层的材料为硅酸乙酯(teos)，第二介电层的材料为氮化硅(sin)。
77.参考图4，布线结构层300包括测试垫设置区301，即预设的待设置测试垫400的区域，如图4所示，测试垫设置区301包括中部区域301a以及设置于中部区域301a外围的外围区域301b，在外围区域301b设置有开口330，开口330贯穿介电层320并暴露出部分金属导电层310，测试垫400覆盖测试垫设置区301，且测试垫400经开口330与金属导电层310接触，如此，探针与测试垫400接触时，即可通过测试垫400以及金属导电层310与器件层中的半导体器件电连接，以实现对半导体器件的测试。
78.如图4所示并结合图3，由于开口330设置在测试垫设置区301的外围区域301b，当测试垫400覆盖测试垫设置区301时，仅在外围的开口区下沉，与中部区域301a对应的部分较为平整。示例性地，测试垫400包括与中部区域301a对应的测试部430以及与外围区域301b对应的连接部440，连接部440覆盖开口330的侧壁并覆盖经开口330暴露出的金属导电层310。其中，测试部430用于与测试探针接触，连接部440用于连接金属导电层310，如此，测试探针即可通过测试部430以及连接部440与金属导电层310电连接，以通过测试探针进行测试过程。由于测试部430与中部区域301a对应，因此较为平整，从而保证测试部430与测试探针形成可靠接触，测试部430外围的连接部440向开口330内下沉，使得测试部430的外围没有阻挡结构，不会对测试探针形成阻挡，从而进一步保证测试部430与测试探针的接触可靠性。
79.本实施例中，在布线结构层300的测试垫设置区301的外围区域301b设置开口330，通过开口330暴露出金属导电层310，测试垫400覆盖测试垫设置区301且经外围区域301b的开口330与金属导电层310接触，如此，测试垫400仅在外围区域301b下沉入开口330内，而覆盖中部区域301a的测试垫400较为平整，从而在测试时能够保证测试垫400与测试探针形成可靠接触，保证测试的准确性。另外，测试垫400只有外围的少部分区域通过下沉方式与金属导电层310电连接，而中部区域301a位置较高，从而保证测试探针能够顺利与测试垫400的中部区域301a接触而不会被其他结构阻挡，进而保证测试探针与测试垫400的接触可靠性。
80.本公开一示例性实施例中，如图4所示，开口330在布线结构层300上的投影呈围绕
中部区域301a的周向封闭图案，即，开口330在布线结构层300上的投影在中部区域301a的整个外周上延伸，如此，开口330暴露出的金属导电层310也呈周向封闭图案，测试垫400与暴露出的呈周向封闭图案的金属导电层310接触。其中，开口330在布线结构层300上的投影可以呈多边形，例如呈矩形、正方形、六边形等形状。
81.示例性地，如图4所示，测试垫设置区301以及中部区域301a均呈矩形或正方形，从而在测试垫设置区301的外边缘与中部区域301a的外边缘之间形成方环形的外围区，开口330在布线结构层300上的投影呈围绕中部区域301a的方环形。如此，在测试垫设置区301上覆盖测试垫400后，测试垫400中的测试部430呈与中部区域301a对应的矩形或正方形，连接部440呈围绕测试部430整个外周的方环形，如此，连接部440与金属导电层310形成方环形的接触区域，如此，既能保证测试部430的平整性，又能保证测试垫400与金属导电层310具有较大的接触面积，减小测试垫400与金属导电层310的接触电阻。
82.可以理解的，开口330可以设置为如上所述的一个整体的环形，在另一些实施例中，如图所示，开口330在布线结构层300上的投影呈条形图案，即，开口330在布线结构层300上的投影不完全环绕中部区域301a，如此，在实现测试垫400与金属导电层310的接触的同时，保证介电层320在测试垫设置区301的结构可靠性。
83.其中，条形图案可以呈直形，即条形图案沿一个方向延伸，也可以呈弯折或弯曲状。一实施例中，如图5所示，条形图案包括至少两条首尾相接的条形段，相邻条形段之间呈夹角设置，从而在保证介电层320在测试垫设置区301的结构可靠性的同时，使得测试垫400与金属导电层310获得更大的接触面积。
84.示例性地，如图5所示，中部区域301a呈矩形或正方形，中部区域301a包括第一侧边3011、第二侧边3012、第三侧边3013和第四侧边3014，其中，第一侧边3011与第三侧边3013相对，第二侧边3012与第四侧边3014相对，条形图案沿中部区域301a的至少两个侧边延伸，例如，在图5所示的实施例中，条形图案的条形段包括相连的第一条形段331和第二条形段332，第一条形段331和第二条形段332相互垂直，第一条形段331沿第一侧边3011延伸，第二条形段332沿第二侧边3012延伸。再例如，如图6所示，条形图案的条形段包括相连的第三条形段333、第四条形段334和第五条形段335，第四条形段334与第三条形段333、第五条形段335均垂直，第三条形段333沿第一侧边3011延伸，第四条形段334沿第二侧边3012延伸，第五条形段335沿第三侧边3013延伸。
85.本实施例中，将中部区域301a设置为矩形或正方形，条形图案沿中部区域301a的侧边延伸，方便版图设计且便于加工，提高生产效率以及加工精度。
86.本实施例中，开口330可以设置在中部区域301a的一侧，即，开口330投影在布线结构层300上的条形图案位于中部区域301a的一侧并呈弯折状，例如，如图7所示，开口330设置在中部区域301a的第一侧边3011的外侧，开口330投影在布线结构层300上的条形图案包括相连的第六条形段336和第七条形段337，第六条形段336与第一侧边3011平行，第七条形段337与第六条形段336呈钝角设置。通过将中部区域301a一侧的开口330形状设置成弯折状，能够增加开口330的面积，进而提高测试垫400与金属导电层310的接触面积。
87.当然，可以理解的，开口330也可以设置在中部区域301a的多侧，例如，如图8所示，开口330设置在中部区域301a的第一侧边3011以及第二侧边3012的外侧，开口330投影在布线结构层300上的条形图案包括相连的第八条形段338、第九条形段339和第十条形段3310，
第八条形段338与第一侧边3011平行，第十条形段3310与第二侧边3012平行，第九条形段339与第八条形段338以及第十条形段3310均呈钝角设置，从而进一步提高测试垫400与金属导电层310的接触面积。
88.如前所述，开口330可以设置为一个整体的环形或者条形，在其他的实施例中，如图9所示，开口330设置有多个，多个开口330围绕中部区域301a设置，例如，如图9所示，中部区域301a的第一侧边3011、第二侧边3012、第三侧边3013和第四侧边3014均设置有至少一个开口330，如此设计，既能够保证介电层320在测试垫设置区301的结构可靠性，又能够保证测试垫400与金属导电层310的接触面积，进而减小接触电阻。当然，可以理解的，在其他的实施例中，多个开口330也可以部分地围绕中部区域301a设置，例如在两个侧边或者三个侧边对应的位置处设置开口，例如，中部区域301a的第一侧边3011和第二侧边3012分别对应设置一个开口330，再例如，中部区域301a的第一侧边3011和第三侧边3013分别对应设置一个开口330，还可以是中部区域301a的第一侧边3011、第二侧边3012和第三侧边3013分别对应设置一个开口330。
89.为了提高半导体器件的集成度，测试垫400设置为较小的尺寸，示例性地，测试垫400在布线结构层300上的投影呈矩形或正方形，测试垫400在布线结构层300上的投影形状的边长为30至60微米，例如，投影形状的边长可以为30微米、40微米、50微米、60微米等。
90.本实施例中，将测试垫400的尺寸设置的较小，从而能够提高半导体器件的集成度，由于开口330设置在外围区域301b，能够保证测试垫400的中部有较大的区域较为平整，即使测试垫400的尺寸较小，也能够使得测试垫400与测试探针形成很好的接触，保证测试准确性。
91.一实施例中，开口330在布线结构层300上的投影形状的线条宽度为1至7微米，例如，线条宽度为1微米、3微米、5微米、7微米等。由于开口330在中布线层上的投影形状的线条宽度较小，从而能够提高测试垫400的测试部的面积，进而保证测试垫400与测试探针的有效接触面积，提高测试准确性。
92.本公开示例性的实施例中提供一种半导体结构的制备方法，如图10所示，图10示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图11-12、14-16、18以及19-22为半导体结构的制作方法的各个阶段的示意图，下面结合图10-图22对半导体结构的制作方法进行介绍。
93.如图10所示，本公开一示例性的实施例提供的一种半导体结构的制备方法，包括如下的步骤：
94.步骤s100：提供衬底；
95.参考图11，衬底100可以是半导体衬底，半导体衬底的材料可以包括硅(si)、锗(ge)、硅锗(gesi)、碳化硅(sic)中的一种或多种；也可以是绝缘体上硅(soi)、绝缘体上锗(goi)；或者，还可以包括其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物等。根据需要，半导体衬底中可以掺杂部分杂质离子，杂质离子可以为n型杂质离子或p型杂质离子。
96.步骤s200：在衬底上形成布线结构层，布线结构层包括金属导电层以及覆盖金属导电层的介电层，布线结构层包括测试垫设置区，测试垫设置区包括中部区域以及设置于中部区域外围的外围区域。
97.继续参考图11，布线结构层300通常设置在器件层200上，器件层200中具有晶体管
等器件，布线结构层300用以实现器件层与测试垫400的电连接，即首先在衬底100上形成器件层200，于器件层200上形成布线结构层300，再于布线结构层300的测试垫设置区301形成测试垫400，从而通过布线结构层300将器件层200中的各半导体器件与测试垫400连接，以实现对器件层200内各器件的测试。
98.金属导电层310以及介电层320均可通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺等工艺形成。金属导电层310的材料例如可以为铜、铝、钨等导电材料，介电层320的材料例如可以为二氧化硅层、氮化硅层、氮氧化硅层或碳氮化硅层等。其中，金属导电层310可以为一层，也可以为多层，相应地，介电层320也可以为一层或多层，当金属导电层310为多层时，相邻金属导电层310之间可以通过一层或者多层介电层320进行隔离。示例性地，覆盖最上层的金属导电层310的介电层为多层结构，包括依次层叠设置的第一介电层、第二介电层和第三介电层，其中，第一介电层和第三介电层的材料为硅酸乙酯(teos)，第二介电层的材料为氮化硅(sin)。
99.步骤s300：在外围区域去除至少部分介电层，形成开口，开口暴露出部分金属导电层。
100.该步骤中，可通过光刻(litho)、刻蚀(etch)等方式去除外围区域301b的介电层材料，如图12所示，形成的开口330将部分金属导电层310的部分表面暴露。
101.步骤s400：在测试垫设置区形成测试垫，测试垫经开口与金属导电层接触。
102.由于是在测试垫设置区301的外围区域301b设置开口330，从而使得后续形成的测试垫400仅在外围区域301b下沉并经开口330与金属导电层310接触，而覆盖中部区域301a的测试垫400较为平整，从而在测试时能够保证测试垫400与测试探针形成可靠接触，保证测试的准确性。
103.一实施例中，如图13所示，步骤s300具体包括如下步骤：
104.s310：在布线结构层上形成第一掩膜层，第一掩膜层包括第一预设图案，第一预设图案在布线结构层上的投影呈围绕中部区域的周向封闭图案，或者，第一预设图案在布线结构层上的投影呈围绕部分中部区域的至少一个条形图案。
105.该步骤中，如图14所示，可以通过沉积工艺在布线结构层300上形成第一掩膜层601，第一掩膜层601的材料例如可以为光刻胶，通过曝光显影方式在第一掩膜层601上形成第一预设图案。第一掩膜层601的第一预设图案即为待形成的开口330的图案，第一预设图案呈围绕中部区域301a的周向封闭图案，则在介电层320上形成周向封闭图案的开口330，例如，形成的开口330在布线结构层300上的投影呈围绕中部区域301a的方环形，第一预设图案呈围绕部分中部区域301a的条形图案，则在介电层320上形成条形图案的开口330。
106.s320：基于第一掩膜层，刻蚀介电层，得到开口。
107.如图15所示并结合图16，采用刻蚀工艺向下刻蚀介电层320，被第一掩膜层601覆盖的介电层320不会被刻蚀，介电层320暴露的表面被刻蚀去除，以将第一掩膜层601上的第一预设图案转移至介电层320，从形成开口330。
108.如前所述，第一预设图案可以是在布线结构层300上的投影呈围绕中部区域301a的周向封闭图案，如此，形成周向封闭的开口330，从而使得后续形成的测试垫400与金属导电层310的接触区域形成为环形，如此，既能够保证测试垫400中部的大部分区域平整，又能保证测试垫400与金属导电层310具有较大的接触面积，减小测试垫400与金属导电层310的
接触电阻。
109.其中，采用刻蚀工艺去除介电层320的部分结构后，可采用灰化工艺去除掩膜，并通过湿法清洗开口区域的杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体的质量。
110.第一预设图案的线条宽度为1至7微米，从而使得形成的开口330在布线结构层300上的投影形状的线条宽度在1至7微米范围内，由于开口330在中布线层上的投影形状的线条宽度较小，从而能够提高测试垫400的测试部的面积，进而保证测试垫400与测试探针的有效接触面积，提高测试准确性。
111.一实施例中，如图17所示，步骤s400具体包括如下步骤：
112.s410、在布线结构层上形成导电材料层，导电材料层覆盖介电层、开口的侧壁以及经开口暴露出的金属导电层。
113.如图18所示，可通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺等工艺在布线结构层300上形成导电材料层401，导电材料层401的材料例如可以是铜、铝、钨等导电材料，导电材料层401经开口330与金属导电层310接触。
114.s420、去除部分导电材料层，保留的导电材料层构成测试垫。
115.该步骤中，可通过光刻(litho)、刻蚀(etch)等方式去除部分导电材料层401。作为示例，如图19所示，去除部分导电材料层401的方法包括如下步骤：
116.s421、在导电材料层上形成第二掩膜层，第二掩膜层包括第二预设图案，第二预设图案在布线结构层上的投影呈网格图案；
117.该步骤中，如图20所示，可以通过沉积工艺在导电材料层上形成第二掩膜层701，第二掩膜层701的材料例如可以为光刻胶，通过曝光显影方式在第二掩膜层701上形成第二预设图案。第二掩膜层701的第二预设图案即为待形成的测试垫图案，测试垫400通常呈阵列排布于布线结构层300，因此，第二预设图案的形状呈网格状，从而后续形成呈阵列排布的测试垫400。
118.s422、基于第二掩膜层，刻蚀导电材料层，得到至少一个测试垫。
119.如图21并结合图22所示，采用刻蚀工艺向下刻蚀导电材料层401，被第二掩膜层701覆盖的导电材料层401不会被刻蚀，导电材料层401暴露的表面被刻蚀去除，以将第二掩膜层701上的第二预设图案转移至导电材料层401，从而去除导电材料层401的部分材料以形成至少一个测试垫400，示例性地，通过刻蚀形成多个阵列排布的测试垫400。
120.其中，采用刻蚀工艺去除导电材料层401的部分结构后，可采用灰化工艺去除掩膜，并通过湿法清洗测试垫区域的杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体的质量。
121.其中，网格图案中的网格孔的形状即为后续形成的测试垫400的形状，为了方便制作，网格图案中的网格孔呈矩形或正方形，从而形成矩形或正方形的测试垫400。为了提高半导体器件的集成度，测试垫400设置为较小的尺寸，示例性地，测试垫400在布线结构层300上的投影呈矩形或正方形，测试垫400在布线结构层300上的投影形状的边长为30至60微米，则相应地，网格孔的边长为30至60微米。
122.本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
123.在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
124.在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
125.在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
126.可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
127.在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
128.最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。