半导体结构、光子器件及其制造方法与流程

1.本公开的实施例涉及一种半导体结构、光子器件以及其制造方法。


背景技术：

2.光学电路可包括多种光子功能/器件和光波导。光波导配置成以最小衰减限制和引导来自集成芯片(integrated chip；ic)上的第一点的光到ic上的第二点。光波导可彼此靠近布置以使得光可在邻近光波导之间分裂和/或转移。光波导还可配置成选择性改变穿过光波导的光的相位、波长、频率和/或其它特性。


技术实现要素：

3.本公开实施例描述一种半导体结构，所述半导体结构包括具有输入区域和输出区域的波导，其中输入区域配置成接收光，其中波导包含包括第一掺杂类型的下部掺杂结构；以及设置于下部掺杂结构内的多个掺杂柱结构，其中掺杂柱结构包括与第一掺杂类型相对的第二掺杂类型，且其中掺杂柱结构从下部掺杂结构的顶部表面延伸到下部掺杂结构的顶部表面下方的点。
4.本公开实施例描述一种光子器件，所述光子器件包含配置成接收入射光的输入端；具有耦合到输入端的第一输入区域的第一波导，其中第一波导包括第一调制区域；具有耦合到输入端的第二输入区域的第二波导，其中第二波导包括第二调制区域，其中第一波导和第二波导分别包括第一调制区域和第二调制区域中的上部掺杂结构和下部掺杂结构；且其中上部掺杂结构包括延伸到下部掺杂结构中的多个掺杂柱结构，其中下部掺杂结构在pn结处邻接多个掺杂柱结构。
5.本公开实施例描述一种用于形成光子器件的方法，所述方法包含：在衬底上方形成包括第一掺杂类型的器件层；在器件层内形成多个掺杂柱结构，其中多个掺杂柱结构包括与第一掺杂类型相对的第二掺杂类型；在多个掺杂柱结构上方形成上部掺杂体结构，其中上部掺杂体结构包括第二掺杂类型；以及图案化器件层以在上部掺杂体结构之下形成下部掺杂结构，其中多个掺杂柱结构设置于下部掺杂结构内。
附图说明
6.当结合随附图式阅读时从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
7.图1a和图1b示出具有包含延伸到下部掺杂结构中的多个掺杂柱结构的第一波导和第二波导的光子器件的一些实施例的各种视图。
8.图2a示出具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的一些实施例的横截面视图。
9.图2b至图2e示出图2a的光子器件的各种实施例的俯视图。
10.图3示出具有包含延伸到下部掺杂结构中的多个掺杂柱结构的第一波导和第二波导的光子器件的一些实施例的俯视图。
11.图4a至图4b到图10a至图10b示出用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的第一方法的一些实施例的各种视图。
12.图11a至图11d到图15a至图15b示出用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的第二方法的一些实施例的各种视图。
13.图16示出对应于用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的方法的一些实施例的流程图。
具体实施方式
14.以下公开提供用于实施所提供主题的不同特征的多个不同实施例或实例。下文描述组件和布置的具体实例来简化本公开。当然，这些仅为实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
15.此外，为易于描述，本文中可使用例如“在
……
之下”、“在
……
下方”、“下部”、“在
……
上方”、“上部”以及类似术语的空间相对术语来描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除图式中所描绘的定向外，空间相关术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解译。
16.光子器件是关于入射于光子器件上的光子(例如，光)的传输和/或处理。光子器件包括波导，所述波导引导或“路由”光穿过光子器件。波导通常包括具有有利的光学、热以及电特性的一些类型的半导体材料。多个波导可在光子器件中配置成靠近彼此以调制光、分裂光、组合光或类似者以使得呈光形式的数据可通过光子器件转移和/或操控。举例来说，波导可利用对光的相位调制来跨长距离或短距离传送信息。
17.光子器件可包含输入端和输出端。第一波导和第二波导可从输入端处分叉且接着在输出端处重组，以使得存在光可通过其行进穿过光子器件的两个路径或通道。第一波导可极接近第二波导或与第二波导直接接触，以使得第一波导和第二波导彼此光学耦合。在光子器件的操作期间，输入光以初始相位在输入端处接收，且接着分裂以沿第一波导和第二波导通过，经重组且在输出端处作为输出光提供。因为第一波导和第二波导光学耦合在一起，所以输出光可由于第一波导和第二波导产生的相长或相消干涉而相移。
18.可通过调整掺杂方案以及第一波导和第二波导的长度来控制输出光的相移。例如，第一波导和第二波导各自包括第一掺杂区域，所述第一掺杂区域包括邻接第二掺杂区域的第一掺杂类型(例如，n型)，所述第二掺杂区域包括与第一掺杂类型相对的第二掺杂类型(例如，p型)。这导致在第一掺杂区域和第二掺杂区域的相交处的pn结的形成，所述pn结沿着第一波导和第二波导中的每一个的长度延伸。随着pn结的面积增加，波导内的电荷载流子的数目增加，由此提高第一波导和第二波导的调制效率。为了增加pn结的面积(且由此
提高调制效率)，增加第一掺杂区域和第二掺杂区域的长度。然而，这减少了可设置于单个半导体衬底上方的光子器件的数目(例如，减小器件密度)且增加了与形成光子器件相关联的成本。
19.相应地，本技术案的各种实施例涉及一种光子器件，所述光子器件包括波导，所述波导包含设置于波导的调制区域内的下部掺杂结构和上部掺杂结构。上部掺杂结构包括上覆于下部掺杂结构的上部掺杂体结构和从上部掺杂体结构连续延伸到下部掺杂结构的顶部表面下方的点的多个掺杂柱结构。下部掺杂结构在多个界面区域处连续环绕且邻接每一掺杂柱结构的外部表面。下部掺杂结构包括第一掺杂类型(例如，n型)且上部掺杂结构(包含掺杂柱结构和上部掺杂体结构两者)包括与第一掺杂类型相对的第二掺杂类型(例如，p型)，以使得pn结在多个界面区域处形成。因为下部掺杂结构连续环绕每一掺杂柱结构的外部表面，所以调制区域中的pn结的面积大于横跨波导的调制区域的长度的pn结的面积。因此，在保持或增大pn结的面积的同时可降低波导的调制区域的长度，由此在减小波导的整体大小的同时保持或提高光子器件的调制效率。因此，可在不减小光子器件的波导中的pn结的面积的情况下增加设置于光子器件区域的给定横向距离内的光子器件的数目。这部分地有助于在不降低光子器件的性能的情况下增加器件密度。
20.图1a和图1b示出具有包含延伸到下部掺杂结构108中的多个掺杂柱结构110p的第一波导112和第二波导115的光子器件100的一些实施例的各种视图。图1a示出沿图1b的线a-a'截取的光子器件100的一些实施例的俯视图。图1b示出沿图1a的线a-a'截取的光子器件100的一些实施例的横截面视图。
21.光子器件100包含设置于上覆于衬底116的介电结构102内的第一波导112和第二波导115。此外，块状介电结构118设置在衬底116与第一波导112和第二波导115之间。光子器件100进一步包含输入端101和输出端103，其中第一波导112和第二波导115从输入端101处分叉且接着在输出端103处重组。这提供光可通过其行进穿过光子器件100的两个路径或通道。在一些实施例中，第一波导112具有耦合到输入端101的第一输入区域112i和耦合到输出端103的第一输出区域112o，且第二波导115具有耦合到输入端101的第二输入区域115i和耦合到输出端103的第二输出区域115o。在各种实施例中，第一输入区域112i耦合到第二输入区域115i且第一输出区域112o耦合到第二输出区域115o。在另外其它实施例中，第一波导112和第二波导115包括半导体材料(例如，多晶硅、单晶硅或另一合适的材料)。
22.在各种实施例中，入射光107以初始相位在输入端101处接收，且接着分裂以沿第一波导112和第二波导115通过，经重组且在输出端103处作为出射光109提供。在一些实施例中，在横穿第一波导112和第二波导115之后，出射光109可相对于入射光107调制，以使得出射光109具有与入射光107的初始相位不同的相位。举例来说，因为第一波导112和第二波导115光学耦合，所以出射光109可由于第一波导112和第二波导115产生的相长或相消干涉而相移。另外，第一波导112和第二波导115分别包括在第一调制区域112m和第二调制区域115m内的上部掺杂结构110和下部掺杂结构108。第一调制区域112m和第二调制区域115m的上部掺杂结构110和下部掺杂结构108配置成相对于从第一调制区域112m和第二调制区域115m横向偏移地行进穿过第一波导112和第二波导115的区域的光的速度和/或相位来变换行进穿过第一波导112和第二波导115中的对应一个的光的速度和/或相位。在各种实施例中，可通过调整下部掺杂结构108和上部掺杂结构110的掺杂方案、调整施加于下部掺杂结
构108和上部掺杂结构110的电压和/或调整第一调制区域112m和第二调制区域115m的长度lm来控制通过第一调制区域112m和第二调制区域115m的光的调制。
23.在一些实施例中，上部掺杂结构110包括上部掺杂体结构110b和从上部掺杂体结构110b连续延伸到下部掺杂结构108中的多个掺杂柱结构110p。在一些实施例中，下部掺杂结构108在多个界面区域连续环绕且邻接多个掺杂柱结构110p中的每一掺杂柱结构的外部表面。此外，下部掺杂结构108包括第一掺杂类型(例如，n型)且上部掺杂结构110包括与第一掺杂类型相对的第二掺杂类型(例如，p型)，以使得pn结在多个界面区域形成。另外，下部掺杂结构108的顶部表面沿着上部掺杂体结构110b的底部表面连续延伸且邻接所述底部表面以使得pn结在下部掺杂结构108和上部掺杂体结构110b的界面处形成。因为下部掺杂结构108连续环绕掺杂柱结构110p的外部表面，所以第一调制区域112m和第二调制区域115m中的pn结的面积大于横跨第一调制区域112m或第二调制区域115m的长度lm的pn结的面积。因此，在保持或增加第一调制区域112m和第二调制区域115m内的pn结的面积的同时可降低第一波导112和第二波导115的整体大小，由此保持或提高光子器件100的调制效率。因此，可在不减小第一波导和第二波导中的pn结的面积的情况下增加设置于衬底116上方的给定横向距离内的光子器件的数目。这部分地有助于在不降低第一波导112和第二波导115的性能的情况下增加器件密度。
24.图2a示出具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导112的光子器件200的一些实施例的横截面视图。
25.第一波导112上覆于衬底116，且块状介电结构118布置于第一波导112与衬底116之间。介电结构102上覆于第一波导112和衬底116。块状介电结构118可例如为或包括氧化物(例如，二氧化硅)、另一合适的氧化物、低k介电材料、另一合适的介电材料或前述内容的任何组合。介电结构102可例如包括一层或多层的低k介电材料、氮化硅、碳化硅、二氧化硅或另一合适的介电材料。此外，衬底116可例如为或包括块状硅、单晶硅或另一合适的半导体材料。
26.第一波导112包括配置成传输光的半导体材料(例如，单晶硅、多晶硅等)。第一波导112包括上覆于下部掺杂结构108的上部掺杂结构110。在各种实施例中，下部掺杂结构108包括第一掺杂类型(例如，n型)且上部掺杂结构110包括与第一掺杂类型相对的第二掺杂类型(例如，p型)。在一些实施例中，第一掺杂类型为n型且第二掺杂类型为p型，或反之亦然。此外，上部掺杂结构110包括沿下部掺杂结构108的顶部表面设置的上部掺杂体结构110b，和从上部掺杂体结构100b连续延伸到下部掺杂结构108的顶部表面下方的点的多个掺杂柱结构110p。多个导通孔202和多个导电线204设置于介电结构102内且电耦合到上部掺杂结构110和下部掺杂结构108。在各种实施例中，上部掺杂结构110和下部掺杂结构108设置于第一波导112的第一调制区域(例如，图1a的112m)内。
27.在光子器件200的操作期间，横穿第一波导112的光的调制可通过等离子分散效应来实现，其中可通过操控第一波导112内的电荷载流子的浓度来改变第一波导112的折射率，由此在光横穿第一波导112的第一调制区域(例如，图1a的112m)时改变光的相位。在各种实施例中，第一波导112的调制效率可由vπl表示，其中v为施加于第一调制区域(例如，图1a的112m)内的下部掺杂结构108和上部掺杂结构110的电压且l为第一调制区域(例如，图1a的112m)中的pn结的长度。例如，在一些实施例中，l可对应于第一调制区域和/或第二调
制区域(例如，图1a的112m、115m)的长度(图1a的lm)。另外，电压偏压(例如，反向偏压)可借助于多个导通孔202和导电线204施加于上部掺杂结构110和下部掺杂结构108，其中电压偏压增加第一调制区域(例如，图1a的112m)的电荷密度且有助于第一波导112中的光的调制。凭借下部掺杂结构108连续环绕掺杂柱结构110p的外部表面，相对于由跨越第一调制区域(例如，图1a的112m)的长度(例如，图1a的lm)的矩形形状限定的pn结的区域，第一调制区域(例如，图1a的112m)中的pn结的面积增加。相应地，在减小第一调制区域(例如，图1a的112m)的长度(例如，图1a的lm)的同时和/或在减小施加于上部掺杂结构110和下部掺杂结构108的电压偏压的同时，可保持或提高第一波导的调制效率。因此，在增加设置于衬底116上方的光子器件的数目和/或降低光子器件200的功耗的同时可提高第一波导112的调制效率。
28.在一些实施例中，下部掺杂结构108包括第一掺杂类型(例如，n型)，所述第一掺杂类型具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值。在另外的实施例中，掺杂柱结构110p和上部掺杂体结构110b分别包括第二掺杂类型(例如，p型)，所述第二掺杂类型具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值。在另外其它实施例中，下部掺杂结构108、掺杂柱结构110p以及上部掺杂体结构110b分别包括相同掺杂浓度。在各种实施例中，下部掺杂结构108包括第一半导体材料(例如，单晶硅)，且掺杂柱结构110p和上部掺杂体结构110b分别包括与第一半导体材料不同的第二半导体材料(例如，多晶硅)。在另外其它实施例中，下部掺杂结构108、掺杂柱结构110p以及上部掺杂体结构110b分别包括相同半导体材料(例如，硅、单晶硅等)且可各自为器件层的掺杂区域。此外，多个导通孔202和导电线204可例如分别为或包括铜、铝、氮化钛、氮化钽、钨、钌、另一导电材料或前述内容的任何组合。
29.图2b至图2e示出沿图2a的线a-a'截取的图2a的光子器件200的一些实施例的各种俯视图。为了清楚起见且易于说明，从图2b至图2e的俯视图中省略介电结构(图2a的102)。参考图2b和图2c，当从上方观察时，多个掺杂柱结构110p具有圆形形状。参考图2d，当从上方观察时，多个掺杂柱结构110p具有矩形或正方形形状。参考图2e，当从上方观察时，多个掺杂柱结构110p具有五边形形状。应了解，当从上方观察时，多个掺杂柱结构110p可具有椭圆形形状、多边形形状或另一合适的形状。
30.图3示出对应于图1a至图1b的光子器件100的一些替代实施例的光子器件300的一些实施例的俯视图，其中第一波导112的第一调制区域112m内的多个掺杂柱结构110p具有第一形状(例如，圆形)且第二波导115的第二调制区域115m内的多个掺杂柱结构110p具有与第一形状不同的第二形状(例如，矩形)。
31.图4a至图4b到图10a至图10b示出根据本公开的用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的第一方法的一些实施例的一系列各种视图。具有后缀“a”的图式示出在各种形成工艺期间的光子器件的横截面视图。具有后缀“b”的图式示出沿具有后缀“a”的图式的线a-a'截取的俯视图。虽然图4a至图4b到图10a至图10b中所绘示的各种视图是参考形成光子器件的第一方法描述的，但是应了解，图4a至图4b到图10a至图10b中所绘示的结构不限于形成的第一方法，而是可独立于第一方法。此外，虽然图4a至图4b到图10a至图10b描述为一系列动作，但是应了解，这些动作不限于可在其
他实施例中更改的动作的次序，且所公开的方法也适用于其它结构。在其它实施例中，可完全或部分地省略所示出和/或所描述的一些动作。
32.如图4a至图4b的横截面视图400a和俯视图400b中所绘示，提供半导体衬底结构404。在一些实施例中，半导体衬底结构404可例如为或包括绝缘体上硅(silicon-on-insulator；soi)衬底。半导体衬底结构404包括衬底116、块状介电结构118以及器件层402。块状介电结构118设置在衬底116与器件层402之间。在一些实施例中，块状介电结构118在衬底116上方形成且器件层402在块状介电结构118上方形成。衬底116和器件层402可例如为或包括本征硅、块状硅、单晶硅、掺杂硅、另一合适的块状衬底材料或类似物。在一些实施例中，可对器件层402执行离子注入工艺以使得器件层402具有第一掺杂类型(例如，n型)。在另外的实施例中，器件层402掺杂有具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值的砷、磷、一些其它合适的n型掺杂剂或前述内容的任何组合。
33.如图5a至图5b的横截面视图500a和俯视图500b中所绘示，对器件层402执行图案化工艺，由此在器件层402内形成多个开口504。在一些实施例中，图案化工艺包含：在器件层402上方形成掩模层502；以及根据掩模层502对器件层402执行刻蚀工艺，由此限定多个开口504。在一些实施例中，刻蚀工艺包含执行干式刻蚀、湿式刻蚀或前述内容的任何组合。
34.图5c示出对应于沿图5a的线a-a'截取的图5a的横截面视图500a的一些其它实施例的俯视图500c，其中当从上方观察时，开口504具有矩形形状。
35.图5d示出对应于沿图5a的线a-a'截取的图5a的横截面视图500a的另外其它实施例的俯视图500d，其中当从上方观察时，开口504具有圆形形状。
36.如图6a至图6b的横截面视图600a和俯视图600b中所绘示，执行移除工艺以从器件层402上方移除掩模层(图5a至图5b的502)。在一些实施例中，移除工艺包含执行湿式灰化工艺和/或干式灰化工艺或另一合适的移除工艺。
37.如图7a至图7b的横截面视图700a和俯视图700b中所绘示，多晶硅层702在器件层402上方形成且填充多个开口(图6a至图6b的504)。在各种实施例中，通过外延工艺(例如，分子束外延(molecular beam epitaxy；mbe)、气相外延(vapor phase epitaxy；vpe)、液相外延(liquid phase epitaxy；lpe)等)和/或另一形式的沉积工艺(例如，化学气相沉积(chemical vapor deposition；cvd)、原子层沉积(atomic layer deposition；ald)、物理气相沉积(physical vapor deposition；pvd)等)在器件层402上方沉积多晶硅层702。在另外其它实施例中，多晶硅层702可例如为或包括多晶硅或另一合适的半导体材料且具有与第一掺杂类型相对的第二掺杂类型(例如，p型)。在一些实施例中，第一掺杂类型为n型且第二掺杂类型为p型，或反之亦然。在另外其它实施例中，多晶硅层702掺杂有具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值的硼、铟、一些其它合适的p型掺杂剂或前述内容的任何组合。多晶硅层702可生长(或沉积)且原位掺杂有第二掺杂类型。在另外其它实施例中，在器件层402上方形成多晶硅层702在多个开口(图6a至图6b的504)内形成多个掺杂柱结构110p以使得器件层402连续横向环绕且罩盖多个掺杂柱结构110p中的每一掺杂柱结构。在各种实施例中，上覆于器件层402的顶部表面的多晶硅层702的上部部分可称为上部掺杂层或上部掺杂区域。
38.如图8a至图8b的横截面视图800a和俯视图800b中所绘示，掩模层802在多晶硅层
702上方形成。在各种实施例中，掩模层802直接上覆于多个掺杂柱结构110p。
39.如图9a至图9b的横截面视图900a和俯视图900b中所绘示，根据掩模层(图8a至图8b的802)对多晶硅层(图8a至图8b的702)和器件层(图8a至图8b的402)执行图案化工艺，由此限定包括上部掺杂结构110和下部掺杂结构108的第一波导112。在一些实施例中，图案化工艺包含执行干式刻蚀工艺、湿式刻蚀工艺、另一合适的刻蚀工艺或前述内容的任何组合。此外，上部掺杂结构110包括上部掺杂体结构110b和多个掺杂柱结构110p，其中多个掺杂柱结构110p从上部掺杂体结构110b连续延伸到下部掺杂结构108中。在一些实施例中，用于形成上部掺杂结构110和/或下部掺杂结构108的工艺包含图4a至图4b到图9a至图9b中所示出和/或所描述的处理步骤的至少一部分。
40.如图10a至图10b的横截面视图1000a和俯视图1000b中所绘示，介电结构102在第一波导112和衬底116上方形成。此外，多个导通孔202和多个导电线204在介电结构102内和第一波导112上方形成。在各种实施例中，可通过cvd工艺、pvd工艺、ald工艺或另一合适的沉积或生长工艺在衬底116上方形成介电结构102。在另外的实施例中，可通过一或多个图案化工艺、一或多个沉积工艺和/或其它合适的制造工艺形成多个导通孔202和多个导电线204。为了清楚起见且易于说明，从图10b的俯视图1000b中省略介电结构102。
41.图11a至图11d到图15a至图15b示出根据本公开的用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的第二方法的一些实施例的一系列各种视图。具有后缀“a”的图式示出在各种形成工艺期间的光子器件的横截面视图。具有后缀“b”的图式示出沿具有后缀“a”的图式的线a-a'截取的俯视图。虽然图11a至11d到图15a至图15b中所绘示的各种视图是参考形成光子器件的第二方法描述的，但是应了解，图11a至图11d到图15a至图15b中所绘示的结构不限于形成的第二方法，而是可独立于第二方法。此外，虽然图11a至图11d到图15a至图15b描述为一系列动作，但是应了解，这些动作不限于可在其它实施例中更改的动作的次序，且所公开的方法也适用于其它结构。在其它实施例中，可完全或部分地省略所示出和/或所描述的一些动作。
42.如图11a至图11b的横截面视图1100a和俯视图1100b中所绘示，提供具有器件层402的半导体衬底结构404且对器件层402执行离子注入工艺以在器件层402内形成多个掺杂柱结构110p。半导体衬底结构404包括衬底116、块状介电结构118以及器件层402，其中器件层402具有第一掺杂类型(例如，n型)。此外，可如图4a至图4b中所示出和/或所描述形成半导体衬底结构404。在另外的实施例中，离子注入工艺包含：在器件层402上方形成掩模层1102，以使得掩模层1102具有限定多个开口1104的多个侧壁；以及根据掩模层1102将离子选择性注入到器件层402中，由此在器件层402内形成多个掺杂柱结构110p。在各种实施例中，多个掺杂柱结构110p具有与第一掺杂类型(例如，n型)相对的第二掺杂类型(例如，p型)。在另外的实施例中，第一掺杂类型为n型且第二掺杂类型为p型，或反之亦然。此外，将离子选择性注入到器件层402中以形成掺杂柱结构110p可包含用具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值的硼、铟、一些其它合适的p型掺杂剂或前述内容的任何组合来掺杂器件层402。
43.图11c示出对应于沿图11a的线a-a'截取的图11a的横截面视图1100a的一些其它实施例的俯视图1100c，其中当从上方观察时，掺杂柱结构110p具有矩形形状。
44.图11d示出对应于沿图11a的线a-a'截取的图11a的横截面视图1100a的另外其它
实施例的俯视图1100d，其中当从上方观察时，掺杂柱结构110p具有圆形形状。
45.如图12a至图12b的横截面视图1200a和俯视图1200b中所绘示，执行移除制程以从器件层402上方移除掩模层(图11a至图11b的1102)。在一些实施例中，移除工艺包含执行湿式灰化工艺和/或干式灰化工艺或另一合适的移除工艺。
46.如图13a至图13b的横截面视图1300a和俯视图1300b中所绘示，对器件层402执行离子注入工艺以在器件层402内形成上部掺杂区域1302。在各种实施例中，离子注入工艺包含在器件层402内选择性注入掺杂剂(例如，硼、铟、一些其它合适的p型掺杂剂)以使得上部掺杂区域1302具有第二掺杂类型(例如，p型)。在一些实施例中，上部掺杂区域1302包括第二掺杂类型(例如，n型)，所述第二掺杂类型具有大约1x10
17
个原子/立方厘米到大约1x10
18
个原子/立方厘米的掺杂浓度或另一合适的掺杂浓度值。在各种实施例中，器件层402的上部掺杂区域1302可称为上部掺杂层。
47.如图14a至图14b的横截面视图1400a和俯视图1400b中所绘示，掩模层1402在上部掺杂区域1302上方形成。在各种实施例中，掩模层1402直接上覆于多个掺杂柱结构110p。
48.如图15a至图15b的横截面视图1500a和俯视图1500b中所绘示，根据掩模层(图14a至图14b的1402)对上部掺杂区域(图14a至图14b的1302)和器件层(图14a至图14b的402)执行图案化工艺，由此限定包括上部掺杂结构110和下部掺杂结构108的第一波导112。在一些实施例中，图案化工艺包含执行干式刻蚀工艺、湿式刻蚀工艺、另一合适的刻蚀工艺或前述内容的任何组合。此外，上部掺杂结构110包括上部掺杂体结构110b和多个掺杂柱结构110p，其中多个掺杂柱结构110p从上部掺杂体结构110b连续延伸到下部掺杂结构108中。在一些实施例中，用于形成上部掺杂结构110和/或下部掺杂结构108的工艺包含图11a至图11d到图14a至图14b中所示出和/或所描述的处理步骤的至少一部分。在另外的实施例中，如图10a至图10b中所示出和/或所描述，介电结构(例如，图10a至图10b的102)、多个导通孔(例如，图10a至图10b的202)以及多个导电线(例如，图10a至图10b的204)在第一波导112上方形成。
49.图16示出根据本公开的用于形成具有包括延伸到下部掺杂结构中的多个掺杂柱结构的第一波导的光子器件的方法1600。虽然将方法1600示出和/或描述为一系列动作或事件，但应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的不同次序进行，和/或可同时进行。此外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，其可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。
50.在动作1602处，在衬底上方形成包括第一掺杂类型的器件层。图4a至图4b示出对应于动作1602的一些实施例的各种视图。
51.在动作1604处，在器件层内形成多个掺杂柱结构，其中掺杂柱结构包括与第一掺杂类型相对的第二掺杂类型；图5a至图5d到图7a至图7b示出对应于动作1604的一些实施例的各种视图。图11a至图11d示出对应于动作1604的一些实施例的各种视图。
52.在动作1606处，在多个掺杂柱结构上方形成上部掺杂层，其中上部掺杂层邻接多个掺杂柱结构且包括第二掺杂类型。图7a至图7b示出对应于动作1606的一些实施例的各种视图。图13a至图13b示出对应于动作1606的一些实施例的各种视图。
53.在动作1608处，图案化上部掺杂层和器件层，由此限定包括上部掺杂结构和下部
掺杂结构的第一波导，其中上部掺杂结构包含上部掺杂体结构和从上部掺杂体结构延伸到下部掺杂结构中的多个掺杂柱结构。图8a至图8b到图9a至图9b示出对应于动作1608的一些实施例的各种视图。图14a至图14b到图15a至图15b示出对应于动作1608的一些实施例的各种视图。
54.在动作1610处，在第一波导上方形成多个导通孔和多个导电线。图10a至图10b示出对应于动作1610的一些实施例的各种视图。
55.相应地，在一些实施例中，本公开涉及一种具有第一波导的光子器件，所述第一波导包括上部掺杂结构和下部掺杂结构，其中上部掺杂结构包含上部掺杂体结构和从上部掺杂体结构延伸到下部掺杂结构中的多个掺杂柱结构。
56.在一些实施例中，本技术案提供一种半导体结构，所述半导体结构包括具有输入区域和输出区域的波导，其中输入区域配置成接收光，其中波导包含包括第一掺杂类型的下部掺杂结构；以及设置于下部掺杂结构内的多个掺杂柱结构，其中掺杂柱结构包括与第一掺杂类型相对的第二掺杂类型，且其中掺杂柱结构从下部掺杂结构的顶部表面延伸到下部掺杂结构的顶部表面下方的点。
57.根据本公开的一些实施例，其中所述波导进一步包括上部掺杂体结构，上覆于所述下部掺杂结构，其中所述上部掺杂体结构包括所述第二掺杂类型。根据本公开的一些实施例，其中所述多个掺杂柱结构接触所述上部掺杂体结构的底部表面。根据本公开的一些实施例，其中所述上部掺杂体结构的相对侧壁与所述下部掺杂结构的外部侧壁对准。根据本公开的一些实施例，其中所述多个掺杂柱结构的掺杂浓度与所述上部掺杂体结构的掺杂浓度相等。
58.根据本公开的一些实施例，其中所述下部掺杂结构包括第一材料，且其中所述多个掺杂柱结构包括不同于所述第一材料的第二材料。根据本公开的一些实施例，其中所述第一材料为单晶硅且所述第二材料为多晶硅。根据本公开的一些实施例，其中所述第一掺杂类型为n型且所述第二掺杂类型为p型。
59.在一些实施例中，本技术案提供一种光子器件，所述光子器件包含配置成接收入射光的输入端；具有耦合到输入端的第一输入区域的第一波导，其中第一波导包括第一调制区域；具有耦合到输入端的第二输入区域的第二波导，其中第二波导包括第二调制区域，其中第一波导和第二波导分别包括第一调制区域和第二调制区域中的上部掺杂结构和下部掺杂结构；且其中上部掺杂结构包括延伸到下部掺杂结构中的多个掺杂柱结构，其中下部掺杂结构在pn结处邻接多个掺杂柱结构。
60.根据本公开的一些实施例，其中光子器件进一步包括输出端，配置成提供出射光，其中所述输出端耦合到所述第一波导的第一输出区域和所述第二波导的第二输出区域。根据本公开的一些实施例，其中所述上部掺杂结构和所述多个掺杂柱结构横向设置在所述输入端与所述输出端之间。根据本公开的一些实施例，其中当从上方观察时，所述第一调制区域内的所述掺杂柱结构的形状与所述第二调制区域内的所述掺杂柱结构的形状不同。
61.根据本公开的一些实施例，其中所述上部掺杂结构进一步包括沿所述多个掺杂柱结构的顶部表面且沿所述下部掺杂结构的顶部表面设置的上部掺杂体结构。根据本公开的一些实施例，其中所述下部掺杂结构包括具有在大约10
17
个原子/立方厘米到10
18
个原子/立方厘米的范围内的掺杂浓度的第一掺杂类型，其中所述多个掺杂柱结构包括具有在接近
10
17
个原子/立方厘米到10
18
个原子/立方厘米的范围内的掺杂浓度的第二掺杂类型，其中所述第一掺杂类型与所述第二掺杂类型相对。根据本公开的一些实施例，其中所述下部掺杂结构和所述多个掺杂柱结构分别包括相同材料。
62.在一些实施例中，本技术案提供一种用于形成光子器件的方法，所述方法包含：在衬底上方形成包括第一掺杂类型的器件层；在器件层内形成多个掺杂柱结构，其中多个掺杂柱结构包括与第一掺杂类型相对的第二掺杂类型；在多个掺杂柱结构上方形成上部掺杂体结构，其中上部掺杂体结构包括第二掺杂类型；以及图案化器件层以在上部掺杂体结构之下形成下部掺杂结构，其中多个掺杂柱结构设置于下部掺杂结构内。
63.根据本公开的一些实施例，其中形成所述多个掺杂柱结构包括：在所述器件层上方形成掩模层；根据所述掩模层刻蚀所述器件层，由此在所述器件层内形成多个开口；以及在所述器件层上方和所述开口内沉积多晶硅层。根据本公开的一些实施例，其中所述多个掺杂柱结构和所述上部掺杂体结构由离子注入工艺形成。根据本公开的一些实施例，其中所述下部掺杂结构横向环绕且罩盖所述多个掺杂柱结构中的每一掺杂柱结构的底部表面。根据本公开的一些实施例，其中所述掺杂柱结构在所述上部掺杂体结构的外部相对侧壁之间横向间隔开。
64.前文概述若干实施例的特征，使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这些等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。