一种基于动态比较器和动态误差补偿的电流频率转换电路

1.本发明属于集成电路技术领域，具体涉及一种基于动态比较器和动态误差补偿的电流频率转换电路。


背景技术：

2.电流频率转换(i-f转换)指电流输入信号转换为对应脉冲输出信号的信号处理技术，其基本原理是将电流大小精确量化成等比例的频率信号。传统的振荡式i-f转换电路，包括积分电路和连续时间比较器，在传统的振荡式i-f转换电路中，信号传输过程中，连续时间比较器存在与信号斜率相关的延时，使得测量结果不精确，并且连续时间比较器一直存在静态功耗，使得总功耗较大。为了解决传统i-f转换电路的测量精度不准确和功耗大等问题，可以将连续时间比较器替换成动态比较器，动态比较器传输延时小，近似无延时，可以有效的提高测量的精度。当时钟沿到来的时候比较器才消耗电流，其它时间比较器几乎不消耗电流，可以有效的降低比较器的功耗，同时提高响应速度。但在动态比较器的工作过程中，时钟沿与过零点往往不对齐，这样的输出结果与理想的输出存在一定的误差。


技术实现要素：

3.本发明所要解决的技术问题是动态时间比较器的时钟沿与过零点不对齐的测量误差问题，通过结合动态比较器和动态误差补偿来减小误差，实现高精度的测量。
4.为解决上述技术问题，本发明采用以下技术方案：
5.一种基于动态比较器和动态误差补偿的电流频率转换电路，包含积分电路、动态比较器、sr锁存器、时钟源，积分电路的输入端作为电流频率转换电路的输入端，积分电路的输出端连接动态比较器的输入端，动态比较器的输出端取反连接sr锁存器的输入端，sr锁存器的输出端反馈接入积分电路，并且sr锁存器的输出端作为电流频率转换电路的输出端；电流信号接入积分电路的输入端，经积分电路将电流信号转换为电压信号，并将电压信号输出给动态比较器的输入端，动态比较器在时钟源的时钟周期控制下用于将电压信号与阈值电压vref进行比较，并将当前时钟周期的比较结果输出给sr锁存器，sr锁存器输出当前时钟周期电流信号对应的脉冲信号并将输出的脉冲信号反馈给积分电路。
6.作为本发明的一种优选技术方案，还包括采样保持电路，采样保持电路的输入端与所述积分电路的输出端连接，采样保持电路的输出端接入所述动态比较器，采样保持电路在sr锁存器输出的脉冲信号控制下用于对当前时钟周期积分电路输出的电压信号进行采样保持，并且将上一时钟周期的采样保持信号输入所述动态比较器的当前时钟周期中。
7.作为本发明的一种优选技术方案，所述采样保持电路包括第十四晶体管q14、第十五晶体管q15、第十六晶体管q16、第十七晶体管q17、第十八晶体管q18、第十九晶体管q19、第二电容c2、第三电容c3；
8.所述积分电路的输出端分别连接第十四晶体管q14的源极、第十七晶体管q17的源极，第十四晶体管q14的漏极分别连接第十五晶体管q15的源极、第十六晶体管q16的漏极、
第二电容c2的一端，第二电容c2的另一端与第十六晶体管q16的源极接阈值电压vref，第十七晶体管q17的漏极分别连接第十八晶体管q18的源极、第十九晶体管q19的漏极、第三电容的一端，第十九晶体管q19的源极与第三电容的另一端接阈值电压vref，第十八晶体管q18的漏极与第十五晶体管q15的漏极连接，且该连接节点为采样保持电路的输出端；
9.其中第十四晶体管q14、第十五晶体管q15、第十六晶体管q16、第十七晶体管q17、第十八晶体管q18、第十九晶体管q19为n型mos晶体管。
10.作为本发明的一种优选技术方案，所述采样保持电路在sr锁存器输出的脉冲信号控制过程如下：
11.sr锁存器输出的脉冲信号f经二分频电路得到逻辑信号a，逻辑信号a取反得到逻辑信号b，脉冲信号f与逻辑信号a通过与门电路控制第十六晶体管q16的开合，脉冲信号f与逻辑信号b通过与门电路控制第十九晶体管q19的开合，脉冲信号f取反与逻辑信号a通过与门电路控制第十四晶体管q14、第十八晶体管q18的开合，脉冲信号f取反与逻辑信号b通过与门电路控制第十五晶体管q15、第十七晶体管q17的开合；
12.当f为高电平，a为高电平时，第十六晶体管q16闭合；当f为低电平，a为高电平时，第十四晶体管q14和第十八晶体管q18闭合，第二电容c2开始对当前时钟周期的积分电路输出信号进行采样保持，第三电容c3释放上一时钟周期的采样保持信号，采样保持电路输出上一时钟周期的采样保持信号，在脉冲信号f的一个时钟周期内完成一次采样保持；当f为高电平，b为高电平时，第十九晶体管q19闭合；当f为低电平，b为高电平时，第十五晶体管q15和第十七晶体管q17闭合，第三电容c3开始对当前时钟周期的积分电路输出信号进行采样保持，第二电容c2释放上一时钟周期的采样保持信号，采样保持电路输出上一时钟周期的采样信号，在脉冲信号f的一个时钟周期内完成采样保持。
13.作为本发明的一种优选技术方案，所述积分电路包括运算放大器、第一开关s1、第一电容c1，电流信号分别与运算放大器的反相输入端、第一电容c1的一端、第一开关s1的一端连接，运算放大器的同相输入端连接预设共模电压v
cm
，第一电容c1的另一端、第一开关s1的另一端与运算放大器的输出端连接，运算放大器的输出端为积分电路的输出端；所述sr锁存器输出的脉冲信号反馈给积分电路的第一开关s1，控制第一开关s1的闭合与断开。
14.作为本发明的一种优选技术方案，所述动态比较器为四输入动态比较器，包括第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第五晶体管q5、第六晶体管q6、第七晶体管q7、第八晶体管q8、第九晶体管q9、第十晶体管q10、第十一晶体管q11、第十二晶体管q12、第十三晶体管q13；
15.第九晶体管q9的栅极为动态比较器的第一输入端1 连接积分电路的输出端，第十晶体q10的栅极为动态比较器的第二输入端2 连接阈值电压vref，第九晶体管q9的漏极和第十晶体管q10的漏极相连，且该连接节点分别与第一晶体管q1的漏极、第七晶体管q7的源极相连，第十一晶体管q11的栅极为动态比较器的第三输入端2-连接采样保持电路的输出端，第十二晶体管q12的栅极为动态比较器的第四输入端1-连接阈值电压vref，第十一晶体管q11的漏极和第十二晶体管q12的漏极相连，且该连接节点分别与第六晶体管q6的漏极、第八晶体管q8的源极相连，第九晶体管q9、第十晶体管q10、第十一晶体管q11、第十二晶体管q12的源极均与第十三晶体管q13的漏极连接，第一晶体管的栅极q1与第二晶体管q2的栅极相连，第五晶体管q5的栅极与第六晶体管q6的栅极相连，第三晶体管q3的栅极和漏极分
别与第七晶体管q7的栅极和漏极相连，第四晶体管q4的栅极和漏极分别与第八晶体管q8的栅极和漏极相连，第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第五晶体管q5、第六晶体管q6的源极连接动态比较器的工作电压，时钟源信号分别连接第十三晶体管q13的栅极、第一晶体管q1的栅极与第二晶体管q2的栅极的连接节点、第五晶体管q5的栅极与第六晶体管q6的栅极的连接节点，第三晶体管q3的栅极与第七晶体管q7的栅极的连接节点、第四晶体管q4的漏极与第八晶体管q8的漏极的连接节点、以及第五晶体管q5的漏极相连，且该连接节点为动态比较器的第一输出端p 接入sr锁存器的s端，第四晶体管q4的栅极与第八晶体管q8的栅极的连接节点、第三晶体管q3的漏极与第七晶体管q7的漏极的连接节点、以及第二晶体管q2的漏极相连，且该连接节点为动态比较器的第二输出端p-接入sr锁存器的r端；
16.其中第一晶体管q1，第二晶体管q2，第三晶体管q3，第四晶体管q4，第五晶体管q5和第六晶体管q6为p型mos晶体管；第七晶体管q7，第八晶体管q8，第九晶体管q9，第十晶体管q10，第十一晶体管q11，第十二晶体管q12和第十三晶体管q13为n型mos晶体管。
17.作为本发明的一种优选技术方案，所述动态比较器的第二输入端2 连接的阈值电压vref，通过采样电路后接入动态比较器的第二输入端2 ，该采样电路与所述采样保持电路结构相同，该采样电路输入端连接阈值电压vref，该采样电路输出端连接所述动态比较器的第二输入端2 。
18.本发明的有益效果是：本发明提供了一种基于动态比较器和动态误差补偿的电流频率转换电路，根据动态误差补偿原理消除误差，把上一周期转换误差，通过延时之后放在当前周期转换中减掉，同时当前周期转换又产生新的误差传入下一个周期，前后两次转换时间相加的时候，时间转换误差就能互相抵消，消除动态比较器的时钟沿与过零点不对齐的测量误差问题，本发明选用四输入动态比较器和采样保持电路精简电路，结构简单，有效的解决了动态比较器时钟沿和过零点不对齐的测量误差问题。
附图说明
19.图1为本发明基于动态比较器和动态误差补偿的电流频率转换电路；
20.图2为基于动态比较器和动态误差补偿的电流频率转换电路波形；
21.图3为四输入比较器电路结构图；
22.图4a为采样保持电路原理图；
23.图4b为采样保持电路的控制时钟时序图；
24.图5为采样保持电路结构图。
25.附图标记：1-积分电路，2-动态比较器，3-sr锁存器，4-采样保持电路，5-延时单元，6-时钟源，a-积分电路输出信号,b-动态比较器第一输出端输出信号,c-动态比较器第二输出端输出信号,d-时钟源信号，e-采样保持电路输出信号。
具体实施方式
26.下面的实施例可使本专业技术人员更全面地理解本发明，但不以任何方式限制本发明。
27.本发明所要解决的技术问题是动态时间比较器的时钟沿与过零点不对齐的测量
误差问题，通过结合动态比较器和动态误差补偿来减小误差，实现高精度的测量。动态误差补偿是通过对信号的加减运算来实现，传统的信号加减需要围绕运放搭建的模拟运算电路，但是本发明选用四输入动态比较器和开关电容的采样保持电路，来精简电路的实现。我们发明的电路相对传统的方案相比，可以有效的减小测量误差，如图1所示为我们发明的基于动态比较器和动态误差补偿的电流频率转换电路。
28.一种基于动态比较器和动态误差补偿的电流频率转换电路，包含积分电路1、动态比较器2、sr锁存器3、时钟源6，积分电路1的输入端作为电流频率转换电路的输入端，积分电路1的输出端连接动态比较器2的输入端，动态比较器2的输出端取反连接sr锁存器3的输入端，sr锁存器3的输出端反馈接入积分电路1，并且sr锁存器3的输出端作为电流频率转换电路的输出端；电流信号接入积分电路1的输入端，经积分电路1将电流信号转换为电压信号v
x
，并将电压信号输出给动态比较器2的输入端，动态比较器2在时钟源6的时钟周期控制下用于将电压信号与阈值电压vref进行比较，并将当前时钟周期的比较结果输出给sr锁存器3，sr锁存器3输出当前时钟周期电流信号对应的脉冲信号并将输出的脉冲信号反馈给积分电路1。
29.还包括采样保持电路4，采样保持电路4的输入端与所述积分电路1的输出端连接，采样保持电路4的输出端接入所述动态比较器2，采样保持电路4在sr锁存器3输出的脉冲信号控制下用于对当前时钟周期积分电路1输出的电压信号进行采样保持，并且将上一时钟周期的采样保持信号输入所述动态比较器2的当前时钟周期中。采样保持电路4的原理图如图4a所示。采样电容c2和c3两端接有复位开关，复位开关同样采用mos开关，采样电容c2和c3一端接入开关电路，另一端接入阈值电压vref，防止采样信号悬空，不稳定。采样保持电路4的工作时序如图4b所示，由sr锁存器3输出信号f控制。
30.工作过程如下，积分电路1由运算放大器、反馈电容c1和开关s1组成，反馈电容c1和开关s1并联，并联一端连接运算放大器的负相输入端，另一端连接运算放大器的输出端，开关s1由sr锁存器3的输出信号f控制。运算放大器的负相输入电流信号由电流源提供，正相输入端信号为预设共模电压v
cm
。积分电路1的输出信号连接动态比较器2的1 端，并通过采样保持电路4和延时电路连接动态比较器250的2-端，阈值电压vref连接动态比较器2的1-端和2 端。时钟源6产生时钟信号接入动态比较器2，提供工作时钟。动态比较器2的输出信号b连接sr锁存器3的s端，动态比较器2的输出信号c连接sr锁存器3的r端，sr锁存器3的q端输出信号f为转换频率信号，并控制开关工作，当信号f为低电平时，开关断开，反馈电容c1开始充电，当信号f为高电平时，开关闭合，反馈电容c2开始放电。反馈电容的一次充放电为一次转换周期，积分电路1把输入电流信号转换为电压信号，每当时钟源6的时钟周期到来时，四输入动态比较器开始工作，从而产生一次转换周期的测量误差δt
n-1
，同时采样保持电路4在每次时钟周期进行采样保持信号并输出上一时钟周期的采样保持信号，通过采样保持电路4把上一个转换周期的误差δt
n-1
送入当前转换周期，并且该转换周期产生新的测量误差δtn，并送入下一个转换周期，这样依次进行测量，把n次测量结果累加后，前后误差抵消，只剩下第一次测量误差和最后一次测量误差，测量的次数越多，平均下来的误差将慢慢趋于零，实现误差消除。图2为本发明基于动态比较器和动态误差补偿的电流频率转换电路波形。
31.所述采样保持电路4如图5所示，包括第十四晶体管q14、第十五晶体管q15、第十六
晶体管q16、第十七晶体管q17、第十八晶体管q18、第十九晶体管q19、第二电容c2、第三电容c3；所述积分电路1的输出端分别连接第十四晶体管q14的源极、第十七晶体管q17的源极，第十四晶体管q14的漏极分别连接第十五晶体管q15的源极、第十六晶体管q16的漏极、第二电容c2的一端，第二电容c2的另一端与第十六晶体管q16的源极接阈值电压vref，防止采样信号悬空，不稳定，第十七晶体管q17的漏极分别连接第十八晶体管q18的源极、第十九晶体管q19的漏极、第三电容的一端，第十九晶体管q19的源极与第三电容的另一端接阈值电压vref，防止采样信号悬空，不稳定，第十八晶体管q18的漏极与第十五晶体管q15的漏极连接，且该连接节点为采样保持电路4的输出端；其中第十四晶体管q14、第十五晶体管q15、第十六晶体管q16、第十七晶体管q17、第十八晶体管q18、第十九晶体管q19为n型mos晶体管。由于nmos晶体管相比pmos晶体管，相应速度更快，晶体管都采用nmos管。
32.所述采样保持电路4在sr锁存器3输出的脉冲信号控制过程如下：
33.sr锁存器3输出的脉冲信号f经二分频电路得到逻辑信号a，逻辑信号a取反得到逻辑信号b，脉冲信号f与逻辑信号a通过与门电路控制第十六晶体管q16的开合，脉冲信号f与逻辑信号b通过与门电路控制第十九晶体管q19的开合，脉冲信号f取反与逻辑信号a通过与门电路控制第十四晶体管q14、第十八晶体管q18的开合，脉冲信号f取反与逻辑信号b通过与门电路控制第十五晶体管q15、第十七晶体管q17的开合；
34.当f为高电平，a为高电平时，第十六晶体管q16闭合,首先释放采样电容c2上的多余电荷；当f为低电平，a为高电平时，第十四晶体管q14和第十八晶体管q18闭合，第二电容c2开始对当前时钟周期的积分电路1输出信号进行采样保持，第三电容c3释放上一时钟周期的采样保持信号，采样保持电路4输出上一时钟周期的采样保持信号，在脉冲信号f的一个时钟周期内完成一次采样保持；当f为高电平，b为高电平时，第十九晶体管q19闭合,释放采样电容c3上的多余电荷；当f为低电平，b为高电平时，第十五晶体管q15和第十七晶体管q17闭合，第三电容c3开始对当前时钟周期的积分电路1输出信号进行采样保持，第二电容c2释放上一时钟周期的采样保持信号，采样保持电路4输出上一时钟周期的采样信号，在脉冲信号f的一个时钟周期内完成采样保持。采样电容c2和c3交替工作,实现交替采样保持。
35.所述积分电路1包括运算放大器、第一开关s1、第一电容c1，电流信号分别与运算放大器的反相输入端、第一电容c1的一端、第一开关s1的一端连接，运算放大器的同相输入端连接预设共模电压v
cm
，第一电容c1的另一端、第一开关s1的另一端与运算放大器的输出端连接，运算放大器的输出端为积分电路1的输出端；所述sr锁存器3输出的脉冲信号反馈给积分电路1的第一开关s1，控制第一开关s1的闭合与断开。开关第一状态关断状态对反馈电容进行充电，开关第二状态闭合状态对反馈电容进行放电。所述sr锁存器3具有两个输入端，一个输出端，输出端控制积分电路1的开关工作。
36.所述动态比较器2为四输入动态比较器2，如图3所示，具有四个输入端，两个主输入端1 和1-，两个辅助输入端2 和2-，比较所述积分电路1的输出和阈值信号，两个输出端，一个时钟输入端，所述动态比较器2由外部时钟源6控制工作，包括第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第五晶体管q5、第六晶体管q6、第七晶体管q7、第八晶体管q8、第九晶体管q9、第十晶体管q10、第十一晶体管q11、第十二晶体管q12、第十三晶体管q13；第九晶体管q9的栅极为动态比较器2的第一输入端1 连接积分电路1的输出端，第十晶体q10的栅极为动态比较器2的第二输入端2 连接阈值电压vref，第九晶体管q9的漏极和
第十晶体管q10的漏极相连，且该连接节点分别与第一晶体管q1的漏极、第七晶体管q7的源极相连，第十一晶体管q11的栅极为动态比较器2的第三输入端2-连接采样保持电路4的输出端，附图中的延时单元5表示代表电路的传播延时，表示将信号延时了一个采样周期，第十二晶体管q12的栅极为动态比较器2的第四输入端1-连接阈值电压vref，第十一晶体管q11的漏极和第十二晶体管q12的漏极相连，且该连接节点分别与第六晶体管q6的漏极、第八晶体管q8的源极相连，第九晶体管q9、第十晶体管q10、第十一晶体管q11、第十二晶体管q12的源极均与第十三晶体管q13的漏极连接，第一晶体管的栅极q1与第二晶体管q2的栅极相连，第五晶体管q5的栅极与第六晶体管q6的栅极相连，第三晶体管q3的栅极和漏极分别与第七晶体管q7的栅极和漏极相连，第四晶体管q4的栅极和漏极分别与第八晶体管q8的栅极和漏极相连，第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第五晶体管q5、第六晶体管q6的源极连接动态比较器2的工作电压v
dd
，时钟源6信号分别连接第十三晶体管q13的栅极、第一晶体管q1的栅极与第二晶体管q2的栅极的连接节点、第五晶体管q5的栅极与第六晶体管q6的栅极的连接节点，第三晶体管q3的栅极与第七晶体管q7的栅极的连接节点、第四晶体管q4的漏极与第八晶体管q8的漏极的连接节点、以及第五晶体管q5的漏极相连，且该连接节点为动态比较器2的第一输出端p 接入sr锁存器3的s端，第四晶体管q4的栅极与第八晶体管q8的栅极的连接节点、第三晶体管q3的漏极与第七晶体管q7的漏极的连接节点、以及第二晶体管q2的漏极相连，且该连接节点为动态比较器2的第二输出端p-接入sr锁存器3的r端；其中第一晶体管q1，第二晶体管q2，第三晶体管q3，第四晶体管q4，第五晶体管q5和第六晶体管q6为p型mos晶体管；第七晶体管q7，第八晶体管q8，第九晶体管q9，第十晶体管q10，第十一晶体管q11，第十二晶体管q12和第十三晶体管q13为n型mos晶体管。所述动态比较器2的第二输入端2 连接的阈值电压vref，通过采样电路后接入动态比较器2的第二输入端2 ，该采样电路与所述采样保持电路4结构相同，该采样电路输入端连接阈值电压vref，为了补偿采样保持电路的电荷注入，该采样电路输出端连接所述动态比较器2的第二输入端2 。
37.动态比较器2比较的过程如下：首先电流源对电容进行充放电工作，积分电路1把输入电流信号转换为电压信号输出，每当比较器时钟信号到来时，动态比较器2开始比较工作，比较的是信号a和阈值电压vref(1 和1-比较)，产生测量误差，并在这个时钟周期采样保持电路4会采样信号a，下一个时钟周期到来时，此时新的电压信号a会和vref进行比较，产生新的测量误差，并且采样保持电路4将输出上一个时钟周期的信号a和vref比较(2 和2-进行比较)，这个时候产生的是会产生上一个时钟周期测量误差，不断迭代，这样也就相当于把上个转换周期的误差引入到了新的转换周期里。这样依次迭代，就是把n次测量结果累加后，前后误差抵消，实现了误差消除。因为四输入比较器的信号16的采样保持接入的是2-端，实现的是1-z-1
，这里误差是新的误差减去前一个误差，所以相加之后就会相互抵消。
38.本发明根据动态误差补偿原理消除误差。发明的基本思想是把上一次转换的时间转换误差，通过延时之后放在这一次转换中减掉，同时这一次转换又产生新的误差传入下一个转换周期。这样前后两次转换时间相加的时候，时间转换误差就能互相抵消。但是时间转换误差并不能直接提取，因为电荷积分电路1是线性的，所以转换时间误差是正比于vpeak-vref。vpeak是过零以后动态比较器2在时钟沿看到的电压，vref是阈值电压。
39.根据动态误差补偿原理可以得到公式：
40.tn＝t δtn41.其中，tn为第n次转换时动态比较器输出的总时间，t为电荷积分器输出从起点到vref所消耗的时间，δtn为n次转换的时间转换误差。
[0042][0043]
t
总
为动态比较器总的工作时间，δtn为该转换周期的时间转换误差，δt
n-1
为上一个转换周期的时间转换误差，t为电荷积分器13输出从起点到vref所消耗的时间。从公式可以看出，前后误差相互抵消，只剩下最后一次误差减去第一次误差，那么累加的次数越多，平均下来误差就慢慢的趋进于零，实现高精度的测量。
[0044]
本发明设计了一种基于动态比较器和动态误差补偿的电流频率转换电路，根据动态误差补偿原理消除误差，把上一周期转换误差，通过延时之后放在当前周期转换中减掉，同时当前周期转换又产生新的误差传入下一个周期，前后两次转换时间相加的时候，时间转换误差就能互相抵消，消除动态比较器的时钟沿与过零点不对齐的测量误差问题，本发明选用四输入动态比较器和采样保持电路精简电路，结构简单，有效的解决了动态比较器时钟沿和过零点不对齐的测量误差问题。
[0045]
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。