半导体结构及用于形成隔离结构的方法与流程

1.本发明实施例涉及包含隔离结构的半导体结构及用于形成隔离结构的方法。


背景技术：

2.在如今的集成电路产业中，在单个芯片上构建数十万个半导体装置。芯片上的装置可经电隔离以确保其独立地操作而不干扰另一装置。隔离半导体装置的技术已成为现代半导体技术的重要方面以用于不同装置或不同功能区的分离。随着半导体装置的高度集成，装置的不当电隔离可导致电流泄漏，此可导致大量功率的损耗以及损及功能性。降低功能性的一些实例包含暂时或永久损坏电路的闩锁效应、噪声裕度降级、电压偏移及串扰。
3.浅沟槽隔离(或简称为隔离)是特别用于具有高集成度的半导体芯片的电隔离技术。一般来说，隔离技术涉及在半导体晶片的隔离区域或区中形成浅沟槽。接着，使用例如二氧化硅的电介质材料填充浅沟槽以在随后形成于经填充沟槽的任一侧上的作用区中的装置之间提供电隔离。


技术实现要素：

4.根据本发明的实施例，一种半导体结构包括：半导体衬底；图像传感器；及隔离结构，其相邻于所述图像传感器且放置于所述半导体衬底中，其中所述隔离结构包括：第一氧化物层；第二氧化物层，其在所述第一氧化物层上方；及电荷俘获层，其放置于所述第一氧化物层与所述第二氧化物层之间，其中所述电荷俘获层包括不同于所述第一氧化物层及所述第二氧化物层的材料的材料。
5.根据本发明的实施例，一种半导体结构包括：半导体衬底，其包括传感器阵列区及外围区；第一隔离结构，其放置于所述传感器阵列区中，其中所述第一隔离结构包括：第一绝缘层；第二绝缘层，其在所述第一绝缘层上方；及第一电荷俘获层，其放置于所述第一绝缘层与所述第二绝缘层之间；及第二隔离结构，其放置于所述外围区中，其中所述第二隔离结构包括：第三绝缘层；第四绝缘层，其在所述第三绝缘层上方；及第二电荷俘获层，其放置于所述第三绝缘层与所述第四绝缘层之间，其中所述第一绝缘层及所述第三绝缘层包括类似材料，所述第二绝缘层及所述第四绝缘层包括类似材料，所述第一电荷俘获层及所述第二电荷俘获层包括类似材料，且所述第一电荷俘获层及所述第二电荷俘获层的所述材料不同于所述第一、第二、第三及第四绝缘层的材料。
6.根据本发明的实施例，一种用于形成隔离结构的方法包括：在半导体衬底中形成沟槽；形成覆盖所述沟槽的底部及侧壁的第一绝缘层；在所述第一绝缘层上形成电荷俘获层；及使用第二绝缘层填充所述沟槽，其中所述电荷俘获层包括不同于所述第一绝缘层及所述第二绝缘层的材料的材料。
附图说明
7.当结合附图阅读时从下列实施方式更好理解本揭露的方面。应注意，根据行业中
的标准实践，各种构件不按比例绘制。事实上，为清晰论述，各种构件的尺寸可任意增大或减小。
8.图1是表示根据本揭露的方面的用于形成隔离结构的方法的流程图。
9.图2到图8是说明在一或多个实施例中的根据本揭露的方面建构的处于各个制造阶段的包含隔离结构的半导体结构的示意图，其中图3a及图3b是说明根据不同实施例的半导体结构的示意图。
10.图9是在一或多个实施例中的根据本揭露的方面的隔离结构的放大视图。
11.图10a及图10b是说明在一或多个实施例中的根据本揭露的方面的半导体结构中的隔离结构的示意图。
具体实施方式
12.以下揭露提供用于实施所提供标的物的不同构件的许多不同实施例或实例。在下文描述元件及布置的特定实例以简化本揭露。当然，这些仅是实例且不希望具限制性。例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
13.此外，为便于描述，例如“在
……
下方”、“在
……
下”、“下”、“在
……
上方”、“上”、“在
……
上”及类似物的空间相对术语可在本文中用于描述一个元件或构件与图中说明的另一元件或构件的关系。除图中描绘的定向外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述符。
14.如本文中使用，尽管例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，但这些元件、组件、区、层及/或区段不应被这些术语限制。这些术语仅可用于将一个元件、组件、区、层或区段彼此区分。例如“第一”、“第二”及“第三”的术语当在本文中使用时并不暗示序列或顺序，除非由上下文明确指示。
15.尽管陈述本揭露的广泛范围的数值范围及参数是近似值，但尽可能精确地报告在特定实例中陈述的数值。然而，任何数值固有地含有必然由相应测试测量中发现的标准偏差所引起的某些误差。而且，如本文中使用，术语“基本上”、“近似”或“约”通常意味着在可由所属领域的一般技术人员所预期的值或范围内。替代地，术语“基本上”、“近似”或“约”意味着在由所属领域的一般技术人员考虑时在平均值的可接受标准误差内。所属领域的一般技术人员可理解，可接受标准误差可根据不同技术而变化。除了在操作/工作实例中之外，或除非另外明确指定，否则全部数值范围、量、值及百分比(例如针对材料数量、持续时间、温度、操作条件、量的比率及本文中公开的其类似物的数值范围、量、值及百分比)应被理解为在全部例子中由术语“基本上”、“近似”或“约”修饰。因此，除非相反地指示，否则本揭露及所附权利要求书中陈述的数值参数是可任选地变化的近似值。至少，每一数值参数应依据所报告有效数字的数目且通过应用普通舍入技术而理解。本文中可将范围表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中公开的全部范围都包含端
点。
16.虽然互补金属氧化物半导体(cmos)规模的最近缩小使电路及系统设计者能够将大量功能性封装到硅芯片上，但此按比例缩小同时在芯片与外部世界介接的能力方面产生数个显著问题。例如，可需要离子植入及退火以形成包围传感器阵列区中的隔离结构的掺杂区。提供此掺杂区以减少相邻像素或图像传感器之间的电子泄漏。然而，在外围区中无需此掺杂区。因此，在传感器阵列区及外围区两者中形成沟槽之后，进一步需要保护掩模及光刻操作以保护外围区。在使用电介质材料填充沟槽之前，对通过传感器阵列区中的沟槽暴露的衬底的一部分执行离子植入。因此，离子植入可损坏衬底。在一些比较方法中，可在衬底中引发缺陷，且非所要地增加电子泄漏。
17.因此，本揭露提供一种用于形成能够减轻上文提及的问题的隔离结构的方法。在一些实施例中，本揭露提供一种用于形成包含能够减少使用保护掩模且执行光刻操作的需求的隔离的半导体结构的方法。此外，所述方法将掺杂区替换为电荷俘获层，借此无需执行用于形成掺杂区的离子植入，使得可减轻由离子植入引起的缺陷问题及泄漏问题。
18.图1是表示根据本揭露的方面的用于形成隔离结构的方法10的流程图。用于形成隔离结构10的方法包含数个操作(102、104、106及108)且在下文根据一或多个实施例进一步描述。应注意，可在各种方面的范围内省略、重新布置或以其它方式修改方法10的操作。应进一步注意，可在方法10之前、期间及之后提供额外操作，且仅在本文中简略描述一些其它操作。因此，其它实施方案在本文中描述的各种方面的范围内是可行的。
19.图2到图8是说明在一或多个实施例中的根据本揭露的方面建构的处于各个制造阶段的包含隔离结构的半导体结构200的示意图。在一些实施例中，在操作102中，方法10包含在半导体衬底202中形成沟槽220a、220b。参考图2，在一些实施例中，接收或提供半导体衬底202。在一些实施例中，半导体衬底202包含硅(si)。在一些实施例中，半导体衬底202中还可包含其它常用材料，例如碳(c)、锗(ge)、镓(ga)、砷(as)、氮(n)、铟(in)、磷(p)及类似物。可使用用于半导体衬底的化合物材料，例如sige、sic、gaas、inas或inp及其组合。在一些实施例中，半导体衬底202可包含绝缘体上覆硅(soi)衬底。
20.在一些实施例中，半导体结构200可与图像传感器装置集成。在这些实施例中，半导体衬底202具有传感器阵列区204a及界定于其上的外围区204b，如图2中展示。传感器阵列区204a用于容纳图像传感器及用于在光取样时间间隔期间接收与由图像传感器接收的光的强度成比例的信号的(若干)相关联晶体管。外围区204b用于容纳用于形成用于提供除图像传感器的功能之外的功能的电路系统的装置，例如输入/输出缓冲器及逻辑电路系统。此电路系统可包含用于操作图像传感器的逻辑电路系统及用于将对应于经感测光的数据传输到外部装置的电路系统。在一些实施例中，外围区204b可定位成相邻于传感器阵列区204a。
21.仍参考图2，在一些实施例中，可在半导体衬底202的顶表面上方形成垫层210及硬掩模层212。在一些实施例中，垫层210可为包含例如使用热氧化工艺形成的氧化硅的薄膜。垫层210可充当半导体衬底202与硬掩模层212之间的粘合层。垫层210还可充当用于蚀刻硬掩模层212的蚀刻停止层及缓冲层以减小由硬掩模层212引起的应力。在一些实施例中，硬掩模层212可包含氮化硅(sin)，但本揭露不限于此。在一些实施例中，可在硬掩模层212上形成富硅氧化物(sro)层213及图案化光致抗蚀剂215。图案化光致抗蚀剂215可具有定义待
形成的隔离结构的位置及尺寸的开口。
22.在一些实施例中，sro层213及硬掩模层212通过图案化光致抗蚀剂215进行图案化，使得开口经转印到sro层213及硬掩模层212。因此，形成图案化sro层213及图案化硬掩模层212。在一些实施例中，随后，垫层210及半导体衬底202经蚀刻穿过图案化sro层213及图案化硬掩模层212。因此，在衬底202中形成至少一沟槽。在这些实施例中，形成多个沟槽220a-1、220a-2及220b。另外，传感器阵列区204a中的沟槽220a-1、220a-2及外围区204b中的沟槽220b可各自以所需数量形成。
23.在一些实施例中，在传感器阵列区204a中形成沟槽220a-1及220a-2，且在外围区204b中形成沟槽220b，如图2中展示。在一些实施例中，沟槽220a-1、220a-2及220b可包含相同深度。例如，沟槽220a-1、220a-2及220b的深度可在约1500埃与2500埃之间，但本揭露不限于此。在一些实施例中，沟槽220a-1、220a-2及220b的宽度可在约700埃与5000埃之间，但本揭露不限于此。在一些实施例中，传感器阵列区204a中的沟槽220a-1的宽度与外围区204b中的沟槽220b的宽度类似。在一些实施例中，传感器阵列区204a中的沟槽220a-2的宽度与外围区204b中的沟槽220b的宽度不同。例如，沟槽220a-2的宽度大于沟槽220b的宽度。在一些实施例中，可在形成沟槽220a-1、220a-2及220b之后移除图案化光致抗蚀剂215及图案化sro层213。
24.在一些实施例中，在操作104中，方法10包含形成覆盖沟槽220a-1、220a-2及220b的底部及侧壁的第一绝缘层230。在一些实施例中，第一绝缘层230包含氧化硅(sio
x
)，但本揭露不限于此。因此，在一些实施例中，第一绝缘层230可被称为第一氧化物层。参考图3a，在一些实施例中，可通过沉积操作形成第一绝缘层230。例如，可通过化学气相沉积(cvd)、原子层沉积(ald)、高密度等离子体cvd(hdp-cvd)、物理气相沉积(pvd)或其它适合沉积形成第一绝缘层230。第一绝缘层230的厚度可在约10埃与100埃之间，但本揭露不限于此。在这些实施例中，第一绝缘层230不仅可覆盖每一沟槽220a-1、220a-2、220b的底部及侧壁，而且可覆盖图案化硬掩模层212的顶表面，如图3a中展示。
25.在一些实施例中，可通过热氧化、快速热氧化或其它适合氧化形成第一绝缘层230(即，第一氧化物层)230。在示范性实施例中，可使用在大于1000℃的温度下且在氧气中以约1小时到约2小时之间的工艺持续时间执行的干热氧化操作形成第一绝缘层230，但本揭露不限于此。在这些实施例中，可在通过沟槽220a-1、220a-2、220b的底部及侧壁暴露的半导体衬底202的一部分上方形成第一绝缘层230。因此，图案化硬掩模层212的顶表面不具有第一绝缘层230，如图3b中展示。
26.第一绝缘层230具有若干目的。在一些实施例中，用于形成第一绝缘层230的氧化可通过消耗通过沟槽220a-1、220a-2、220b的底部及侧壁暴露的少量衬底材料来修复对沟槽220a-1、220a-2、220b的底部及侧壁的蚀刻引起的损坏。在一些实施例中，用于形成第一绝缘层230的氧化可围绕沟槽220a-1、220a-2、220b的上拐角，借此最小化可由作用区域边缘处的尖拐角导致的边缘场。在一些比较方法中，这些场可在作用区域边缘处形成寄生低阈值电压晶体管且因此使主装置的次阈值特性降级。
27.在一些实施例中，无论形成方法如何，第一绝缘层230(即，第一氧化物层)有助于减少半导体衬底202与随后形成的材料之间的界面处的晶体缺陷。借此最小化界面陷阱，即，氧化物/半导体界面处的电活性缺陷。换句话来说，第一绝缘层230可在沟槽220a-1、
220a-2、220b的底部及侧壁与随后形成的层之间提供高质量界面。
28.请参考图4到图8。应注意，尽管图4到图8中展示的半导体结构处于图3a中展示的阶段之后的各个阶段，但可对图3b中展示的半导体结构执行相同操作；因此，为简洁起见省略对细节的重复描述。
29.参考图4，在一些实施例中，在操作106中，方法10包含在第一绝缘层230上形成电荷俘获层240。电荷俘获层240包含不同于第一绝缘层230的材料的材料。在一些实施例中，电荷俘获层240可包含氮化硅(x)，但本揭露不限于此。如图4中展示，电荷俘获层240通过第一绝缘层230与通过沟槽220a-1、220a-2、220b的底部及侧壁暴露的衬底材料分离。在一些实施例中，电荷俘获层240的厚度小于第一绝缘层230的厚度。在一些实施例中，电荷俘获层240的厚度在约10埃与40埃之间，但本揭露不限于此。在一些比较方法中，当电荷俘获层240的厚度小于约10埃时，可提供数量不足的正固定电荷。在一些替代比较方法中，当电荷俘获层240的厚度大于40埃时，可在半导体衬底202上引入非所要应力。
30.参考图5，在一些实施例中，在操作108中，方法10包含使用第二绝缘层250填充沟槽220a-1、220a-2及220b。在一些实施例中，第二绝缘层250包含不同于电荷俘获层240的材料的材料。在一些实施例中，第二绝缘层250可包含二氧化硅(sio2)。因此，其可被称为第二氧化物层250。然而，可使用其它适合绝缘材料来形成第二绝缘层250。例如，第二绝缘层250可包含半导体氧化物、半导体氧氮化物、氟化硅酸盐玻璃(fsg)、低介电系数材料或其组合。第二绝缘层250的厚度可在约3,000埃与约6,000埃之间，但本揭露不限于此。第二绝缘层250充当填充沟槽220a-1、220a-2及220b的间隙填充材料。如图5中展示，使用第二绝缘层250填充沟槽220a-1、220a-2及220b。此外，第二绝缘层250覆盖电荷俘获层240的顶表面。在一些实施例中，可使用hdp-cvd、低大气压cvd(sacvd)、高纵横比工艺(harp)、旋涂工艺或其它适合操作形成第二绝缘层250。在一个此实施例中，使用cvd工艺以沉积包含第二绝缘层250的材料及处于液体或半液体状态的溶剂两者的可流动电介质材料。使用固化工艺以移除溶剂，从而留下处于固体状态的第二绝缘层250。
31.参考图6，执行例如化学机械抛光/平坦化(cmp)的平坦化操作以移除多余材料。在一些实施例中，cmp可使用图案化硬掩模层212作为cmp停止件以防止半导体衬底202的平坦化。在一些实施例中，cmp完全移除图案化硬掩模层212。在这些实施例中，cmp移除第二绝缘层250的一部分、电荷俘获层240的一部分、第一绝缘层230的一部分及图案化硬掩模层212，如图6中展示。在一些实施例中，在平坦化操作之后，垫层210保留在半导体衬底202上方。在其它实施例中，在平坦化操作之后，垫层210从半导体衬底202移除。因此，在传感器阵列区204a中形成隔离结构260a-1及260a-2，且在外围区204b中形成隔离结构260b。
32.参考图7，在一些实施例中，可执行一些前段工艺(feol)操作以在传感器阵列区204a中的扩散区270a-1及其它扩散区270a-2中形成像素图像传感器，例如光电二极管或钉扎层光电二极管。此外，可在外围区204b中形成扩散区270b-1及270b-2以形成可用于例如在外围区204b中形成cmos逻辑装置的掺杂阱。在这些实施例中，扩散区270b-1及扩散区270b-2可包含互补类型的掺杂剂(即，p型掺杂剂及n型掺杂剂)。在一些实施例中，扩散区270a-1及270a-2可任选地分别包含一或多个掺杂区，但未展示。在一些实施例中，可在形成隔离结构260a-1、260a-2及260b之前形成扩散区270a-1、270a-2、270b-1及270b-2，但本揭露不限于此。
33.仍参考图7，在一些实施例中，可执行feol操作以形成上覆于传感器阵列区204a中的扩散区270a-2的栅极结构272a。此外，在外围区204b中形成上覆于扩散区270b-1的栅极结构272b-1及上覆于扩散区270b-2的栅极结构272b-2。栅极结构272a、272b-1及272b-2可包含栅极导电层及栅极电介质层。栅极导电层例如可由掺杂多晶硅材料形成，或可使用金属栅极操作形成。栅极电介质层可包含氧化硅或高介电系数栅极电介质材料。在一些实施例中，可执行feol操作以形成扩散区270b-1及270b-2中的轻掺杂漏极(ldd)(未展示)、栅极结构272a、272b-1及272b-2的侧壁上方的间隔件(未展示)及扩散区270b-1、270b-2中的源极/漏极区274b-1、274b-2。
34.在一些实施例中，扩散区270a-2与门极结构272a可形成光电二极管转移晶体管，但本揭露不限于此。例如，转移晶体管可用于将对应于由图像传感器(即，形成于扩散区270a-1中的光电二极管)感测的光的电荷转移到存储节点(未展示)中。在一些实施例中，可在传感器阵列区204a中形成用于每一图像传感器的复位晶体管、源极跟随器晶体管及读取选择晶体管。例如，可与传感器阵列区204a中的图像传感器形成三晶体管(3t)及四晶体管(4t)像素电路。
35.已知，前侧照明(fsi)及后侧照明(bsi)图像传感器两者都可包含上文提及的半导体结构200。然而，当使用fsi图像传感器时，照射在传感器中的光电二极管上的光必须首先穿过上覆于衬底的前侧的金属化层及层间电介质材料，借此降低照射在光电二极管上的亮度，降低qe，增加噪声(降低snr)，且通常降低传感器装置的性能。因此，越来越多地使用bsi图像传感器。在一些实施例中，由本揭露提供的半导体结构200可与bsi图像传感器集成。在这些实施例中，光从后侧202b进入半导体衬底202，且照射在图像传感器270上的光横穿相对薄半导体层而不必横穿任何上覆金属化层或电介质间层，此与fsi图像传感器的功能形成鲜明对比。因此，使用bsi图像传感器可增加图像传感器性能。
36.参考图8，在一些实施例中，在形成图像传感器及装置(即，图7中展示的晶体管)之后，可对半导体衬底202的前侧202f上方及装置上方的beol金属化堆叠280执行中段工艺(meol)及后段工艺(beol)操作。beol金属化堆叠280包含堆叠在层间介电质(ild)层286中的多个金属化层282及通路结构284。金属化层282通过通路结构284电连接。此外，通过meol操作形成接点结构288以将beol金属化堆叠280电连接到装置。例如，金属化层282可耦合到栅极结构(即，栅极结构272a)。金属化层282可耦合到源极/漏极区(即，源极/漏极区274b-2)。金属化层282可进一步耦合到扩散区或其它结构，但未展示。在一些实施例中，ild层286可包含低介电系数材料(即，具有小于3.9的介电常数的电介质材料)或氧化物，但本揭露不限于此。多个金属化层282及通路结构284可包含例如铜(cu)、钨(w)或铝(al)的金属，但本揭露不限于此。在一些实施例中，另一衬底(未展示)可放置于金属化结构280与例如球栅阵列(bga)(未展示)的外部连接器之间。半导体结构200可通过外部连接器电连接到其它装置或电路，但本揭露不限于此。
37.参考图8，在一些实施例中，提供半导体结构200。半导体结构200包含半导体衬底202，且半导体衬底202具有传感器阵列区204a及界定在其上的外围区204b。在一些实施例中，传感器阵列区204a可由外围区204b包围。换句话来说，外围区204b可具有包围传感器阵列区204a的框架式配置，但本揭露不限于此。可在阵列区204a中形成多个图像传感器及相关装置。尽管仅展示一个图像传感器，但所属领域的技术人员将理解，图像传感器的宽度可
彼此相等或替代地彼此不同。此外，图像传感器可彼此变化以具有不同结深度、厚度等。为简单起见，仅说明一个图像传感器，但应理解，可实施任何数目个辐射感测区。
38.在一些实施例中，图像传感器可布置成列及行阵列。在一些实施例中，可在外围区204b中形成用于形成用于提供除图像传感器的功能之外的功能的电路系统的装置，例如输入输出缓冲器及逻辑电路系统。
39.在一些实施例中，上文提及的装置、装置的掺杂区、装置的扩散区及区204a、204b可通过隔离结构彼此隔离。如图8中展示，可在传感器阵列区204a中形成隔离结构260a-1及260a-2，且可在外围区204b中形成隔离结构260b。在一些实施例中，隔离结构260a-1或260a-2可形成为相邻于传感器阵列区204a中的图像传感器。隔离结构260a-1或260a-2可相邻于传感器阵列区204a中的装置(例如转移装置)。在一些实施例中，可在装置(即，形成cmos装置的晶体管)之间形成隔离结构260b，以便提供电隔离。可通过上文描述的方法形成隔离结构260a-1、260a-2及260b。如上文提及，取决于各种产品要求，传感器阵列区204a中的隔离结构260a-1的宽度与外围区204b中的隔离结构260b的宽度可类似，而传感器阵列区204a中的隔离结构260a-2的宽度与外围区204b中的隔离结构260b的宽度可不同。另外，隔离结构260a-1、260a-2及260b的深度可为类似的，但本揭露不限于此。
40.传感器阵列区204a中的隔离结构260a-1、260a-2中的每一者及外围区204b中的隔离结构260b中的每一者可包含相同元件：第一绝缘层230、第二绝缘层250及介于第一绝缘层230与第二绝缘层250之间的电荷俘获层240。此外，隔离结构260a-1及260a-2的第一绝缘层230与半导体衬底202接触。类似地，隔离结构260b的第一绝缘层230与半导体衬底202接触。因此，电荷俘获层240通过第一绝缘层230与半导体衬底202分离。
41.隔离结构260a-1、260a-2的第一绝缘层230及隔离结构260b的第一绝缘层包含类似材料。如上文提及，隔离结构260a-1、260a-2及260b的第一绝缘层230可包含氧化物，但本揭露不限于此。隔离结构260a-1、260a-2的第二绝缘层250及隔离结构260b的第二绝缘层250包含类似材料。如上文提及，隔离结构260a-1、260a-2及260b的第二绝缘层250可包含氧化物，但本揭露不限于此。在一些实施例中，第一绝缘层230及第二绝缘层250可包含类似材料。在一些替代实施例中，第一绝缘层230及第二绝缘层250可包含不同材料。隔离结构260a-1、260a-2的电荷俘获层240及隔离结构260b的电荷俘获层240包含类似材料。此外，电荷俘获层240包含不同于第一绝缘层230及第二绝缘层250的材料的材料。例如，电荷俘获层240可包含氮化硅，但本揭露不限于此。
42.在一些实施例中，隔离结构260a-1、260a-2的第一绝缘层230的厚度与隔离结构260b的第一绝缘层230的厚度可类似，但本揭露不限于此。在一些实施例中，隔离结构260a-1、260a-2的第二绝缘层250的厚度与隔离结构260b的第二绝缘层250的厚度可类似，但本揭露不限于此。隔离结构260a-1、260a-2的电荷俘获层240及隔离结构246b的电荷俘获层240包含类似材料。隔离结构260a-1、260a-2及260b的电荷俘获层240的厚度系类似的。电荷俘获层240的厚度小于第一绝缘层230的厚度，且第一绝缘层230的厚度小于第二绝缘层250的厚度。
43.请参考图9，其是隔离结构260a-1、260a-2及260b中的一者的放大视图。在一些实施例中，第二绝缘层250的顶表面s1处于高于半导体衬底202的顶表面s2的层级。在一些实施例中，电荷俘获层240的最顶部分的顶表面s3处于高于半导体衬底202的顶表面s2的层
级。此外，电荷俘获层240的最顶部分的顶表面s3处于第二绝缘层250的顶表面s1与半导体衬底202的顶表面s2之间的层级。
44.参考图10a，在一些实施例中，电荷俘获层240包含氮化硅，其包含正固定电荷。此外，正固定电荷导致氮化硅具有允许电荷俘获层240俘获载子的俘获性质。
45.cmos图像传感器(cis)的最近按比例缩小已将像素间距(即，图像传感器之间的距离)减小到亚微米级(例如，小于0.75微米)。在这些等级下，图像传感器之间的隔离结构对于适当操作是非常重要的。在一些实施例中，图像传感器(即，光电二极管)可响应于入射光而产生电子。然而，在一些比较方法中，隔离结构无法防止邻近图像传感器之间的泄漏电流，从而导致邻近图像传感器之间的串扰。如果泄漏电流高于特定电平，那么图像传感器可能在其未检测到光时错误地检测到光。在此情境中，泄漏电流被称为暗电流。此外，在隔离结构与彼此隔离的区之间存在结，借此结可引起崩溃电压及/或闩锁问题。
46.如上文提及，电荷俘获层240(即，氮化硅层)包含正固定电荷。固定电荷可与电子组合且因此来自半导体衬底202的电子被俘获在传感器阵列区204a中的电荷俘获层240中，如图10b中展示。即使电荷俘获层240通过第一绝缘层230与半导体衬底202分离，仍可发现此俘获。因此，减轻传感器阵列区204a中的泄漏问题及噪声问题。类似地，在外围区204b中，来自半导体衬底202的电子可被俘获在隔离结构260b的电荷俘获层240中，且因此还可减轻外围区204b中的泄漏问题。
47.如上文提及，在一些比较方法中，可形成掺杂区以减轻传感器阵列区204a中的泄漏及噪声问题。此掺杂区需要光刻操作及离子植入，此可增加工艺成本且引起衬底损坏。与比较方法相比，本揭露因此提供一种用于制造包含能够减轻上文提及的问题的隔离结构的半导体结构的方法。
48.因此，本揭露提供一种用于形成能够减少使用保护掩模且执行光刻操作的需求的隔离结构的方法。此外，所述方法将掺杂区替换为电荷俘获层，借此无需执行用于形成掺杂区的离子植入，使得可减轻由离子植入引起的缺陷问题及泄漏问题。
49.在一些实施例中，提供一种半导体结构。所述半导体结构包含：半导体衬底；图像传感器；及隔离结构，其相邻于所述图像传感器且放置于所述半导体衬底中。所述隔离结构包含：第一氧化物层；第二氧化物层，其在所述第一氧化物层上方；及电荷俘获层，其放置于所述第一氧化物层与所述第二氧化物层之间。所述电荷俘获层包含不同于所述第一氧化物层及所述第二氧化物层的材料的材料。
50.在一些实施例中，提供一种半导体结构。所述半导体结构包含：半导体衬底，其具有传感器阵列区及外围区；第一隔离结构，其放置于所述传感器阵列区中；及第二隔离结构，其放置于所述外围区中。所述第一隔离结构包含：第一绝缘层；第二绝缘层；及第一电荷俘获层，其在所述第一绝缘层与所述第二绝缘层之间。所述第二隔离结构包含：第三绝缘层；第四绝缘层，其在所述第三绝缘层上方；及第二电荷俘获层，其在所述第三绝缘层与所述第四绝缘层之间。所述第一绝缘层及所述第三绝缘层包含类似材料。所述第二绝缘层及所述第四绝缘层包含类似材料。所述第一电荷俘获层及所述第二电荷俘获层包含类似材料。所述第一电荷俘获层及所述第二电荷俘获层的所述材料不同于所述第一、第二、第三及第四绝缘层的材料。
51.在一些实施例中，提供一种用于形成隔离结构的方法。所述方法包含以下操作。在
半导体衬底中形成沟槽。形成覆盖所述沟槽的底部及侧壁的第一绝缘层。在所述第一绝缘层上形成电荷俘获层。使用第二绝缘层填充所述沟槽。所述电荷俘获层包含不同于所述第一绝缘层及所述第二绝缘层的材料的材料。
52.前文概述若干实施例的特征，使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实行本文中介绍的实施例的相同目的及/或实现相同优点的其它过程及结构的基础。所属领域的技术人员还应认识到，这些等效构造不脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、替换及更改。
53.符号说明
54.10:方法
55.102:操作
56.104:操作
57.106:操作
58.108:操作
59.200:半导体结构
60.202:半导体衬底
61.202b:后侧
62.202f:前侧
63.204a:传感器阵列区
64.204b:外围区
65.210:垫层
66.212:硬掩模层
67.213:富硅氧化物(sro)层
68.215:图案化光致抗蚀剂
69.220a-1:沟槽
70.220a-2:沟槽
71.220b:沟槽
72.230:第一绝缘层
73.240:电荷俘获层
74.250:第二绝缘层
75.260a-1:隔离结构
76.260a-2:隔离结构
77.260b:隔离结构
78.270a-1:扩散区
79.270a-2:扩散区
80.270b-1:扩散区
81.270b-2:扩散区
82.272a:栅极结构
83.272b-1:栅极结构
84.272b-2:栅极结构
85.274b-1:源极/漏极区
86.274b-2:源极/漏极区
87.280:后段工艺(beol)金属化堆叠
88.282:金属化层
89.284:通路结构
90.286:层间电介质(ild)层
91.288:接点结构
92.s1:顶表面
93.s2:顶表面
94.s3:顶表面。