用于关键路径时序裕度的延迟监测方案的制作方法

用于关键路径时序裕度的延迟监测方案


背景技术：

1.计算系统容易受到对手的攻击。对手可能会尝试执行攻击，例如旁道攻击和物理故障注入，以获取有关系统操作的信息。旁道攻击是观察系统内正在发生的操作细节的间接方式，例如通过开关产生的电磁信号。改变操作条件可能会加剧旁道的信息泄漏。或者，在物理故障注入的情况下，攻击者可能试图通过操纵电压、温度或信号来故意诱导系统中的特定行为。这些类型的操纵中的任一者都可能导致系统不以设计的方式执行。例如，系统的开关操作可能无法正确执行，从而导致数据穿过系统的顺序中断。
2.系统设计成在电压、温度和过程变化的边界内操作。系统设计成保证边界内的正确操作。保证系统在边界内正确操作的电路模拟称为认证。
3.在传统的认证过程中，将模拟电压、温度和过程的多个最坏情况组合，以确保指定的时序裕度。这些最坏情况的组合称为“角”。对于由这些角限定的所有条件，电路的操作顺序对于给定的输入集在指定的操作频率下总是正确的。检测攻击可以通过监测电路的操作条件即电压、温度和时钟频率来执行，也可以通过直接验证电路是否在模拟设计的时序裕度下操作来执行。


技术实现要素：

4.描述了用于关键路径时序裕度的延迟监测方案。针对攻击的对策可包括监测计算环境中的时序违反，这可能是由电压、温度、时钟或诸如电磁辐射或光之类的其他环境因素的变化引起的。
5.直接检测时序裕度的方法有利于检测攻击(或故障)，向系统提供反馈信息，以减少所需的设计裕度，并实现更高的操作频率或更低的功率，或同时检测攻击和提供反馈信息。
6.一种用于监测关键路径时序裕度的延迟的系统可应用于包括多个关键路径的电路。每个关键路径包括数据路径的启动点和捕获端点信号的捕获元件。自适应监测电路在每个触发器处耦接到所述多个关键路径中的每个关键路径(例如，电路中的所有关键路径或代表性关键路径子集)。每个自适应监测电路包括延迟元件、捕获元件和设置警告比较元件。设置警告比较元件的输出可用于确定是否调整电路的操作参数，例如供应电压、电路要抵消或停止操作的背栅偏置或频率。
7.提供本发明内容是为了以简化形式介绍一系列概念，这些概念将在下文的具体实施方式中进一步描述。本发明内容并非旨在识别所要求保护的主题的关键特征或基本特征，也并非旨在用于限制受权利要求书保护的主题的范围。
附图说明
8.图1a示出了具有数据路径启动点和捕获端点信号的捕获元件的电路的示例。
9.图1b示出了设置警示电路的示例实施方式。
10.图1c示出了保持警示电路的示例实施方式。
11.图2a和图2b示出了另外监测设置条件的自适应监测结构的示例实施方式。
12.图3a示出了具有额外转换指示器的用于设置时序的自适应监测结构的示例实施方式。
13.图3b示出了添加了保持警示电路的自适应监测电路的示例实施方式。
14.图4a示出了在插入第一延迟元件之后受随机局部变化影响的相同设计路径的关键路径延迟的示例模拟时序分布的图。
15.图4b示出了图4a的路径的示例模拟时序分布的图，这些示例模拟时序分布调整为在插入自适应监测电路的第一延迟元件和第二延迟元件之后匹配它们的平均时序。
16.图5示出了用于设计自适应控制监测电路的过程流。
17.图6a和图6b示出了累积分布图，其中每个“x”表示代表特定数据路径的累积分布的样本，包括其在裸片上的单独局部变化。
18.图7示出了用于包括设置警告但不需要其它警示的应用的简化自适应监测结构。
19.图8a示出了由开关电容功率转换器产生的供应轨的电压图。
20.图8b示出了开关电容功率转换器的开关频率相对于δvdd的图。
21.图9示出了在不同电压值下的电路延迟的图。
22.图10示出了基于非二进制多电平控制信号的过程流，该信号用于调适影响数字电路的时序裕度的电路的操作参数。
23.图11示出了图10的过程的示例实施方式。
24.图12示出了用于控制开关电容功率转换器(scpc)中电荷转移的开关频率的方法的过程流。
具体实施方式
25.描述了用于关键路径时序裕度的延迟监测方案。
26.数据路径是发生逻辑操作的路径。数据路径可以表示为多个逻辑门和用于传输数据的电互连件，例如金属线。数据路径作为一个整体的延迟通常被设计为介于两个值之间，例如介于x和y之间。可以在捕获计算输出的触发器处测量数据路径的时序裕度。一个电路可包括许多这样的连接芯片上部件的路径。当计算输出设置在时钟边沿之前的触发器输入处，并且保持足够长的时间以便基于时钟信号进行捕获时，电路将按设计操作。沿路径的信号时序可取决于不同的因素，例如互连件的长度、晶体管开关的类型和数量、沿路径的部件特性的局部和全局变化以及供应电压和温度。一些路径的信号传输速度会快于其它路径。对于设置时序，具有最长延迟(包括相同设计路径之间延迟的统计变化)的路径被称为关键路径。
27.电路电压和温度的变化会导致时序裕度变化。时序裕度可以通过调适电路中的操作量(例如供应电压和频率)来跟踪，并且可以跨过程和温度的变化进行跟踪。
28.作为所述延迟监测方案的一部分，提出了一种自适应电路操作(参见例如关于图4a和图4b的如何设计自适应电路操作的描述)，其在运行时操作期间测量电路的时序裕度，并识别可应用于补偿的调适。为了推断电路设计的完整性(例如，正确完成操作的能力)，可以直接测量时序裕度，并将其用作任何调适的主要输入。这与固定操作条件下的传统认证不同，传统认证是通过考虑电压或温度的极端情况来推断电路的完整性的。为了维持电路
设计的完整性，可以以相对单位来跟踪和量化时序裕度，将其表示为应保留的与时序裕度相当的延迟元件的数量。在各种实施方式中，延迟元件是反相器或缓冲器。所描述的自适应操作测量电路操作期间的时序裕度，并产生系统可用于调节电路操作时的时钟频率或用于维持所需时钟频率的操作条件(例如供应或背栅电压)的输出。自适应操作可应用于任何数字设计，包括执行安全功能的加密电路。
29.在一些情况下，自适应操作可以专注于在最坏的设置情况下维持时序裕度。设置是指在时钟脉冲到达捕获数据之前保证到达捕获元件(如触发器)的数据已通过其计算链的条件。为了在最坏的设置情况下(包括所有操作条件)维持时序裕度，提供一个输出，例如，用于调适调节器特征或时钟产生的输出。
30.应理解，尽管图中可能具体地参考了呈反相器或缓冲器形式的延迟元件，但根据所需的设计约束，可以使用相反类型的延迟元件(即反相或非反相)。例如，在一些情况下，需要反相延迟(例如，反相延迟可防止数据泄漏由于额外的上升转变而增加)；而在其它情况下，需要非反相延迟。
31.图1a示出了具有数据路径启动点和捕获端点信号的捕获触发器的电路的示例实施方式。为简单起见，芯片的电路100示出了从单个数字数据路径120的第一级(由逻辑云表示)到第二计算级130(同样示出为逻辑云)的捕获点110。数字数据路径120可以是关键路径。“级”是在特定时钟循环期间执行的一组有效并行计算。在本文所示的示例中，逻辑云用于表示路径的逻辑，并表明路径上的逻辑门可以有多个输入。捕获元件140在捕获时钟信号150的上升边沿捕获数据(例如，用于捕获点110)，并将数据锁存在端点内部(例如，用于第二计算级130)。例如，捕获元件140可以是触发器或其它捕获装置。数据出现在捕获元件140的输出处，并且被馈送到第二计算级130中，第二计算级可对数据执行另外的逻辑操作。
32.在保护包括电路100的系统的操作的上下文中，对手可能试图破坏捕获元件140的数据捕获，或获取有关捕获数据110的信息。为了抵消潜在的攻击，可以添加元件来量化在第一级120的输出(例如，捕获点110)处准备好的数据计算与到达捕获捕获元件140中的数据的时钟信号150之间的裕度(时序)。
33.为确保数字电路按预期工作，可以监测两种类型的时序违反：设置和保持。如先前所提及，设置是指在时钟脉冲到达捕获数据之前保证到达捕获元件(例如，触发器)的数据已通过其计算链的条件。设置错误是其中第一级120在捕获时钟信号150使捕获元件140捕获捕获点110处的值之前未完成计算/操作的时序违反。保持是其中捕获时钟信号150延迟到达捕获元件140从而导致捕获元件140可能无法捕获从第一级120输出的适当数据的时序违反。在这种情况下，第一级120可能已经执行了后续操作并输出了新值，使得在捕获时钟信号150到达时，应该由捕获时钟信号150捕获并在第二级130中使用的数据不再存在于输入到捕获元件140的数据中。
34.图1b示出了设置警示电路的示例实施方式。这里，电路包括参考图1a描述的数字数据路径120、捕获元件140和第二级130，并且还包括感测电路160，该电路可以类似地应用于芯片上的每个数字数据路径或芯片上的选择数据路径。在图1b所示的示例中，感测电路160包括延迟元件162、阴影捕获元件164和比较元件166。作为示例，延迟元件162可以是延迟反相器或缓冲器。在所示实施方式中，延迟元件162是反相器。阴影捕获元件164可以是例如触发器或其它捕获装置。比较元件166可以是例如xor逻辑门比较器或其它比较装置。
35.在捕获元件140的捕获点110处捕获的来自第一计算级120的输出的数据也被馈送通过延迟元件162，然后在捕获时钟信号150的控制下由阴影捕获元件164捕获。比较元件166比较捕获元件140的输出与阴影捕获元件164的输出。比较元件166的输出提供了这两个捕获元件(捕获元件140和阴影捕获元件164)是否捕获了相同数据的指示。如果这两个捕获元件(捕获元件140和阴影捕获元件164)未捕获相同数据，那么这两个捕获元件中的一个捕获元件已被干扰，并且可以输出阴影触发器/设置警示信号168以指示错误。因此，比较元件166进行耦接，以比较捕获元件140的输出和阴影捕获元件164的输出，并且被配置为当捕获元件140的输出和阴影捕获元件164的输出不满足预期条件时输出设置警示信号。预期条件可以是在比较元件166的输入处接收到的值在公差内(例如，在指示逻辑1或逻辑0的值的预期偏差内)是相同的。
36.图1b的基本感测电路160可以扩展，以监测设置时序违反，从而支持所描述的延迟监测方案。
37.图1c示出了保持警示电路的示例实施方式。保持警示电路180可以作为关于图1b描述的感测电路160的替代或补充来实施。为了检查保持违反，可以实施保持警示电路180。保持警示电路180可包括例如缓冲器182的延迟元件、保持捕获元件184和保持比较元件186。延迟元件182可向馈送到保持捕获元件184的捕获时钟信号150添加延迟。保持捕获元件184可以是触发器或其它捕获装置。保持比较元件186可以是例如xor逻辑门或比较器。保持比较元件186检查从数字数据路径120传播的真实数据是否与使用保持捕获元件184的延迟时钟捕获的数据相同。
38.当保持比较元件186指示从第一级120的输出捕获的两个值不满足预期条件时，产生保持警示信号188。具体地说，保持比较元件186进行耦接，以比较捕获元件140的输出和保持捕获元件184的输出，并且被配置为当捕获元件140的输出和保持捕获元件184的输出不满足预期条件时输出保持警示信号。预期条件可以是在保持比较元件186的输入处接收到的值在公差内(例如，在指示逻辑1或逻辑0的值的预期偏差内)是相同的。在一些情况下，设计到延迟元件182中的延迟量通过模拟确定，并在设计阶段固定。在一些情况下，延迟量可以通过表征确定。在延迟元件182的模拟和设计期间，在所有实施条件下进行保持违反测试，因为自适应操作可能只能处理设置。
39.虽然保持警示可能有固定延迟，但设置时序可以利用自适应控制。例如，如果电路设计者想要在芯片上节省功率，那么降低供应电压vdd可能是有利的，并且通过选择电路部件设计电路使得数据计算的减速率大于时钟分布的减速率也可能是有利的。这可以使用监测设置条件的监测结构来实施。
40.如先前描述，设置时序收敛需要在使捕获元件140捕获数据的时钟脉冲(例如，经由捕获时钟信号150)到达之前，数据在捕获元件140的输入处(例如，在捕获点110处)稳定。在一些情况下，感测电路160可用于监测捕获点110的设置错误，并且可与自适应控制结合使用，如关于图2a和图2b更详细描述，从而提供自适应监测结构。
41.图2a和图2b示出了监测设置条件的自适应监测结构的示例实施方式。为了最大限度地减少关键路径上的负载，可以使用q或qbar，这取决于哪一个具有更多的时序裕度。图2a示出了感测路径到捕获元件140的q输出的应用；并且图2b示出了感测路径到捕获元件140的qbar输出的应用。参考图2a和图2b，电路200a和200b包括关于图1a描述的数字数据路
径120、捕获元件140和第二级130、例如关于图1b描述的感测电路160，以及用于监测结构的自适应控制的部件(其中一些部件利用感测电路160的部件，且其中一些部件包括自适应监测电路210)。一个芯片上可能有多个关键路径，为了简单起见，图中显示了其中一个路径和对应电路。可以理解，芯片上的这多个关键路径可包括由于路径上的数据和特定物理电路中路径部件的随机变化而可能表现出最差时序裕度的任何路径。
42.如图2a和图2b中所示，自适应监测电路210可包括第一延迟元件220、第二延迟元件230、设置捕获元件240和设置警告比较元件250。第一延迟元件220可以是进行耦接以接收捕获点110的反相信号的延迟缓冲器或其它延迟装置，该反相信号可与输入到阴影捕获元件164的信号相同。第一延迟元件220的输出被馈送到第二延迟元件230中，该第二延迟元件包括多个延迟缓冲器或其它延迟装置，并且任选地包括复用器(mux)260(统称为230)，以在第一延迟元件220的输出处提供额外的缓冲。第二延迟元件230的延迟缓冲器数目和大小在设计阶段配置。mux 260(若包括)为在捕获元件240处捕获的信号提供可编程延迟。第二延迟元件230充当可调节延迟，并且可在运行时由mux 260进行选择来配置。在一些情况下，第一延迟元件220和第二延迟元件230可以组合成单个延迟元件。
43.设置捕获元件240可以是设置触发器或其它捕获装置，用于锁存mux260的输出，直到捕获时钟信号150的下一循环。设置警告比较元件250可包括xor逻辑门或其它比较装置，用于耦接到设置捕获元件240的输出和阴影捕获元件164的输出。当不满足所需时序裕度时，设置警告比较元件250输出设置警告信号270。具体地说，设置警告比较元件250进行耦接，以比较设置捕获元件240的输出和对应于阴影捕获元件164的输出的信号，并且被配置为当设置捕获元件240的输出和此情况下的阴影捕获元件164的输出不满足预期条件时输出设置警告信号。自适应监测电路210并不是直接耦接到捕获元件140，而是耦接到阴影捕获元件164的输入，并且警告比较元件250耦接到阴影捕获元件164的输出。此配置是有利的，因为它最大限度地减少了数字数据路径120和130上的负载。应注意，设置警示信号168和设置警告信号270在由逻辑“1”或逻辑“0”指示的警示方面可具有不同定义，这取决于耦接到相应捕获元件的信号是否反相。预期条件可以是在设置警告比较元件250的输入处接收到的值在公差内(例如，在指示逻辑1或逻辑0的值的预期偏差内)是相同的。
44.可以使用设置警告信号270来针对逻辑操作调适电压或操作频率。与指示错误(并且可用于触发不同对策)的警示不同，警告信号可用作控制输入。设置警告信号270设计成在不触发警示的情况下为合法瞬态事件包括足够的时序裕度；并且允许针对温度和电压问题(以及时钟变化或电磁辐射或光等环境因素)调适逻辑操作。在一些情况下，时序警告每时钟循环触发一次。在一些这样的情况中，可在至少两个连续警告之后触发调适。
45.如果未输出设置警示信号168，但是输出了设置警告信号270，那么可以将计算视为仍然正确，但是不存在足够的时序裕度允许第一延迟元件220和第二延迟元件230存在额外延迟。
46.第一延迟元件220的大小使得所有关键路径都具有类似的平均延迟。对于参与监测的每个关键路径，略微调节第一延迟元件220，使得延迟被调适。第一延迟元件220设计为每个路径的某个固定延迟，该延迟适合于所述路径的中值延迟，使得所有被监测路径的所有中值延迟在德耳塔(δ)内相同。换句话说，第一延迟元件220被配置为应用延迟，在模拟关键路径时序裕度的过程中，该延迟使电路中的多个路径的平均时序裕度在延迟元件的一
个最小平均延迟内。在一些情况下，在电路模拟阶段期间，第一延迟元件220可被视为可变延迟缓冲器，直到确定延迟大小/值为止。关于图4a、图4b和图5详细地描述了导出第一延迟元件220的延迟的方法。如上文所提及，第二延迟元件230用于微调设置裕度。设计者可以选择形成第二延迟元件230的延迟缓冲器中的任何一个或多个延迟缓冲器来提供额外的延迟(参见例如关于图5所描述的方法)。第一延迟元件220在芯片(例如，电路200)的设计期间配置和固定。第二延迟元件230在运行时可通过由mux 260选择的设置来配置(或可在设计/测试期间预先确定，并通过经由mux 260的选择来建立)。
47.额外的自适应电路可包括转换指示器。转换指示器确保感测和监测电路能够识别第一级的输出已切换，因为所示感测电路不会识别设置错误，因为在连续时钟循环之间，第一级的后续输出与第一级的先前输出值相同。
48.图3a示出了具有额外转换指示器的用于设置时序的自适应监测结构的示例实施方式。参考图3a，电路300包括关于图1a描述的数字数据路径120、捕获元件140和第二级130、例如关于图1b描述的感测电路160、用于例如关于图2a描述的监测结构的自适应控制的部件，以及转换指示器电路305。一个芯片上可能有多个关键路径，为了简单起见，图3a中显示了其中一个路径和对应电路。
49.转换指示器电路305耦接到感测电路160，并且包括转换指示器捕获元件310(例如，触发器或其它捕获装置)和转换指示器比较元件320(例如，xor逻辑门或其它比较装置)。转换指示器检查先前计算输出是否与当前计算输出相同。在所示情况下，根据捕获时钟信号150的时序，转换指示器捕获元件310接收阴影捕获元件164的输出，并将其输出从先前计算值馈送到转换指示器比较元件320中。转换指示器比较元件320比较转换指示器捕获元件310的输出与从阴影捕获元件164输出的当前计算值，并在数据路径在时钟循环中已切换的情况下输出转换指示器信号330。也就是说，转换指示器比较元件320进行耦接，以比较转换指示器捕获元件310的输出与阴影捕获元件164的输出，并且被配置为当转换指示器捕获元件310的输出和阴影捕获元件164的输出不满足预期条件时输出转换指示器信号330。预期条件可以是在转换指示器比较元件320的输入处接收到的值在公差内(例如，在指示逻辑1或逻辑0的值的预期偏差内)是相同的。
50.转换指示器信号330使对来自各种感测电路的警示/信号进行操作的系统能够相对于在时钟循环内所捕获数据发生改变的路径数目，产生关于从数字设计中使用的多个关键路径监测器接收到的(例如，设置警告270的)警告数的统计信息。一般来说，转换指示器耦接到对应于捕获元件140的输出的信号，该输出可直接为捕获元件140的输出(见图7)或者是对应信号的输出，例如在此示例中所示的阴影捕获元件164的输出(还应注意，感测电路160和自适应监测电路210的连接可如图2b中所示)。
51.图3b示出了添加了保持警示电路的自适应监测电路的示例实施方式。参考图3b，电路350包括关于图1a描述的数字数据路径120、捕获元件140和第二级130、例如关于图1b描述的感测电路160、例如关于图1c描述的保持警示电路180、用于例如关于图2a描述的监测结构的自适应控制的部件，以及例如关于图3a描述的转换指示器电路305。一个芯片上可能有多个关键路径，为了简单起见，图3b中显示了其中一个路径和对应电路。还应注意，感测电路160和自适应监测电路210的连接可如图2b中所示。
52.如上文所论述，一个芯片上可能有多个路径。关键路径是指在设计中相对于时钟
信号的到达具有最慢计算时间的路径。人们可能不知道哪个路径会导致关键路径延迟，因为用于构建每个部分的部件都会受到它们特征的统计变化的影响。相比于电路中的其它路径，关键路径具有最小时序裕度。由于过程变化，关键路径延迟会在芯片之间发生随机变化，甚至在同一芯片内也会发生随机变化，这是由裸片区域的过程不均匀性以及随机统计变化造成的。例如，两个相同设计路径的延迟会略有不同。
53.图4a示出了在插入第一延迟元件(例如，第一延迟元件220)之后受随机局部变化影响的相同设计路径的关键路径延迟的示例模拟时序分布的图；并且图4b示出了图4a的路径的示例时序分布的图，这些示例时序分布调整为在插入自适应监测电路的第一延迟元件和第二延迟元件之后匹配它们的平均时序。时序认证模拟可识别具有严格时序裕度的n个路径。
54.参考图4a，监测n＝22个关键路径。该图示出了n＝22个路径中的每个路径的时序延迟的累积概率。所有路径跨随机局部变化在2.2个任意时间单位(au)具有50％的累积概率。这表示n个路径中的每个路径的2.2a.u.的中值时序。这可通过将第一延迟元件220插入到n＝22个路径中的每个路径上以确保每个路径在硅中具有相同中值延迟来实现。n＝22个路径中的最关键路径(例如，在数据路径120—被发现为中值—上具有最小时序裕度的路径)可在模拟期间确定。最关键路径不应需要任何额外延迟。可以将由第一延迟元件220提供的延迟添加到其余21个路径中的每个路径中，使得跨所有22个路径的平均延迟类似。
55.由于随机变化，一些芯片上的特定路径所具有的裕度将多于其它路径。参考图4a，曲线400具有比其它路径更多的变化σ。传统的认证确保跨所有芯片在所有条件下，对于最关键路径有足够的延迟裕度，这样计算就不会损坏。通常，设置时间在3σ随机变化下收敛，这意味着对于99.73％的芯片，将保证关键路径在最坏的pvt角条件下满足其时序要求。对于自适应操作，重要的是产生一个可靠的控制信号，该信号不是仅依赖于单个关键路径提供警告以便系统进行操作。为了实现这一点，可以调节第二延迟元件230以将图4b中的分布偏移到与图4a相比变化最大的路径的3σ点。在图4b的示例图中，3σ点在2.5au处。第二延迟元件230可使3σ点被可靠地测量。
56.在硅上，实际的最坏情况下的路径是未知的。这可能会导致最坏情况下的路径难以测量。第二延迟元件230可用于将所感测路径的中值推到3σ点。如果没有任何延迟元件220和230，真实的关键时序路径400关于具有正确时序将具有大于3σ的置信度。在图4b中可以看出，所有路径的平均时序被调整到2.5au处的3σ点。可以在2.5au延迟左右定义一个窗口，从该窗口可以调节(例如，调适)电路操作。
57.在设计模拟期间，确定设置条件的可调适延迟量。
58.图5示出了用于设计自适应控制监测电路的过程流。过程流500开始于在标准网表上运行(510)电路实施方式。基于为数字库指定的认证和片上变化(ocv)方法，可以选择n条关键路径(520)进行监测，包括受晶体管延迟和互连线延迟限制的路径的混合，产生τ(i)和σ(i)来描述每个路径的平均延迟和延迟变化。在一些情况下，自动放置和布线工具用作执行操作510的一部分。然后，可以产生时序统计。例如，为所有路径产生时序松弛(timing slack)，并为最差负松弛(wns)和总负松弛(tns)提供值。wns是最关键路径上的时序间隙。tns是跨所有未能收敛时序的路径的所有时序间隙的总和。可以考虑用于解决电压和温度动态变化的推荐裕度(530)。对于每个路径i，可以添加延迟(540)(例如，第一延迟元件
220)，以使n个关键路径的平均时序在延迟元件的一个最小平均延迟内(例如，使平均时序裕度均衡处于一个平均反相器或缓冲器延迟内)。接下来，可以添加额外的延迟裕度缓冲器(550)(例如，第二延迟元件230)，平均时序为k*σ
max
，其中σ
max
是所考虑的n个路径中最差的延迟变化，k是用于时序收敛的设置裕度(例如，通常k＝3)。一旦添加了延迟(操作540、550)，就可以产生包括自适应控制电路的网表(560)。
59.图6a和图6b示出了累积分布图，其中每个“x”表示代表特定数据路径的累积分布的样本，包括其在裸片上的单独局部变化。如同图4a和图4b，有n＝22个路径。在操作期间，自适应系统可跟踪图上的点，其中时序是2.5au，为路径的平均时序。应控制系统以保持功能电路所需的时序裕度的点是这样一个点，即50％感测并转换的路径触发警示，而50％感测并转换的路径不触发警示。50％的路径的平均时序将大于2.5au，并且50％的路径的平均时序将小于2.5au。这提供了一个近乎连续的控制度量来调节系统。例如，图6b示出了三个芯片上的关键路径时序的分布图。芯片制造结果是为每个贴片实例获取一个分布样本。与确定3σ点的能力相比，可以确定中值的确定性更为严格，因此更为可靠。预期有大致50％的路径会出现故障，而不是对一个要么触发警示要么不触发警示的路径进行操作。可以围绕这一预期设计一个窗口来调节系统。
60.假设所有路径在每个时钟循环转换，则可以通过检测到警告的不到n/2个路径来实现所需的时序裕度。在考虑并非所有受监测路径都可能转换的情况时，会包括转换速率r。要考虑每个路径的转换速率，应少于r*n/2个检测到警告。可以通过对n个转换指示器标记330求和来估计或导出转换速率，如关于图3a所描述。这给出了应检测警告的路径数的预期值。如果系统调节不良，阴影触发器/设置警示168将触发，指示自适应监测电路210的时序存在时序问题。
61.图7示出了用于包括设置警告但不需要其它警示的应用的简化自适应监测结构。参考图7，电路700包括关于图2a描述的自适应监测电路210，并且任选地包括关于图3a描述的转换指示器电路305，以及图1a的数字数据路径120、捕获元件140和第二级130。在一些情况下，例如图7中所示，自适应监测电路210不是进行耦接以接收第一级120的反相输出，而是自适应监测电路210可以进行耦接以直接接收第一级120的输出。类似地，转换指示器电路305的转换指示器比较元件320不是耦接到感测电路的阴影捕获元件164的输出，而是转换指示器比较元件320可以直接耦接到捕获元件140的输出。电路700简单地管理时序裕度，而不检测故障，例如保持或设置故障。在一些实施方式中，在捕获点110处包括延迟元件以减少数据路径120上的负载。在一些情况下，来自捕获元件140的输出的感测路径可以在qbar上，如关于图2b所描述和示出。
62.某些设计实现，例如，由裸片上开关电容功率转换器供应的电路，由于功率转换的不连续性，可能会产生起伏波动的供应电压。在这些情况下，传统认证必须基于设计时假设的时序裕度量的高度保守假设。相比之下，本文中所描述的技术更加灵活。
63.图8a示出了由开关电容功率转换器产生的供应轨的电压图。该图示出了电压曲线vdd
sc
趋向于介于max(vdd
sc
)和最小电压min(vdd
sc
)之间。电压曲线vdd
sc
在开关操作期间下降至min(vdd
sc
)，在开关操作完成后上升至max(vdd
sc
)。压降的量随操作而变。
64.时序监测器可以检测设计中是否有足够的时序裕度，尽管电压变化使vdd
sc
曲线如此起伏。功率转换器引入的功耗的一个临界量是可接受的压降δvdd。对于功率是最坏但对
于时序是最佳的情况是δvdd非常高，表明电压vdd
sc
已降至非常低的值。对于功率是最佳但对于时序是最坏的情况是δvdd非常低，表明vdd
sc
几乎无下降。取舍是开关频率，即内部电压供应轨的充电频率。如果内部电压供应轨不经常充电，即f
min
，则δvdd将为高。相反，如果充电频率增加，即f
max
，则δvdd将降低。转换器的功率开销与开关频率成正比。
65.图8b示出了开关电容功率转换器的开关频率相对于δvdd的图。该图示出了最高开关频率fmax具有用于认证的最佳δvdd。然而，fmax也会导致最高功耗。为了获得更好的功耗，只要有认证裕度，开关频率就应尽可能靠近曲线左侧。设计者可以在本文描述的传感器和开关频率之间使用自适应反馈，以实现更好的功耗。例如，如果50％的传感器提供设置警告，则系统操作最佳。如果有太多的传感器提供设置警告，则设计者知道vdd下降太多，应增加频率。同样，如果提供设置警告的传感器太少，则设计者知道当前设置中存在裕度，可以减小开关频率。
66.返回参考图7的电路，自适应监测电路210和转换指示器电路305不仅在确定任何类型电路中的关键路径时序时有用，而且在开关电容功率转换器的情况下，电路还可以确定最佳开关频率。例如，如果多个监测器在给定的一组处理条件下指示较大的时序裕度，则转换器的开关频率可以调适以降低功耗，同时仍然保证时序。更一般地，这种相同类型的控制机制可用于改变整个芯片电压(例如，自适应电压缩放)、体偏置(例如，自适应体偏置)或时钟频率，同时仍保证时序。
67.图9示出了在不同电压值下的电路延迟的图。随着电压值的降低，电路延迟对电压越来越敏感。
68.图9中的三条曲线示出了相对于电压绘制的开关延迟对过程和温度的依赖关系。图上最差的一点是在过程缓慢且温度较低时，这会导致较大的延迟。该图还示出在
‘
ssg，-40c’曲线上，通过使用自适应系统控制，可以将延迟从大致2.8au(在vmin下)的最差点改善到大致1.9au(在0.86v下)的延迟。在传统认证中，设计应在标称电压为0.9v的点900处收敛时序。在传统认证中，这意味着必须容许2.8au的延迟。使用自适应系统控制，可以减少角上的时序变化，例如，可以确保比具有1.9au的延迟的点910处的时序变化更好。这意味着电压可以增加大致50mv；并且当温度较低时(在此情况下中为-40c)，只需将电压增加50mv，即可使速度提高约25％-30％。如果在1v下执行相同的调适，则速度差异将小得多，因为开关速度对电压的依赖性是相对于晶体管阈值电压v
th
的供应电压值的函数。当在较低电压下操作时，自适应系统控制变得越来越重要，这通常是降低功耗的一种方法。
69.在电路的操作期间，可以使用用于监测关键路径时序裕度的延迟的监测系统来实现用于调节电路电压或操作频率变化的方法，如关于图2a、图2b、图3a、图3b和图7中任一图所述。可通过自适应机制对频率或电压进行调整，直到跨与所述监测系统耦接的电路中的路径发出一定的数目的设置警告(例如，小于n/(2s)个设置警告信号，其中n是自适应监测电路的总数，s是所转换的路径数)在一些情况下，一旦发出一定数目的设置警告，就可以设置或“锁定”自适应机制(例如，调整操作/开关频率，调整电压水平)，以维持电压或频率的特定值。
70.图10示出了基于非二进制多电平控制信号的过程流，该信号用于调适影响数字电路的时序裕度的电路的操作参数。作为示例，影响数字电路的时序裕度的电路可以是电压调节器。过程1000可包括以第一时钟频率和电压操作(1010)电路。在电路以第一时钟频率
和电压操作期间，可以确定(1020)来自多个自适应监测电路的设置警告信号的总数。多个自适应监测电路中的每个自适应监测电路可以耦接到电路中的多个路径中的对应一个路径，并且可以采用关于图3a和图7所描述的形式。受监测电路中的路径总数可被称为n。然后，可将控制信号确定(1030)为w/s，其中w是每时钟循环接收到的设置警告信号总数，s是所转换的路径数。然后，通过调适电路的操作参数将控制信号维持(1040)在指定目标值附近。例如，可以调整电路电压或频率。在一些情况下，控制信号w/s的指定目标值是0.5。
71.为了维持安全的设置时序裕度，系统需要在数字电路操作的每个时钟循环中，通过指定数目的转换路径产生时序警告。
72.图11示出了图10的过程的示例实施方式。在程序1100中，将设置警告w/s的比率保持在目标范围中。参考图11，程序1100可开始于设置安全条件(1102)。例如，安全条件可以是低时钟频率、高供应电压或通过体偏置加速。设置(1104)目标(tgt)和控制限制(例如，min《w/s《max)。如果w/s介于min和max之间，则进行调整，直到w/s比目标高一个步阶。一旦设置完成，一个环路从捕获w和s开始，该环路可以定期或连续监测，其中限制违反会导致重新调整到目标。
73.具体地说，捕获(1108)警告数w和转换路径数s。每次捕获w和s时，监测目标和限制。确定w/s是否介于min和max之间。例如，为了测试第一边界条件，确定(1110)w/s是否小于min。如果w/s因为不小于min而在边界条件内，则系统通过确定(1112)w/s是否大于max来测试第二边界条件。如果w/s因为不大于max而在边界条件内，则系统将停留在捕获w和s的主环路中。
74.如果在操作1110期间，确定w/s小于min，则系统调整(1114)以减小设置时序裕度，并再次捕获(1116)警告数w和转换路径数s。然后确定(1118)w/s是否大于tgt。如果存在限制违反(例如，w/s不大于tgt)，则系统执行小环路以调整(1114)系统以进一步减小设置时序裕度，重新捕获(1116)w和s，并在确定1118中重新检查tgt限制，直到w/s大于tgt，此时系统恢复到主环路。
75.类似地，如果在操作1112期间，确定w/s大于max，则系统调整(1120)以增加设置时序裕度，并且再次捕获(1122)警告数w和转换路径数s。然后确定(1124)w/s是否小于tgt。如果存在限制违反(例如，w/s不小于tgt)，则系统执行小环路以调整(1120)系统以进一步增加设置时序裕度，重新捕获(1122)w和s，并在确定1124中重新检查tgt限制，直到w/s小于tgt，此时系统恢复到主环路。
76.在图12中示出了开关电容功率转换器的过程1000的示例。
77.图12示出了用于控制开关电容功率转换器(scpc)中电荷转移的开关频率的方法的过程流。过程1200开始于设置scpc以高频率运行(1210)。在初始设置scpc的频率之后，可以使用最大功率测试向量执行自测试(1220)，例如通过执行产生导致高负载电流的转换速率的计算任务来执行。对于测试向量的每个循环，所转换的关键路径数计算为(s)，并且“锁定”可以设置为false。可根据转换指示器信号(例如，关于图3a和图7所描述的每个监测电路的转换指示器信号330)计算所转换的路径数(s)。确定(1230)对于测试向量的该循环，来自具有监测系统的scpc中的多个路径的设置警告数(w)是小于n/2s还是大于或等于n/2s。在一些情况下，可以使用关于图11所描述的min和max值。
78.当在正常操作中设置警告数小于阈值n/2s时，可以通过例如降低scpc频率(1240)
来降低供应电压vdd
sc
，并在反馈环路中重复确定(1230)，直到设置警告数不小于阈值n/2s。当在正常操作中设置警告数超过阈值n/2s(例如等于或大于n/2s)时，可以通过增加scpc频率(1250)来增加供应电压vdd
sc
。在一些情况下，控制scpc频率的自适应机制也可以在操作1250中设置为锁定状态(例如，“锁定”等于“1”)。这就完成了scpc的设置(1260)，并且可以开始或恢复正常操作。
79.虽然上述示例是针对开关电容功率转换器，但应理解，这些只是说明性示例，并且自适应认证可针对任何设计定制，而不限于特定类型的调节器。
80.虽然以特定于结构特征和/或动作的语言描述了本主题，但应当理解，所附权利要求中限定的主题不一定限于上述特定特征或动作。相反，上文所述的特定特征和动作被公开为实现权利要求书的示例，并且其他等同特征和动作旨在落入权利要求书的范围内。