基于n型氧化镓和p型金刚石的PIN二极管及其制备方法

基于n型氧化镓和p型金刚石的pin二极管及其制备方法
技术领域
1.本发明属于半导体器件技术领域，具体涉及一种基于n型氧化镓和p型金刚石的pin二极管及其制备方法。


背景技术：

2.为了制备抗辐照高集成密度、大功率光电子器件，半导体器件研究及制备领域由第一代半导体逐渐转变为包括碳化硅(sic)、氧化锌(zno)、氧化镓(ga2o3)以及金刚石等的第三代半导体材料，并在新能源、智能电网、汽车、高速交通及航空航天领域都起着关键的作用。作为一种理想的半导体器件，要求其具有优良的静态和动态特性，在阻断状态下能承受高的电压，在导通状态具有高的电流密度和低的导通压降，在开关状态及转换时要求具有低的插入损耗和高的隔离度。与前两代半导体相比，ga2o3材料拥有更宽的禁带宽度、更高的热导率、更大的击穿场强等优点，其中β-ga2o3的禁带宽度约为4.9ev，理论击穿场强可以达到8mev/cm，加上其拥有良好的导电性能、发光特性及稳定的物理化学性质，在光电子器件如日盲探测器、紫外光电二极管等领域拥有广阔的应用前景。
3.ga2o3材料制作的二极管以肖特基势垒二极管(schottky barrier diode，sbd)最为常见。由于ga2o3基肖特基势垒二极管存在明显的电场集中效应，即在肖特基结的边、角处，器件具有明显的不连续性，在这些区域存在曲率。当二极管反向偏置时，耗尽区水平方向电场分布不均匀，特别是在边、角区域，电场分布密集，因此器件极易在肖特基结处发生击穿。同时，器件的反向漏电流也会变大，而反向漏电流值为正温度特性，容易随温度的上升而急剧增大，肖特基势垒二极管的导热性差使得器件具有热失控的隐忧。pin结构的二极管在pn结之间引入了一薄层低掺杂的本征半导体层(i层)，pin二极管中存在内建电场的区域是整个本征半导体型层加上两边的空间电荷区，因此势垒区很宽，极大地提高了二极管反向击穿电压，减小了反向漏电流，且具有更大的功率容量。但是pin二极管相较于肖特基势垒二极管有更高的导通电阻以及pin二极管的p型欧姆接触难以制备，使得pin二极管的进一步应用受到限制。
4.此外，目前关于氧化镓材料的研究主要是β晶相氧化镓(β-ga2o3)，其研究主要集中在材料的生长，更为细致地研究集中在材料缺陷和杂质的引入对β-ga2o3材料的影响。p型氧化镓材料极难制备，因为氧化镓材料具有很高的空穴有效质量，极易引入氧空位与缺陷等施主能级，因此即便未掺杂的氧化镓材料也会呈现n型材料的导电特性。氧化镓在制造过程中通常存在氧空位缺陷导致氧化镓呈现n型，因此氧化镓的p型掺杂困难。这使得氧化镓材料在n型制备上不断突破，但在p型氧化镓材料制备方面却举步维艰。


技术实现要素：

5.为了改善氧化镓基肖特基势垒二极管反向偏压低、反向漏电流大、热效应明显等问题，本发明提供了一种基于n型氧化镓-p型金刚石的pin二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
6.本发明提供了一种基于n型氧化镓和p型金刚石的pin二极管，包括n
-ga2o3衬底层、n-‑
ga2o3层、p

型金刚石层、p

型金刚石层、阴极层和阳极层，其中，
7.所述阴极层、所述n
-ga2o3衬底层、所述n-‑
ga2o3层和所述p

型金刚石层自下而上依次设置，所述p

型金刚石层设置在所述p 型金刚石层上表面，且所述p

型金刚石层上开设有多个沟槽，所述阳极层覆盖在所述多个沟槽内部和所述p

型金刚石层的上表面；
8.所述n-‑
ga2o3层的掺杂浓度小于所述n
-ga2o3衬底层的掺杂浓度，所述p

型金刚石层的掺杂浓度大于所述p

型金刚石层的掺杂浓度。
9.在本发明的一个实施例中，所述多个沟槽在所述p

型金刚石层上呈均匀阵列排布。
10.在本发明的一个实施例中，所述沟槽的深度小于或等于所述p

型金刚石层的深度。
11.在本发明的一个实施例中，所述n-‑
ga2o3层的掺杂浓度为10
15
～10
16
cm-3
；所述n
-ga2o3衬底层的掺杂浓度为10
18
～10
20
cm-3
。
12.在本发明的一个实施例中，所述p

型金刚石层的掺杂浓度为10
17
～10
19
cm-3
，所述p

型金刚石层的掺杂浓度为10
19
～10
21
cm-3
。
13.在本发明的一个实施例中，所述p

型金刚石层的厚度为1～3μm，所述p

型金刚石层的厚度为2～5μm。
14.本发明的另一方面提供了一种基于n型氧化镓和p型金刚石的pin二极管的制备方法，包括：
15.选取n
-ga2o3衬底并清洗；
16.在所述n
-ga2o3衬底的上表面生长n-‑
ga2o3层，且所述n-‑
ga2o3层的掺杂浓度小于所述n
-ga2o3衬底层的掺杂浓度；
17.在所述n-‑
ga2o3层的上表面依次生长所述p

型金刚石层和所述p

型金刚石层；
18.在所述n
-ga2o3衬底的下表面生长阴极层；
19.在所述p

型金刚石层中刻蚀出阵列式沟槽，使得所述沟槽的深度小于或等于所述p

型金刚石层的深度；
20.在所述阵列式沟槽内部和所述p

型金刚石层上表面制作阳极层。
21.在本发明的一个实施例中，在所述n
-ga2o3衬底的上表面生长n-‑
ga2o3层，包括：
22.采用金属有机物化学气相沉积工艺或氢化物气相外延工艺在掺杂浓度为10
18
～10
20
cm-3
、厚度80～120μm的n
-ga2o3衬底的一侧外延生长厚度为5～20μm、掺杂浓度为10
15
～10
16
cm-3
的n-‑
ga2o3层。
23.在本发明的一个实施例中，在所述n-‑
ga2o3层的上表面依次生长所述p

型金刚石层和所述p

型金刚石层，包括：
24.利用微波等离子体化学气相沉积工艺，在所述n-‑
ga2o3层的上表面制备出硼掺杂的p

型金刚石层，掺杂浓度为10
17
～10
19
cm-3
，厚度为1～3μm；
25.改变硼掺杂剂量，在所述p

型金刚石层上制备p

型金刚石层，掺杂浓度为10
19
～10
21
cm-3
，厚度为2～5μm。
26.在本发明的一个实施例中，在所述p

型金刚石层中刻蚀出阵列式沟槽，包括：
27.采用感应耦合等离子体刻蚀技术，在所述p

型金刚石层上形成阵列式沟槽，所述
沟槽的深度小于或等于所述p

型金刚石层的深度。
28.与现有技术相比，本发明的有益效果在于：
29.1、本发明基于n型氧化镓和p型金刚石的pin二极管，采用更容易制备的p型金刚石代替难以实现的p型氧化镓形成异质pn结，且p型金刚石具有更高的热导率、更宽的禁带宽度，能够实现二极管散热性能以及耐压性能的提升，采用mpcvd方法通过硼掺杂可以实现p型金刚石的制备。硼掺杂金刚石具有宽的禁带宽度、高载流子迁移率、低介电常数及优异的导热性能，而且抗氧化能力强，制备的器件可在极端环境下正常工作，可以增强pin二极管的耐压性、减小反向漏电流、改善器件导热性能，获得更大的功率容量以及提高器件的可靠性。
30.2、本发明的pin二极管结构的p型金刚石区采用叠层结构形成p

型金刚石(p
-diamond)区和重掺杂p

型金刚石(p
-diamond)区，p

型金刚石进行重掺杂使势垒变薄，加强了载流子隧穿效应，形成良好的欧姆接触。得益于重掺杂的p

型金刚石区高的空穴浓度，pin二极管的p

型金刚石区与阳极金属的欧姆接触电阻降低。此外，阳极采用阵列式沟槽结构，增大了金属与p型金刚石的接触面积进一步改善了欧姆接触特性，降低了欧姆接触电阻，从而使得二极管导通电阻进一步降低。
31.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
32.图1是本发明实施例提供的一种基于n型氧化镓和p型金刚石的pin二极管的结构示意图；
33.图2是本发明实施例提供的一种p

型金刚石层上沟槽的俯视图；
34.图3是本发明实施例提供的一种基于n型氧化镓和p型金刚石的pin二极管的制备方法流程图；
35.图4a至图4e是本发明实施例提供的一种基于n型氧化镓和p型金刚石的pin二极管的制备过程示意图。
具体实施方式
36.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于n型氧化镓和p型金刚石的pin二极管及其制备方法进行详细说明。
37.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
38.应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，
并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
39.实施例一
40.请参见图1，图1是本发明实施例提供的一种基于n型氧化镓和p型金刚石的pin二极管的结构示意图。该pin二极管包括n
-ga2o3衬底层1、n-‑
ga2o3层2、p

型金刚石层3、p

型金刚石层4、阴极层5和阳极层6，其中，阴极层5、n
-ga2o3衬底层1、n-‑
ga2o3层2和p

型金刚石层3自下而上依次设置，p

型金刚石层4设置在p 型金刚石层3上表面。
41.进一步地，n-‑
ga2o3层2的掺杂浓度小于n
-ga2o3衬底层1的掺杂浓度。本实施例所选择的衬底为重掺杂的n型氧化镓(n
-ga2o3)衬底，n
-ga2o3衬底层1的掺杂浓度为10
18
～10
20
cm-3
，厚度为80～120μm。n-‑
ga2o3层2为低掺杂n型氧化镓(n-‑
ga2o3)层，n-‑
ga2o3层2的掺杂浓度为10
15
～10
16
cm-3
，厚度为5～20μm。
42.进一步地，p

型金刚石层4的掺杂浓度大于p

型金刚石层3的掺杂浓度。优选地，本实施例的p

型金刚石层3的掺杂浓度为10
17
～10
19
cm-3
，p

型金刚石层4的掺杂浓度为10
19
～10
21
cm-3
，p

型金刚石层3的厚度为1～3μm，p

型金刚石层4的厚度为2～5μm。
43.更进一步地，一并参见图1和图2，图2是本发明实施例提供的一种p

型金刚石层上沟槽的俯视图。p

型金刚石层4上开设有多个沟槽7，阳极层6覆盖在多个沟槽7内部和p

型金刚石层4的上表面。在本实施例中，如图2所示，所述多个沟槽7在p

型金刚石层4上呈均匀阵列排布，且沟槽7的深度小于或等于p

型金刚石层4的深度。本实施例使用热导率更高的p型金刚石作为pn结的p型，极大地提升了器件的散热性能，p型金刚石高的空穴迁移率也使得器件的开关速度有所提升。
44.本实施例的阴极层5为ti/au叠层结构或cr/au叠层结构，其中，金属ti或cr的厚度为20～50nm，金属au的厚度为100～400nm，并且n
-ga2o3衬底1与阴极层5之间形成欧姆接触；阳极层6为ni/au叠层结构、pt/au叠层结构或ni/al叠层结构，其中，ni或pt的厚度10～50nm，au或al的厚度为100～400nm。
45.本实施例的pin二极管使用由p

型金刚石层3和p

型金刚石层4构成的p型金刚石叠层作为pn结的p型区，相比于p型的氧化镓材料更容易制备，p型叠层结构以及阵列式沟槽阳极降低了二极管的导通电阻，使器件性能有所提升。由于存在低掺杂的本征层，本实施例的pin二极管中存在内建电场的区域是整个i型层加上两边的空间电荷区，因此势垒区很宽，极大的提高了二极管反向击穿电压，减小了反向漏电流。
46.本发明的pin二极管结构的p型金刚石区采用叠层结构形成p

型金刚石(p
-diamond)区和重掺杂p

型金刚石(p
-diamond)区，p

型金刚石进行重掺杂使势垒变薄，加强了载流子隧穿效应，形成良好的欧姆接触。得益于重掺杂的p

型金刚石区高的空穴浓度，pin二极管的p

型金刚石区与阳极金属的欧姆接触电阻降低。此外，阳极采用阵列式沟槽结构，增大了金属与p型金刚石的接触面积进一步改善了欧姆接触特性，降低了欧姆接触电阻，从而使得二极管导通电阻进一步降低。
47.实施例二
48.在实施例一的基础上，本实施例提供了一种基于n型氧化镓和p型金刚石的pin二极管的制备方法。请参见图3，图3是本发明实施例提供的一种基于n型氧化镓和p型金刚石的pin二极管的制备方法流程图，该制备方法包括：
49.s1：选取n
-ga2o3衬底1并清洗。
50.具体地，选取掺杂浓度为10
18
～10
20
cm-3
、厚度80～120μm的重掺杂n型氧化镓(n
-ga2o3)衬底1并进行标准清洗。
51.s2：在所述n
-ga2o3衬底1的上表面生长n-‑
ga2o3层2，且所述n-‑
ga2o3层的掺杂浓度小于所述n
-ga2o3衬底层的掺杂浓度。
52.具体地，采用金属有机物化学气相沉积(mocvd)工艺或氢化物气相外延(hvpe)工艺，在上述重掺杂的n
-ga2o3衬底的一侧外延生长低掺杂n-‑
ga2o3薄膜，形成n-‑
ga2o3层2，如图4a所示，该n-‑
ga2o3层2的厚度为5～20μm、掺杂浓度为10
15
～10
16
cm-3
。
53.s3：在所述n-‑
ga2o3层的上表面依次生长所述p

型金刚石层和所述p

型金刚石层。
54.利用微波等离子体化学气相沉积(mpcvd)工艺，在低掺杂的n-‑
ga2o3层上制备出硼掺杂p

型金刚石层3，掺杂浓度为10
17
～10
19
cm-3
，厚度为1～3μm；随后，改变硼掺杂剂量，在p

型金刚石层上制备p

型金刚石层4，掺杂浓度为10
19
～10
21
cm-3
，厚度为2～5μm。具体地，反应的主要气体为甲烷(ch4)、氢气(h2)和乙硼烷(b2h6)，把混合气体通入反映腔体，通过控制气体的流量来控制乙硼烷的掺杂量。
55.本实施例采用更容易制备的p型金刚石代替难以实现的p型氧化镓形成异质pn结，且p型金刚石具有更高的热导率、更宽的禁带宽度，能够实现二极管散热性能以及耐压性能的提升，采用mpcvd方法通过硼掺杂可以实现p型金刚石的制备。
56.s4：在所述n
-ga2o3衬底的下表面生长阴极层。
57.具体地，在重掺杂n
-ga2o3衬底1的下表面生长pin二极管的阴极层5。将外延清洗后的衬底放入电子束蒸发台中，在重掺杂n
-ga2o3衬底背面依次蒸发ti/au叠层结构或cr/au叠层结构，其中，金属ti或cr的厚度为20～50nm，金属au的厚度为100～400nm；电极金属蒸发之后，在450～600℃的n2环境中快速热退火60s，以在n
-ga2o3衬底1与阴极层5之间形成欧姆接触，如图4c所示。
58.s5：在所述p

型金刚石层中刻蚀出阵列式沟槽，使得所述沟槽的深度小于或等于所述p

型金刚石层的深度。
59.具体地，采用光刻加刻蚀的工艺在p

型金刚石层4形成阵列式沟槽7，首先采用光刻工艺在p

型金刚石层4上表面形成沟槽区域，随后，利用感应耦合等离子体(icp)刻蚀技术在沟槽区域刻蚀出小于或等于所述p

型金刚石层的深度的阵列式沟槽7，如图4d所示，在刻蚀过程中，刻蚀气体为氧气，上电极功率为280w、下电极功率为60w、腔室压力为10mtorr、刻蚀速率为0.75nm/s。
60.s6：在所述阵列式沟槽内部和所述p

型金刚石层上表面制作阳极层。
61.具体地，采用电子束蒸发或sputter磁控溅射工艺在所述阵列式沟槽内部和所述p

型金刚石层上表面沉积ni/au、pt/au或ni/al作为阳极，其中，ni或pt的厚度10～50nm，au或al的厚度为100～400nm。
62.本实施例的pin二极管制备方法，采用更容易制备的p型金刚石代替难以实现的p型氧化镓形成异质pn结，且p型金刚石具有更高的热导率、更宽的禁带宽度，能够实现二极管散热性能以及耐压性能的提升，采用mpcvd方法通过硼掺杂可以实现p型金刚石的制备。硼掺杂金刚石具有宽的禁带宽度、高载流子迁移率、低介电常数及优异的导热性能，而且抗氧化能力强，制备的器件可在极端环境下正常工作，可以增强pin二极管的耐压性、减小反向漏电流、改善器件导热性能，获得更大的功率容量以及提高器件的可靠性。
63.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。