具有全包围结构的磁性隧道结的制作方法

1.本发明一般地涉及电气、电子和计算机领域，更具体地，涉及磁性隧道结结构。


背景技术：

2.磁性隧道结或mtj是磁电子或自旋电子(下文称为自旋电子学)领域内的纳米结构器件。在这个领域，相当大且可调谐的磁阻(由于外部磁场而引起的材料电阻的变化)的实验观察不仅与电子电荷的利用而且与其自旋的利用密切相关。
3.磁性隧道结(mtj)器件(其是磁性随机存取存储器(mram)中的主要存储元件)是其中两个铁磁层被薄绝缘阻挡层(例如，氧化铝)隔开以形成堆叠结构的磁性存储和切换器件。铁磁层之一具有固定的磁化，因此被称为固定或钉扎层，而另一铁磁层具有可以改变的磁化，因此被称为自由层。当偏置被施加到mtj器件时，由铁磁层自旋极化的电子借助被称为隧穿的过程而穿过绝缘阻挡层，以生成其幅度取决于铁磁层的磁化的取向的电流。mtj器件在自由层的磁矩平行于固定层磁矩时将呈现低电阻，并且在自由层的磁矩被定向为反平行于固定层磁矩时将呈现高电阻。
4.用于建立形成mtj器件的不同层堆叠的材料和几何形状是用于限定器件在速度(即，切换时间)和功耗(例如，将器件从一个状态切换到另一状态所需的电压和/或电流)方面的特性的最重要的参数。mtj的典型结构是具有圆柱形形状的柱(即，材料的堆叠)，其中电流从顶层流到底层，或反之亦然，以便切换一个铁磁层的磁化；这被称为自旋转移转矩(stt)器件。mtj的另一形式被称为自旋轨道转矩(sot)器件。在sot器件中，柱仍然是圆柱形的，但是被沉积在重金属导体的顶部。电流在该导体中水平地流动，并在界面处切换铁磁层的磁化。
5.在具有圆柱形堆叠的stt mtj器件和sot mtj器件中，界面的表面积等于圆的面积(a＝πr2其中a为界面的面积，以及r为圆柱体堆叠的半径)。在当前技术状态中，切换mtj器件的状态所需的能量(功率
×
时间)仍相对较高，这是不合需要的。


技术实现要素：

6.如在一个或多个实施例中所表明的，本发明有利地提供了一种磁性隧道结(mtj)结构以及用于制造mtj结构的方法，该mtj结构具有全包围(all-around)配置，使得铁磁层和阻挡层彼此围绕，而不是堆叠布置。可以以与纳米线一致的方式形成的这种结构有益地增加了自由层与自旋轨道转矩(sot)金属之间的界面面积，从而提供了增强的切换效率。
7.本发明提供了一种根据权利要求1所述的结构和根据权利要求12所述的方法。
8.本发明的技术可以提供实质上有益的技术效果。仅通过示例而非限制的方式，根据本发明的一个或多个实施例的mtj可提供以下优点中的一个或多个：
9.增加自由层与sot金属之间的界面面积；
10.更快的切换速度；
11.增强的功率效率；以及
12.由于sot金属竖直生长，因此增加了电池密度(desnisity)。
13.通过将结合附图阅读的本发明的示例性实施例的以下详细描述，本发明的这些和其它特征和优点将变得显而易见。
附图说明
14.以下附图仅以示例的方式呈现，而不是限制，其中，在所有的若干视图中，相同的附图标记(当使用时)指示对应的元件，并且其中：
15.图1a是描绘标准自旋轨道转矩(sot)磁性隧道结(mtj)器件的至少一部分的透视图；
16.图1b是描绘标准自旋转移转矩(stt)mtj器件的至少一部分的透视图；
17.图2是描绘根据本发明的实施例的具有全包围结构的示例性sot mtj器件的至少一部分的透视图；
18.图3a和3b分别是描绘根据本发明的实施例的图2中所示的示例性sot mtj器件的至少一部分的透视图和俯视图，其概念性地示出了增加的界面面积；以及
19.图4至19(包括图13a和图13b)是描绘根据本发明的实施例的具有全包围结构的示例性mtj器件的制造中的示例性处理步骤/阶段的横截面图。
20.应当理解，附图中的元件是为了简单和清楚而示出的。在商业上可行的实施例中可能有用或必要的常见但公知的元件可能未示出，以便有利于对所示实施例的更少阻碍的视图。
具体实施方式
21.如在一个或多个实施例中所表明的，本文将在示例性磁性隧道结(mtj)器件和用于制造mtj器件的方法的上下文中描述本发明的原理，所述mtj器件具有有益地增加层之间的界面面积的全包围结构，从而提供增强的切换效率。
22.图1a和1b是分别描绘标准自旋轨道转矩(sot)磁性隧道结(mtj)器件100和自旋转移转矩(stt)mtj器件120的至少一部分的透视图。参考图1a，sot mtj器件100被示出为被夹在第一导体102与第二导体104之间。mtj器件100被形成为圆柱形柱或堆叠结构，其包括：与第一导体102电接触的可作为自由层的第一铁磁材料层106、在第一铁电材料层上形成的电介质阻挡层108，以及在电介质阻挡层上形成的可作为固定或钉扎层的第二铁电材料层110。如前所述，固定层110具有固定的磁化，而自由层106具有在施加的偏置和/或热存在的情况下可改变的磁化。类似地，如图1b中所示，stt mtj器件120被形成为圆柱形柱/堆叠结构，其包括：第一铁电材料层126、在第一铁电材料层上形成的电介质阻挡层128，以及在电介质阻挡层上形成的第二铁电材料层130。
23.取决于用于形成mtj器件中的不同层的材料和用于导体的材料，自由层的切换可通过sot或stt或这两个机制来实现。在任一情况下，在叠层中的两个材料层之间的界面处触发切换机制。由于形成mtj器件100、120的堆叠在形状上为圆柱形，因此任何两个层之间的界面面积将为πr 2
，其中r为堆叠的半径。切换mtj器件的磁化所需的能量的量与该界面面积成正比。
24.为了增加界面面积，并由此改善mtj器件中的切换效率，如本发明的一个或多个实
施例所示，本发明的方面有益地提供了一种具有全包围结构的mtj器件，使得铁磁层和阻挡层彼此同心地围绕，而不是以堆叠布置设置。图2是描绘根据本发明的实施例的具有全包围结构的示例性mtj器件200的至少一部分的透视图。mtj器件200使用基于sot的切换机制。尽管本发明的实施例不限于任何特定数量的材料层，但为描述清楚起见，图2所示的基础mtj实施例包括四个主要层，包括：具有不变磁化(自旋向上或向下)的参考铁磁层202，本文称为固定或钉扎层；具有可重新配置磁化(例如，自旋可使用施加的偏置电流和/或电压而向上或向下翻转)的自由铁磁层204，本文称为自由层；设置在固定层202和自由层204之间的阻挡层206；以及通过mtj器件200的中心来布置的导体208，使得固定层和自由层以及阻挡层同心地围绕导体。
25.在一个或多个实施例中，导体208包括sot金属，其优选地是重金属，例如钨(w)、铂(pt)、钽(ta)等。导体208可被形成为设置在绝缘体芯210上的sot金属薄壳(例如，约2-20纳米(nm)厚)。绝缘体芯210可以是沿着基本上竖直的主轴(z轴)定向的圆柱形中心纳米线，优选地包括直径为大约20-100nm并且高度为大约50-200nm的合适的电介质材料(例如，二氧化硅、氮化硅(sin)、氮氧化硅(sio
x
ny)等)，但是本发明的实施例不限于绝缘体芯的任何特定材料或尺寸。
26.在一个或多个实施例中，自由层204被设置在导体208的至少一部分的表面上并且像环形线圈(toroid)一样围绕导体，该自由层204可以包括合适的磁性材料，例如钴、铁、硼或其组合。阻挡层206被设置在自由层204的表面上并且像环形线圈一样围绕自由层，其中在sot mtj器件的情况下，阻挡层206可包括绝缘材料，例如氧化镁(mgo)、氧化铝(alo
x
)、铝酸镁或氧化铝镁(mgalo
x
)或其组合。固定层202被设置在阻挡层206的至少一部分的表面上并且像环形线圈一样围绕阻挡层，该固定层202可以包括合适的磁性材料，例如钴、铁、硼、铂、镍、钨、铱或其组合；固定层202通过阻挡层206与自由层204电隔离。
27.自由层204是直接接触sot导体208并因此与其形成界面的层。通过使电流在一个方向或另一方向上通过导体208，在与自由层204的界面处将发生物理现象，其可根据电流的方向来切换自由层的磁化的取向(即，方向)。自由层204的磁化的该改变将致使整个mtj器件200呈现电阻的改变。
28.通过根据本发明的实施例形成mtj器件，其中mtj器件的各层以全包围配置围绕中心纳米线导体208同心地布置，与常规mtj堆叠的圆形面积相比，相邻层之间的界面将显著增加。更具体地说，参考图3a和3b，由于自由层204和导体208之间的界面沿着导体的圆周，所以界面的面积将是2πr乘以自由层的高度h(即，a＝2πrh)，其中r是导体的半径。因此，自由层204与导体208之间的界面的表面积且因此mtj器件的切换效率可根据导体的半径和自由层的高度两者来控制，其表示相对于具有相当尺寸的标准mtj堆叠的显著较大的面积。除了提供自由层204与导体208之间的界面面积的实质增加之外，mtj器件200的全包围结构中的自由层的圆周磁化有利地实现增强的稳定性。
29.通过仅示例而非限制的方式，图4到19是描绘根据本发明的实施例的具有全包围结构的示例性mtj器件400的制造中的示例性处理步骤/阶段的横截面图。尽管整个制造方法和由此形成的结构是完全新颖的，但是实现该方法所需的某些单独的处理步骤可以利用常规的半导体制造技术和常规的半导体制造工具。在给出本文的教导的情况下这些技术和工具对于相关领域的普通技术人员来说已经是熟悉的。此外，许多用于制造半导体器件的
处理步骤和工具也在许多容易获得的出版物中被描述，包括例如：p.h.holloway et al.,handbook of compound semiconductors:growth,processing,characterization,and devices,cambridge university press,2008；和r.k.willardson et al.,processing and properties of compound semiconductors,academic press,2001，在此将其全部内容引入作为参考。需要强调的是，虽然在此阐述了一些单独的处理步骤，但是这些步骤仅仅是示例性的，并且本领域技术人员可以熟悉也将落入本发明的范围内的若干同样合适的替代方案。
30.应当理解，附图中所示的各个层和/或区域可以不按比例绘制。此外，为了有利于更清楚的描述，在给定的图中可能没有明确地示出在这种半导体器件中通常使用的类型的一个或多个半导体层。这并不意味着在实际器件中省略了未明确示出的半导体层。
31.现在参考图4，示例性的全包围mtj器件400的处理开始于具有第n层级金属化的互补金属氧化物半导体(cmos)晶片，其中n是表示晶片中的特定金属化层级的整数。第n层级金属化(mn层级)包括电介质材料层402(例如，二氧化硅(sio
x
)、陶瓷前体聚硼硅氮烷(sibcn)、氮化硅(sin)或其组合)和mn金属连接404(例如，氮化钽(tan)、氮化钛(tin)、钨(w)、铜(cu)、钌(ru)、钴(co)、钽(ta)、钛(ti)或其任何组合)，其可使用标准光刻和蚀刻来图案化。在一个或多个实施例中，金属连接404可通过蚀刻穿过电介质材料层402的开口、在开口的侧壁和底部上沉积可选的衬里406以及用金属406填充开口来形成。
32.图5示出了在金属连接404的上表面上形成虚设芯500。在一个或多个实施例中，通过沉积虚设非晶硅502层，接着以所需图案在非晶硅层的上表面的一部分上沉积硬掩模层504来形成虚设芯500。硬掩模层504优选地包括氧化硅化合物(sio
x
)，尽管可以类似地采用其它材料(例如，氮化硅)。然后使用光刻和各向异性反应离子蚀刻(rie)对虚设芯500进行图案化，以形成优选基本上为圆柱形的柱。在一个或多个实施例中，柱的高度是约50-200nm，柱的直径是约20-100nm，但本发明的实施例不限于任何特定尺寸。
33.在图6中，沉积mtj器件的主要层。具体而言，sot金属薄层602被沉积在电介质材料层402和虚设芯500的上表面的至少一部分上，包括非晶硅502柱的侧壁和硬掩模层504的侧壁和上表面。接着，在sot金属层602的上表面的至少一部分上沉积自由层604，在自由层604的上表面的至少一部分上沉积隧穿阻挡层606，以及在隧穿阻挡层606的上表面的至少一部分上沉积参考(即，固定或钉扎)层608。在一个或多个实施例中，sot金属层602包括具有约2-20nm的沉积厚度的钨，自由层604包括具有约2-10nm的沉积厚度的钴、铁、硼或其组合，隧穿阻挡层606包括具有约0.4-2nm的沉积厚度的氧化镁(mgo)、氧化铝(alo
x
)、铝酸镁(mgalo
x
)或其组合，以及参考层608包括具有约5-50nm的沉积厚度的钴、铁、硼、铂、镍、钨、铱或其组合。然而，应当理解，本发明的实施例不限于各种mtj器件层的特定材料类型或尺寸。
34.接下来，在参考层608的上表面的至少一部分上沉积金属硬掩模层610。在一个或多个实施例中，金属硬掩模层610优选地包括例如氮化钛(tin)、氮化钽(tan)、钌或其组合，且具有约5-30nm的沉积厚度。mtj器件层604、606、608、sot金属层602和硬掩模层610中的每一者可使用已知沉积技术形成，包括但不限于溅射、原子层沉积(ald)、等离子体ald或其组合。围绕非晶硅柱502的mtj器件层604、606、608、sot金属层602和硬掩模层610导致mtj堆叠的形成。
35.现在参照图7，使用例如定向蚀刻或化学机械抛光或平坦化(cmp)来去除在mtj结构的水平表面上设置的硬掩模层610的部分，从而在mtj堆叠的竖直侧壁上留下硬掩模层610。随后，在mtj结构的水平表面上形成虚设电介质层702，该水平表面包括电介质材料层402的上表面的至少一部分和mtj堆叠的上表面(即，覆盖sot金属层602、mtj器件层604、606、608和硬掩模层610)。在一个或多个实施例中，使用例如电介质材料(例如，氮化硅)的定向沉积，接着进行各向同性蚀刻以去除在mtj堆叠的竖直表面(例如，侧壁)上沉积的任何电介质材料来形成虚设电介质层702。该结构的最终厚度将大于mtj堆叠的厚度(例如，大约20-50nm)。
36.图8示出了在mtj结构的上表面之上的共形电介质层802的沉积，该上表面包括在电介质材料层402的上表面和mtj堆叠的上表面上形成的虚设电介质层702的上表面、以及mtj堆叠的侧壁610的上表面。共形电介质层802可以包括例如sio
x
、sibcn等，并且主要用于在后续处理步骤中保护金属硬掩模层610。共形电介质层802的厚度优选地是大约30-100nm，尽管本发明的实施例不限于共形电介质层的任何特定尺寸。
37.然后执行rie以去除在mtj结构的水平表面上的共形电介质层802的部分，包括在mtj堆叠的上表面上设置的共形电介质层和在虚设电介质层702的上表面上形成的共形电介质层的至少一部分，如图9所示。例如使用各向异性(即，定向)蚀刻使在mtj堆叠的侧壁上设置的共形电介质层802的剩余部分凹陷，从而暴露在mtj堆叠的上表面上的虚设电介质层702的一部分和在mtj堆叠的侧壁上的硬掩模层610的顶部部分。可以以与cmos隔离物工艺一致的方式来执行共形电介质层802的rie。在一个或多个实施例中，共形电介质层802被凹陷到大约30-100nm，尽管本发明的实施例不限于共形电介质层的任何特定尺寸。
38.在图10中，执行选择性各向异性rie以去除虚设电介质层702的部分。具体而言，去除覆盖mtj堆叠的上表面的虚设电介质层702和未被共形电介质层802覆盖的在电介质材料层402上形成的虚设电介质层的部分。接着，执行选择性各向同性rie以去除在共形电介质层802下方的剩余虚设电介质层702，如图11所示。
39.参考图12，执行各向同性蚀刻以去除未被共形电介质层802保护的金属硬掩模层610的部分。在一个或多个实施例中，各向同性蚀刻可以使用例如rie或湿法蚀刻或rie与湿法蚀刻的组合来实现。
40.如图13a和13b所示，利用循环氧化/去除的mtj堆叠的各向同性蚀刻是通过例如使用仅rie以及rie和有机湿法蚀刻来执行的，以去除未被硬掩模层610保护的mtj器件层604、606和608的部分。替代地，可使用高角度离子束蚀刻来去除mtj器件层的部分，从而产生稍微不同的轮廓(未被明确示出)。在一个或多个实施例中，蚀刻工艺可以使用sot金属层602作为蚀刻停止层来作为终点(end-pointed)，如图13a所示。在该实施例中，sot金属层602基本上保持完整。在替代实施例中，sot金属层602可与mtj器件层604、606、608一起被蚀刻，如图13b中所示，使得仅保留被硬掩模层610保护的sot金属层。将参考图13b中所示的实施例描述随后的处理步骤，尽管这些随后的处理步骤中的每一个类似地应用于图13a中所示的实施例，如对于本领域技术人员将变得显而易见的。
41.在图14中，封装电介质层1402形成在电介质材料层402的至少一部分上且完全围绕mtj器件结构。封装电介质层1402可以包括氮化硅，但是可以类似地采用其他电介质材料。可选地，一个或多个层间电介质(ild)结构1404可以形成在封装电介质层1402中，以将
mtj器件与相邻的导电结构和/或器件电隔离。ild结构1404由电介质材料形成，例如sio
x
、sibcn、sin或其组合，尽管本发明的实施例不限于任何特定的电介质材料。在一个或多个实施例中，接着执行cmp以使mtj结构的上表面平坦化。可以执行cmp直到硬掩模层504的上表面的至少一部分被暴露。
42.随后，如图15所示，去除包括硬掩模层和虚设非晶硅柱(图5中分别为504和502)的虚设芯(图5中所示的500)，留下开口1502，通过该开口暴露出下层金属连接404的上表面以及sot金属602的竖直壁。在一个或多个实施例中，可以通过如本领域技术人员所知的使用例如四甲基氢氧化铵(tmah)、稀释氢氟酸(dhf)或类似的蚀刻剂的已知的蚀刻工艺(例如但不限于rie、湿法蚀刻或其组合)来去除虚设芯，从而形成开口1502。
43.现在参考图16，sot金属层1606被沉积在开口1502的侧壁和底部上，从而有效地对开口的内表面加衬。在sot金属602和金属连接404被暴露的情况下，sot金属层1602将与sot金属602和金属连接404电连接，以便在开口1502中形成sot金属延伸。sot金属延伸1602基本上形成提供与下层金属连接404电接触的过孔。在一个或多个实施例中，sot金属延伸1602包括具有约2-5nm厚度的钨，但是本发明的实施例不限于任何特定的金属类型或尺寸。一旦sot金属延伸1602形成，开口1502就被芯电介质材料1604填充，并使用cmp或类似的平坦化/抛光工艺而被平坦化，使得sot金属延伸和芯电介质材料与封装电介质层1402的上表面基本上齐平。
44.光致抗蚀剂层1702被形成在半导体晶片之上，其包括被形成在封装电介质层1402、ild结构1404、sot金属延伸1602和芯电介质材料1604的上表面的至少一部分上。然后使用标准光刻和蚀刻来图案化该光致抗蚀剂层1702，以形成通过光致抗蚀剂层并且至少部分地通过封装电介质层1402的至少一个开口1704。在形成开口1704的工艺(其在一个或多个实施例中使用ild rie和氧化物rie等完成)中，mtj器件的至少一侧上的共形电介质层802被去除，从而通过开口1704的侧壁暴露其上形成有共形电介质层的相邻金属硬掩模层610的至少一部分。该开口1704随后将用于形成mtj器件接触。应当理解，尽管在此示例性实施例中仅示出一个mtj器件接触，但在一个或多个实施例中，可形成多个mtj器件接触。形成多个mtj器件接触的一个优点是其可被共享或隔离。
45.图18描绘了在一个或多个实施例中的mtj器件接触1802的制造，其优选地使用接触金属化工艺来形成。在金属化工艺期间，金属层1802被沉积在晶片的至少一部分之上，从而填充开口1704。金属层1802可以包括例如ta、ti、tan、tin、w、ru、co、cu或其组合，尽管本发明的实施例不限于形成金属层的任何特定金属。金属层1802提供与金属硬掩模层610的电接触，且因此被称为mtj器件接触。
46.然后执行cmp或类似的平坦化工艺，以去除在开口(图17中的1704)外部在晶片的上表面上延伸的金属层1802的任何部分，并从晶片的上表面去除光致抗蚀剂层(图17中的1702)。作为cmp的结果，sot金属延伸1602和芯电介质材料1604通过结构的上表面而被暴露。
47.如图19所示，通过例如使用标准沉积工艺在晶片的上表面之上形成ild层1902。ild层1902可以包括用于形成ild结构1404的相同的电介质材料(例如，sio
x
、sibcn、sin或其组合)，但是本发明的实施例不限于用于形成ild层1902的任何特定材料和/或工艺。
48.继续参考图19，图案化ild层1902(例如，使用标准光刻和蚀刻)以形成通过ild层
的开口；暴露sot金属延伸1602和芯电介质材料1604的第一开口，以及暴露mtj器件接触1802的第二开口。使用例如侧壁金属化工艺在第一开口的侧壁上形成第一金属衬里1906，并且在第二开口的侧壁上形成第二金属衬里1908。然后，用金属或替代导体填充第一和第二开口，以分别形成第一和第二接触1910和1912。第一接触1910经由sot金属延伸1602和sot层602提供与mtj器件的自由层604的电连接，并且第二接触1912经由mtj器件接触1802和金属硬掩模610提供与mtj器件的参考层608的电连接。在一个或多个实施例中，第一和第二接触1910、1912以及第一和第二金属衬里1906、1908可以包括ta、ti、tan、tin、w、ru、co、cu或其组合，但是本发明的实施例不限于任何特定的导体材料。此外，接触和金属衬里不需要由相同的材料形成。
49.如前所述，根据本发明的一个或多个实施例形成的mtj器件被布置为使得mtj器件的各个层有益地被布置成以全包围配置同心地包围中心芯电介质材料1604(充当纳米线导体)。以此方式，与常规mtj堆叠的圆形面积相比，相邻层之间(例如，自由层604与sot金属延伸1602之间)的界面面积将实质上增加。此外，mtj器件的全包围结构中的自由层604的圆周磁化实现增强的稳定性，这是有利的。
50.本发明的技术的至少一部分可以在集成电路中实现。在形成集成电路时，通常在半导体晶片的表面上以重复图案制造相同的管芯。每个管芯包括本文描述的器件，并且可以包括其它结构和/或电路。从晶片切割或切片出单个管芯，然后将其封装为集成电路。本领域技术人员将知道如何切割晶片和封装管芯以产生集成电路。附图中所示的任何示例性电路或其部分可以是集成电路的一部分。如此制造的集成电路被认为是本发明的一部分。
51.本领域技术人员将理解，上述示例性结构可以以原始形式(即，具有多个未封装芯片的单个晶片)分布为裸管芯、以封装形式分布、或者合并为受益于其中具有根据本发明的一个或多个实施例形成的mtj器件的中间产品或最终产品的一部分，例如磁性随机存取存储器(mram)。
52.根据本公开的方面的集成电路可用于实质上的任何存储器存储应用和/或电子系统中，例如但不限于mram器件等。用于实现本发明的实施例的合适的系统可以包括但不限于数据存储系统等。结合了这种集成电路的系统被认为是本发明的一部分。在给出了本文提供的本公开的教导的情况下，本领域普通技术人员将能够设想本发明的实施例的其他实现和应用。