光传感器装置的制作方法

1.本发明的一个实施方式涉及具有低温多晶硅和氧化物半导体的光传感器。


背景技术：

2.就光传感器而言，使用可大面积化的非晶硅而得的类型、或者使用可高分辨率化的单晶硅而得的类型成为主流。与此相对，使用低温多晶硅的类型具有双方的特征，期待能够制成大面积且高分辨率的光传感器。
3.然而，低温多晶硅相较于单晶硅，特性的偏差大，产生对利用光电二极管检测到的光电流所产生的信号进行增幅时的噪声变大的问题。为了解决该问题，需要增大光电二极管的光电流，例如可以考虑实施低温多晶硅的厚膜化。然而，低温多晶硅的情况下，相较于非晶硅，具有难以厚膜化、难以形成在膜厚方向上均匀的p-i-n层叠结构的课题。
4.专利文献1公开了一种光传感器，其中，受光元件使用非晶硅或微晶硅，外围电路或像素晶体管使用氧化物半导体。
5.现有技术文献
6.专利文献
7.专利文献1：日本专利第5174988号


技术实现要素：

8.发明所要解决的课题
9.专利文献1中公开的光传感器以组装进液晶显示器中为前提。因此，未充分考虑其作为光传感器的能力，在性能方面有不足。特别是，虽然非晶硅的光电流本身可以充分得到，但是由于用氧化物半导体形成外围电路，因此成为驱动能力低的nmos电路。因此，存在不能使光传感器具有高功能的问题。
10.鉴于上述问题，本发明的一个实施方式的目的之一在于实现光传感器装置的大面积化且高分辨率化。
11.用于解决课题的手段
12.本发明的一个实施方式涉及的光传感器装置包括：基板，和设置于基板上的像素区域中的第1晶体管、第2晶体管和第1遮光层；第1晶体管包括：设置于基板上的第1多晶硅层，设置于第1多晶硅层上的第1绝缘膜，设置于第1绝缘膜上且具有与第1多晶硅层重叠的区域的第1栅电极，设置于第1栅电极上的第2绝缘膜和第3绝缘膜，以及经由设置于第2绝缘膜和第3绝缘膜的开口部而与第1多晶硅层电连接的第1源电极和第1漏电极；第2晶体管包括：设置于第2绝缘膜上的氧化物半导体层，设置于氧化物半导体层上的第3绝缘膜，设置于第3绝缘膜上的第2栅电极，设置于第2栅电极上的第4绝缘膜，以及经由设置于第4绝缘膜的开口部而与氧化物半导体层电连接的第2源电极和第2漏电极；第1遮光层设置于第1绝缘膜与第2绝缘膜之间且具有与第1氧化物半导体层重叠的区域。
附图说明
13.图1是本发明的一个实施方式涉及的光传感器装置的布局图。
14.图2是本发明的一个实施方式涉及的传感器像素的电路图。
15.图3是本发明的一个实施方式涉及的传感器像素的时序图。
16.图4是本发明的一个实施方式涉及的传感器像素的平面布局。
17.图5是本发明的一个实施方式涉及的传感器像素的平面布局。
18.图6是本发明的一个实施方式涉及的传感器像素的平面布局。
19.图7是传感器像素和驱动电路具有的晶体管的剖面图。
20.图8a是对本发明的一个实施方式涉及的光传感器装置的制作方法进行说明的剖面图。
21.图8b是对本发明的一个实施方式涉及的光传感器装置的制作方法进行说明的剖面图。
22.图9a是对本发明的一个实施方式涉及的光传感器装置的制作方法进行说明的剖面图。
23.图9b是对本发明的一个实施方式涉及的光传感器装置的制作方法进行说明的剖面图。
24.图10是对本发明的一个实施方式涉及的光传感器装置的制作方法进行说明的剖面图。
具体实施方式
25.以下，参照附图等对本发明的实施方式进行说明。需要说明的是，本发明能够以多种不同的方式实施，并不限定解释为以下例示的实施方式的记载内容。另外，有时为了更清楚地进行说明，相较于实际方式，附图中示意性地示出各部分的宽度、厚度、形状等，但仅仅是一例，并不限定本发明的解释。另外，在本说明书和各图中，关于已出现的图，有时对与前述的要素相同的要素附以相同的附图标记，并适当省略详细说明。
26.(第1实施方式)
27.在本实施方式中，对于本发明的一个实施方式涉及的光传感器装置100，参照图1至图10进行说明。
28.图1是本发明的一个实施方式涉及的光传感器装置100的布局图。在基板211上的传感器区域102，以阵列状配置有多个传感器像素110。另外，以包围传感器区域102的方式设置有外围区域103。在外围区域103，设置有驱动电路104_r、104_l、保护电路105_r、105_l、端子区域106等。
29.驱动电路104_r、104_l配置于传感器区域102的左右。另外，保护电路105_r设置于传感器区域102与驱动电路104_r之间。保护电路105_l设置于传感器区域102与驱动电路104_l之间。
30.端子区域106是用于向传感器区域102输入信号的多个端子。对于端子gnd_l、gate_l、vr1_l、rst_l、svs_l、dch_l、svg_l、sig、gnd_r、gate_r、vr1_r、rst_r、svs_r、dch_r、svg_r分别输入各种信号。从端子gate_l输入的信号被输入至驱动电路104_l，经由保护电路105_l而被输入至传感器区域102。另外，从端子vr1_l、rst_l、svs_l、dch_l、svg_l、sig
输入的信号也被输入至传感器区域102。另外，从端子vr1_r、rst_r、svs_r、dch_r、svg_r输入的信号也被输入至传感器区域102。使用图2所示的像素电路和图3所示的时序图来详细说明输入到端子区域106的各种信号。
31.[像素电路]
[0032]
图2是配置于传感器区域102的多个传感器像素110各自具有的像素电路。多个传感器像素110各自至少具有晶体管201～204和电容元件205。图2所示的传感器像素110中的gate、svs、dch、rst、sig、vr1、svg各自对应于输入向图1所示的端子区域106输入的信号的布线。
[0033]
晶体管201作为受光元件发挥功能。晶体管201使用多晶硅形成。晶体管201的栅极与第1布线svg电连接，源极或漏极中的一者与晶体管202的源极或漏极中的一者电连接、与晶体管203的源极或漏极中的一者电连接、以及与电容元件205的电极中的一者电连接，源极或漏极中的另一者与第2布线svs电连接。
[0034]
晶体管202、203是进行由晶体管201所检测的光电流的写入/读取的晶体管。晶体管202、203使用氧化物半导体形成。晶体管203的栅极与第3布线gate电连接，源极或漏极中的另一者与第4布线sig电连接。另外，晶体管202的栅极与第5布线dch电连接，源极或漏极中的另一者与电容元件的电极中的另一者电连接、与晶体管204的源极或漏极中的一者电连接、与第6布线vr1电连接。
[0035]
晶体管204是复位用的晶体管。晶体管204使用氧化物半导体形成。晶体管204的栅极与第7布线rst电连接，源极或漏极中的另一者与第4布线sig电连接。
[0036]
在使用低温多晶硅在相同层形成光电二极管和晶体管的情况下，无法将用于形成光电二极管的p-i-n层形成为厚膜。因此，对于光电二极管而言，需要在平面方向流通电流的结构。在该情况下，即便将低温多晶硅的尺寸设置为在平面方向容易流通电流的w/l＝3mm/3μm这样的尺寸，也仅能够获得1na左右的光电流。另外，使用低温多晶硅的晶体管的截止电流虽然也与p-i-n层的条件有关，但会流通1～10pa左右。因此，如果想要制作大面积的光传感器装置，则存在由于并联连接于相同信号线的晶体管的截止电流，导致无法检测所选择的像素的光电流的问题。
[0037]
因此，如本发明的一个实施方式涉及的光传感器装置100那样，利用多晶硅构成作为受光元件发挥功能的晶体管201，利用氧化物半导体构成写入/读取用的晶体管202～204。另外，使用氧化物半导体的晶体管202～204的截止电流为1fa，可以设定得非常微小。因此，能够抑制由晶体管201所检测的光电流经由晶体管202～204发生泄漏。由此，即便是由使用多晶硅的晶体管检测的微小光电流，也能够高灵敏度地检测光电流。另外，能够减小并联连接于相同信号线的晶体管的截止电流的影响，因此能够使光传感器装置大面积化。另外，能够长时间从光传感器装置100的基板211侧(基板211的背面侧)照射光，因此能够使受光量增加。由此，能够抑制多个传感器像素110中的晶体管201的特性偏差。另外，通过长时间对光传感器装置100照射光，能够使受光量增加，因此能够将多晶硅的尺寸设为例如w/l＝120/3.5μm。另外，氧化物半导体的尺寸也能够设为例如w/l＝240/3.5μm。即，由于能够缩小各个晶体管的尺寸，因此能够实现光传感器装置100的高分辨率化。
[0038]
[像素电路的时序图]
[0039]
图3是传感器像素110的时序图。图3所示的时序图中的gate、svs、dch、rst、sig、
vr1、svg分别对应于输入到图1所示的端子区域106的信号、和输入到图2所示的第1布线～第7布线的信号。另外，gate1相当于第1行的第3布线gate1，gate84相当于第84行的第3布线gate84。
[0040]
首先，在期间t1中，在进行传感器像素110的复位前，通过对第1布线svg和第7布线rst供给高电平电位，将晶体管201和晶体管204设为导通(on)状态。另外，通过对第5布线dch和第3布线gate1供给低电平电位，将晶体管202和晶体管203设为截止(off)状态。另外，对第2布线svs供给低电平电位。
[0041]
接着，在期间t2、t3中，进行传感器像素110的复位。在期间t2中，晶体管201、204为导通状态，晶体管203为截止状态。通过使第3布线gate1从低电平电位变为高电平电位，由此使晶体管202从截止状态变为导通状态。由此，通过使复位电流从第6布线vr1经由晶体管204、晶体管202流向晶体管201流通，能够消除光响应而成为初始状态。之后，在期间t3，通过使第3布线gate1从高电平电位变为低电平电位，由此使晶体管202从导通状态变为截止状态，从而结束传感器像素110的复位。
[0042]
接着，在期间t4，在进行电容元件205的复位之前，通过使第1布线svg从高电平电位变为低电平电位，由此使晶体管101从导通状态成为截止状态。
[0043]
接着，在期间t5，进行电容元件205的复位。在期间t5，通过使第5布线dch从低电平电位变为高电平电位，由此使晶体管203从截止状态变为导通状态。另外，使供给至第2布线svs的低电平电位变为高电平电位。由此，在电容元件205中蓄积的电荷能够借助晶体管203而变为一定的电平电位。之后，通过使第5布线dch从高电平电位变为低电平电位，由此使晶体管203从导通状态变为截止状态，从而结束电容元件205的复位。
[0044]
接着，在期间t6，对传感器像素照射光(曝光期间)。通过对截止状态的晶体管201照射光，由此根据所照射的光的光量，在电容元件205中蓄积电荷。期间t6例如为1秒左右。
[0045]
接着，在期间t7，在读取在电容元件205中蓄积的电荷前，通过使第7布线rst从高电平电位变为低电平电位，由此将晶体管204从导通状态设为截止状态。
[0046]
接着，在期间t8，读取在电容元件205中蓄积的电荷。在期间t8，通过使第3布线gate1从低电平电位变为高电平电位，由此将晶体管202从截止状态设为导通状态。由此，能够经由晶体管204从第4布线sig读取在电容元件205中蓄积的与光的光量相应地蓄积的电荷。
[0047]
最后，在期间t9，通过使第3布线gate1从高电平电位变为低电平电位，由此将晶体管202从导通状态设为截止状态，从而结束电荷的读取。在上述的驱动方法中，以第3布线gate1为例进行了说明，第3布线gate84也是同样的。
[0048]
[光传感器装置的平面布局图]
[0049]
接着，对于光传感器装置100的结构，参照图4～图7进行详细说明。图4是光传感器装置100的平面布局图。图5是光传感器装置100的使用多晶硅的晶体管的平面布局。图6是光传感器装置100的使用氧化物半导体的晶体管的平面布局。需要说明的是，在图4～图6中，仅图示半导体层和导电层，对于绝缘膜省略了图示。
[0050]
图4中示出晶体管201～晶体管204和电容元件205。在图4中，将串联连接的4个晶体管以2列并联连接的晶体管视为1个晶体管201。同样地，将串联连接的4个晶体管以2列并联的晶体管视为1个晶体管203。
[0051]
如图5所示，配置有使用多晶硅的晶体管201。配置有晶体管201具有的由多晶硅形成的半导体层213_1。配置有8个半导体层213_1。在半导体层213_1上配置有导电层215_1～215_4。导电层215_1作为晶体管201的栅电极发挥功能，导电层215_2作为晶体管202的遮光层发挥功能。导电层215_3作为晶体管203的遮光层发挥功能，导电层215_4作为晶体管204的遮光层发挥功能。在导电层215_1～215_4上配置有导电层218_1～218_7。导电层218_1作为晶体管201的源电极或漏电极中的另一者发挥功能，导电层218_2、218_5作为晶体管201的源电极或漏电极中的一者发挥功能。导电层218_3作为晶体管203的栅电极发挥功能，导电层218_4作为电容元件的电极中的一者发挥功能。导电层218_6作为晶体管202的栅电极发挥功能，导电层218_7作为晶体管204的栅电极发挥功能。
[0052]
如图6所示，配置有使用氧化物半导体的晶体管202～204和电容元件205。另外，在晶体管202～204的下层配置有先前已说明的作为遮光层发挥功能的导电层215_2～215_4。在导电层215_2～215_4上配置有晶体管202～204具有的由氧化物半导体形成的半导体层231_1～231_3。另外，配置有8个半导体层231_1。在半导体层231_1～231_4上配置有导电层218_1～218_7。在导电层218_1～218_7上配置有导电层221_1～221_5。导电层221_1、221_5作为晶体管203的源电极或漏电极中的一者发挥功能。另外，导电层221_2作为晶体管203的源电极或漏电极中的另一者发挥功能，作为晶体管202的源电极或漏电极中的一者发挥功能，以及作为晶体管204的源电极或漏电极中的一者发挥功能，作为电容元件205的电极中的另一者发挥功能。导电层221_3作为晶体管202的源电极或漏电极中的另一者发挥功能，导电层221_4作为晶体管204的源电极或漏电极中的另一者发挥功能。
[0053]
[光传感器装置的剖面图]
[0054]
图7中一并图示了图4所示的传感器像素110以a1-a2线切断的剖面与以b1-b2线切断的剖面。另外，图7中也示出在图4中未图示的驱动电路104_r的剖面。在图7中，作为传感器像素110，示出晶体管201、晶体管203和电容元件205的剖面图，作为外围区域103，示出驱动电路104_r中的晶体管210的剖面图。需要说明的是，构成驱动电路104_l和保护电路105_r、105_l的晶体管的构成也与晶体管210同样。对于传感器像素110，从基板211的背面侧照射光。
[0055]
作为受光元件发挥功能的晶体管201隔着基底绝缘膜212设置于基板211上。晶体管201至少由半导体层213_1、绝缘膜214和导电层215_1构成。用于晶体管201的半导体层213_1是多晶硅。另外，在半导体层213_1中，通过添加赋予n型的杂质，由此形成了低浓度杂质区域和高浓度杂质区域。这里，绝缘膜214作为晶体管201的栅极绝缘膜发挥功能。另外，在导电层215_1上设置有绝缘膜216、217。在绝缘膜217上设置有导电层218_1、218_2。导电层218_1、218_2经由设置于绝缘膜216、217的开口部而与半导体层213_1电连接。绝缘膜216、217作为层间绝缘膜发挥功能。
[0056]
在导电层218_1、218_2上设置有绝缘膜219。在绝缘膜219上设置有导电层221_1。导电层221_1经由设置于绝缘膜219的开口部而与导电层218_2连接。
[0057]
晶体管203设置于绝缘膜214上。另外，晶体管203为顶栅型的晶体管。另外，在绝缘膜214与绝缘膜216之间设置导电层215_3。晶体管203至少由半导体层231_1、绝缘膜217和导电层218_3构成。用于晶体管203的半导体层231_1为氧化物半导体。另外，绝缘膜217作为晶体管203的栅极绝缘膜发挥功能。另外，在导电层218_3上设置有绝缘膜219。在绝缘膜219
上设置有导电层221_1、221_2。导电层221_1、221_2经由设置于绝缘膜217、219的开口部而与半导体层231_1电连接。另外，导电层221_与设置于绝缘膜217的导电层218_2连接。绝缘膜219作为层间绝缘膜发挥功能。在导电层221_1、221_2上设置有绝缘膜222。在绝缘膜222上设置有绝缘膜224。需要说明的是，晶体管202、204也是在半导体层中使用了氧化物半导体的晶体管，具有与晶体管203同样的结构。另外，对于晶体管202、204，也设置有作为遮光层发挥功能的导电层。
[0058]
电容元件205由绝缘膜217上的导电层218_4、导电层221_2和设置于导电层218_4与导电层221_2之间的绝缘膜219构成。另外，电容元件205可以在绝缘膜214与绝缘膜216之间进一步具有导电层。
[0059]
晶体管210设置于基板211上。晶体管210为顶栅型的晶体管。另外，在基板211与基底绝缘膜212之间，设置作为遮光层发挥功能的导电层232。晶体管210的作为遮光层发挥功能的导电层232设置于比晶体管203的作为遮光层发挥功能的导电层215_3更靠下层的位置。用于晶体管210的半导体层213_2为多晶硅。另外，在半导体层213_2中，通过添加赋予n型的杂质，形成了低浓度杂质区域和高浓度杂质区域。这里，绝缘膜214作为晶体管210的栅极绝缘膜发挥功能。另外，在绝缘膜214上设置导电层215_5。导电层215_5作为晶体管210的栅电极发挥功能。在导电层215_5上设置有绝缘膜214、216。在绝缘膜216上设置有导电层218_8、218_9。导电层218_8、218_9经由设置于绝缘膜214、216的开口部而与半导体层213_2电连接。即，绝缘膜214、216作为层间绝缘膜发挥功能。另外，作为晶体管210，图示了nch型晶体管的构成，但是本发明的一个实施方式不限于此。例如，在驱动电路104_r、104_l中，可以将nch型晶体管和pch型晶体管组合而形成cmos器件。另外，在导电层218_8、218_9上设置有绝缘膜219，在绝缘膜219设置有开口部。导电层221_5经由开口部而与导电层218_8连接，导电层221_6经由开口部而与导电层218_9连接。
[0060]
在导电层221_1～221_6上设置有绝缘膜222。在绝缘膜222上设置有导电层223_1、223_2。导电层223_1经由设置于绝缘膜222的开口部而与导电层221_1连接，导电层223_2经由设置于绝缘膜222的开口部而与导电层221_5连接。在导电层223_1、223_2上设置有绝缘膜224。在绝缘膜224上设置有导电层225_1、225_2。导电层225_1经由设置于绝缘膜224的开口部而与导电层223_1连接。另外，导电层225_2经由设置于绝缘膜224的开口部而与导电层221_5连接。导电层223_1、223_2、225_1、225_2作为引绕布线(日文原文：引
き
回
し
配線)发挥功能。
[0061]
作为用于半导体层231_1～231_4的氧化物半导体，包括铟、镓等第13族元素。可以含有不同的多种第13族元素，可以是铟与镓的化合物(igo)。半导体层231_1～231_4可以还包括第12族元素。半导体层231可以包括其他元素，可以包括作为第14族元素的锡、作为第4族元素的钛、锆等。作为氧化物半导体，具体而言例如可以举出氧化铟镓锌(igzo)、氧化铟镓(igo)、铟锌氧化物(izo)、锌锡氧化物(znsno)、锌氧化物(zno)和透明非晶氧化物半导体(taos)等。
[0062]
导电层215_1～215_5、导电层218_1～218_9、导电层221_1～221_6、导电层223_1、223_2和导电层225_1，225_2例如由钼、铬、钨、铝、铜、钛、镍、钽、银或它们的合金形成。上述导电层不限于在上文中列举的金属，也可以使用其他金属、合金。另外，可以将在上文中列举的导电性的材料以单层形成导电层或进行层叠而形成导电层。
[0063]
基底绝缘膜212、绝缘膜214、216、217、219、222、224由氧化硅膜或氮化硅膜等无机绝缘膜形成。另外，不限于无机绝缘膜，也可以利用使用了有机树脂的有机绝缘膜。
[0064]
在本发明的一个实施方式中，在传感器像素110中，作为受光元件发挥功能的晶体管201的半导体层213_1使用了多晶硅。另外，晶体管202～204的半导体层231_1～231_3使用了氧化物半导体。使用氧化物半导体的晶体管202相较于使用多晶硅的晶体管201，能够使截止电流非常小。因此，即便在晶体管201中所检测的光电流小、并且存在特性偏差，也能够增长传感时间来蓄积读取电荷，因而能够减小晶体管的特性偏差的影响。
[0065]
另外，在本发明的一个实施方式涉及的光传感器装置100中，对于作为受光元件发挥功能的晶体管201以外的晶体管而言，在基板211与半导体层之间设置有作为遮光层发挥功能的导电层。因此，即便长时间从基板211侧照射光，也能够抑制向受光元件以外的晶体管的半导体层照射光。由此，能够抑制向晶体管202～202、210具有的半导体层照射光而导致晶体管的特性发生变动。
[0066]
另外，通过利用cmos器件构成驱动电路104_r、104_l，电流的控制变得容易，能够降低贯通电流。由此，相较于使用非晶硅的光传感器，能够进行噪声得以降低的驱动。
[0067]
[光传感器装置的制造方法]
[0068]
对于本发明的一个实施方式涉及的光传感器装置100的制造方法，参照图8至图10进行说明。图8至图10所示的剖面图对应于图7所示的剖面图。
[0069]
图8a是对在基板211上形成导电层232、基底绝缘膜212和半导体层213_1、213_2的工序进行说明的图。作为基板211，例如使用玻璃基板、聚酰亚胺等柔性基板。首先，在基板211上通过溅射法形成导电膜，通过光刻工序对导电膜进行加工，由此形成导电层232。导电层232由具有遮光性的金属材料形成。需要说明的是，导电层232设置于要设置构成驱动电路104_r、104_l和保护电路105_r、105_l的晶体管210的区域。导电层232优选设置于构成驱动电路104_r、104_l和保护电路105_r、105_l的各晶体管中并设置于晶体管具有的半导体层的正下方。
[0070]
接着，在基板211和导电层232上形成基底绝缘膜212。基底绝缘膜212通过cvd法或溅射法，使用例如氧化硅或氮化硅形成。作为基底绝缘膜212，可以将氧化硅和氮化硅分别以单层使用，也可以层叠使用。接着，在基底绝缘膜212上形成由多晶硅形成的半导体膜，通过光刻工序对半导体膜进行加工，从而形成半导体层213_1、213_2。这里，半导体层213_1设置于不与导电层232重叠的区域，半导体层213_2设置于与导电层232重叠的区域。
[0071]
图8b是对形成绝缘膜214和导电层215_1～215_5的工序进行说明的图。首先，在半导体层213_1、213_2上形成绝缘膜214。绝缘膜214通过cvd法或溅射法，使用例如氧化硅或氮化硅形成。作为绝缘膜214，例如与半导体层213_1、213_2相接而形成氮化硅膜。氮化硅膜是包括较高浓度的氢、容易释出氢的膜。通过在半导体层213_1、213_2与绝缘膜214相接的状态下进行加热处理，能够使由多晶硅形成的半导体层213_1、213_2中所包含的悬空键利用氢封端，从而成为非活性。接着，通过溅射法在绝缘膜214上形成导电膜，通过光刻工序对导电膜进行加工，由此形成导电层215_1～215_5。需要说明的是，图8b中没有图示出导电层215_2、215_4，导电层215_2、215_4配置于图5所示的位置。导电层215_1形成于与半导体层213_1重叠的区域，之后导电层215_2～215_4形成于与由氧化物半导体形成的半导体层重叠的区域，导电层215_5形成于与半导体层213_3重叠的区域。
[0072]
虽未图示，但以导电层215_1、215_5作为掩模，对半导体层213_1、213_2进行掺杂处理。由此，在半导体层213_1、213_2中形成杂质区域。在形成nch型晶体管的情况下，通过添加赋予n型的杂质，在半导体层中形成低浓度杂质区域和高浓度杂质区域。在形成pch型晶体管的情况下，通过添加赋予p型的杂质，由此形成杂质区域。在本实施方式中，在驱动电路104_r、104_l和传感器像素110中，虽然图示了nch型晶体管，但是不限于此。作为构成驱动电路104_r、104_l的晶体管，可以形成nch型晶体管和pch型晶体管这两者。
[0073]
图9a是对形成绝缘膜216和半导体层231_1～231_4的工序进行说明的图。首先，在绝缘膜214和导电层215_1～215_5上形成绝缘膜216。通过cvd法或溅射法使用例如氧化硅或氮化硅形成绝缘膜216。
[0074]
使用氧化物半导体作为晶体管的半导体层的情况下，如果氢、水分从相邻的膜侵入氧化物半导体，则晶体管的特性有可能劣化。具体而言，发生晶体管的迁移率的下降、阈值的偏差等。因此，与半导体层231_1～231_2相接的绝缘膜优选使用降低了氢的浓度的膜。因此，对于绝缘膜216，例如通过cvd法形成氧化硅膜。另外，对于绝缘膜216，也可以设为从导电层215_1～215_3侧起层叠有氮化硅膜与氧化硅膜的层叠结构。
[0075]
接着，在绝缘膜216上通过溅射法形成使用氧化物半导体的半导体膜，通过光刻工序对半导体膜进行加工，由此形成半导体层231_1～231_4。半导体层231_1形成于作为遮光层发挥功能的导电层215_3上。需要说明的是，图9a中没有图示半导体层231_2～231_4，半导体层231_2～231_4配置于图6所示的位置。
[0076]
在将使用氧化物半导体的半导体膜加工为半导体层231_1～231_4时，有时在半导体层231_1～231_4的表面产生损伤。半导体层231_1～231_4的产生损伤的区域中包括大量氧缺陷。由于氧缺陷，产生晶体管的截止漏电流增大的问题。为了减小截止漏电流，需要通过加热处理向氧化物半导体中导入充足的氧。因此，优选在氧化硅膜与半导体层231_1～231_4相接的状态下进行加热处理。加热处理例如优选在氮、干燥空气或大气气氛下进行。由此，从氧化硅释出氧，并能够向半导体层231_1～231_4的产生损伤的区域供给氧。因此，能够减少在半导体层231中包括的氧缺陷。
[0077]
图9b是对形成绝缘膜217和导电层218_1～218_9的工序进行说明的图。首先，在绝缘膜216和半导体层231上，通过cvd法或溅射法，使用例如氧化硅或氮化硅形成绝缘膜217。对于绝缘膜217，例如优选从半导体层231_1～231_4侧通过cvd法形成氧化硅膜，在氮化硅膜上通过溅射法形成氮化硅膜。然后，可以再次进行加热处理。加热处理的条件与在半导体层231_1～231_4的形成后进行的加热处理的条件相同。通过该加热处理，从与半导体层231_1～231_4相接的氧化硅膜释出氧，并能够向半导体层231_1～231_4的产生损伤的区域供给氧。因此，能够减少在半导体层231_1～231_4中包含的氧缺损。需要说明的是，可以在形成半导体层231_1～231_4后或形成绝缘膜217后的任一阶段进行加热处理。
[0078]
接着，在绝缘膜216和绝缘膜217形成到达半导体层213_1、213_2的接触孔。接着，在绝缘膜217上通过溅射法形成导电膜，并通过光刻工序进行加工，以形成导电层218_1～218_9。需要说明的是，图9b中未示出导电层218_5～218_7，导电层218_5～218_7配置于图5和图6所示的位置。导电层218_1、218_2与半导体层213_1连接，导电层218_3设置于与半导体层231重叠的区域。另外，导电层218_5、218_6与半导体层213_2连接。
[0079]
虽未图示，以导电层218_3为掩模，通过离子注入向半导体层231中添加氢或氩。由
此，在半导体层121中，能够在与栅电极123重叠的区域形成沟道，和以包夹沟道的方式形成低电阻化区域。
[0080]
图10是对形成绝缘膜219和导电层221_1～221_6的工序进行说明的图。首先，在绝缘膜217和导电层218_1～218_9上，通过cvd法或溅射法，使用例如氧化硅或氮化硅形成绝缘膜219。接着，在绝缘膜219形成到达导电层218_2、218_8、218_9和半导体层231的接触孔。接着，在绝缘膜219上，通过溅射法形成导电膜，通过光刻工序进行加工，从而形成导电层221_1～221_6。导电层221_1与导电层218_2连接，导电层221_2与导电层218_2和半导体层231_1连接。导电层221_2与半导体层231_1连接。导电层221_2设置于与导电层218_4重叠的区域。导电层221_5与导电层218_8连接，导电层221_6与导电层218_9连接。
[0081]
接着，在导电层221_1～221_5上形成绝缘膜222。接着，在绝缘膜222形成到达导电层221_1、221_5的开口部，在绝缘膜222上通过溅射法形成导电膜。接着，通过光刻工序进行加工，从而形成导电层223_1_1、223_2。接着，在导电层223_1、223_2上形成绝缘膜224。接着，在绝缘膜224形成到达导电层223_1、223_2的开口部，在绝缘膜224上通过溅射法形成导电膜。最后，通过光刻工序进行加工，从而形成导电层225_1_1、225_2。
[0082]
通过以上的工序，能够制造本发明的一个实施方式涉及的光传感器装置100。
[0083]
在同一基板上形成使用多晶硅的晶体管和使用氧化物半导体的晶体管的情况下，使用氧化物半导体的晶体管因氢发生的劣化成为问题。为了提高使用多晶硅的晶体管的特性，进行将在多晶硅层与栅极绝缘膜的界面中的缺陷能级终结的加热处理。通过该加热处理，在氧化物半导体中混入氢，由此氧化物半导体发生简并，成为导体。
[0084]
在本发明的一个实施方式涉及的光传感器装置100的制造方法中，利用与使用多晶硅的晶体管201的作为栅电极发挥功能的导电层215_1相同的导电膜，形成使用氧化物半导体的晶体管202～204的作为遮光层发挥功能的导电层215_2。另外，在导电层215_1～215_3上形成作为绝缘膜216的氧化硅膜，并形成作为绝缘膜217的氧化硅膜。如此，以相比于配置于外围区域103的驱动电路104_r、104_l更近的方式，设置吸收氢的导电层215_2。由此，能够抑制氢混入晶体管202～204所具有的半导体层231_1～231_4。如此，在本发明的一个实施方式涉及的光传感器装置100中，不仅能够降低光对晶体管202～204的影响，还能够抑制氢的影响。另外，该导电层215_2配置于比由多晶硅形成的半导体层213_1更靠上层处。由此，能够通过导电层215_2反射光，并能够使所反射的光入射至半导体层213_1，因此能够提高聚光率。
[0085]
另外，本发明的一个实施方式涉及的光传感器装置100不仅能够形成于透明的玻璃基板上，也能够形成于柔性基板上。因此，能够应对各种各样的设计、各种各样的形状。
[0086]
在本发明的范畴中，本领域技术人员能够想到各种变更例和修改例，应当理解，这些变更例和修改例也属于本发明的范围。例如，本领域技术人员对上述的各实施方式适当进行构成要素的追加、删除或者设计变更后的实施方式、或者进行工序的追加、省略或者条件变更后的实施方式只要具备本发明的要旨，则也包括在本发明的范围内。
[0087]
附图标记说明
[0088]
100：光传感器装置、101：晶体管、102：传感器区域、103：外围区域、104：驱动电路、105：保护电路、106：端子区域、110：传感器像素、121：半导体层、123：栅电极、201～204：晶体管、205：电容元件、210：晶体管、211：基板、212：基底绝缘膜、213：半导体层、214：绝缘膜、
215：导电层、216：绝缘膜、217：绝缘膜、218：导电层、219：绝缘膜、221：导电层、222：绝缘膜、223：导电层、224：绝缘膜、225：导电层、231：半导体层、232：导电层。