半导体模块以及半导体模块的制造方法与流程

1.本发明涉及一种半导体模块以及半导体模块的制造方法。


背景技术：

2.以往，已知有在绝缘电路基板搭载半导体芯片，并利用引线框架等布线部将半导体芯片与绝缘电路基板的电路图案连接的半导体模块。在这样的半导体模块中，为了保护半导体芯片，使用各种树脂封装。(例如，参照专利文献1)。
3.专利文献1：wo2017/163583


技术实现要素：

4.技术问题
5.希望抑制引线框架等布线部与树脂封装之间的剥离。
6.技术手段
7.为了解决上述课题，在本发明的一个方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接。布线部可以具有与半导体芯片连接的芯片连接部。芯片连接部的表面可以具有多个凹部。芯片连接部的表面可以具有配置于两个凹部之间的平面部。
8.在本发明的第二方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；布线部，其在表面的至少一部分具有展开面积比为0.2以上的粗糙面区，并且将半导体芯片与电路图案连接；以及树脂封装，其保护半导体芯片。
9.在本发明的第三方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；布线部，其将半导体芯片与电路图案连接；以及树脂封装，其保护半导体芯片。布线部可以具有：芯片连接部，其与半导体芯片连接；电路图案连接部，其与电路图案连接；以及桥接部，其将芯片连接部和电路图案连接部连接。芯片连接部可以具有与半导体芯片相对的下表面。芯片连接部的下表面可以具有离桥接部最远的第一边。在芯片连接部的下表面，可以遍及第一边的一半以上的长度而设置有沿着第一边的台阶或倾斜部。
10.在本发明的第四方式中，提供一种半导体模块。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接。布线部可以具有与半导体芯片连接的芯片连接部。芯片连接部可以具有主材部。芯片连接部可以具有阻碍部，该阻碍部由焊料润湿性比主材部的焊料润湿性低的材料形成，并且在前端面露出地配置。
11.在本发明的第五方式中，提供一种半导体模块的制造方法。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布
线部，其将半导体芯片和电路图案电连接，布线部可以具有与半导体芯片连接的芯片连接部。在制造方法中，可以对芯片连接部的表面照射激光，形成多个凹部以及配置于两个凹部之间的平面部。
12.在本发明的第六方式中，提供一种半导体模块的制造方法。半导体模块可以具备：绝缘电路基板，其在一个面形成有电路图案；半导体芯片，其载置于绝缘电路基板；以及布线部，其将半导体芯片和电路图案电连接，布线部可以具有与半导体芯片连接的芯片连接部。在制造方法中，可以利用模具对芯片连接部的上表面转印形状，形成多个凹部以及配置于两个凹部之间的平面部。
附图说明
13.图1是示出本发明的一个实施方式的半导体模块100的一例的图。
14.图2是示出绝缘电路基板160的一例的图。
15.图3是图2的a-a截面图。
16.图4是图3的引线框架50的放大图。
17.图5是电路图案连接部56的附近的放大图。
18.图6是图3的前端面66的附近的放大图。
19.图7是示出引线框架50的展开面积比与紧贴强度之间的关系的图。
20.图8是示出引线框架50的其他结构例的立体图。
21.图9是示出图8的芯片连接部52的下表面62的图。
22.图10是示出图9中的b-b截面的图。
23.图11是示出图9中的c-c截面的图。
24.图12是适用了图8的引线框架50的情况下的前端面66的附近的放大图。
25.图13是示出芯片连接部52的下表面62的其他例的图。
26.图14是示出图13中的d-d截面的图。
27.图15是示出图13中的e-e截面的图。
28.图16是示出芯片连接部52的下表面62的其他例的图。
29.图17是示出图16中的f-f截面的图。
30.图18是示出图16中的g-g截面的图。
31.图19是示出芯片连接部52的下表面62的其他例的图。
32.图20是示出图19中的h-h截面的图。
33.图21是示出图19中的i-i截面的图。
34.图22是示出参考例的芯片连接部152的图。
35.图23是芯片连接部152的顶点201附近的放大图。
36.图24是示出引线框架50的其他例的图。
37.图25是将芯片连接部52的前端面66的附近放大的图。
38.图26是示出前端面66处的凹部210和平面部212的一例的图。
39.图27是示出前端面66处的凹部210和平面部212的配置例的图。
40.图28是示出前端面66处的凹部210和平面部212的其他配置例的图。
41.图29是示出半导体模块100的制造方法中的一部分工序的图。
42.图30是示出本实施例1～3与参考例1～3的测定结果的图。
43.图31是说明向芯片连接部52照射激光的图。
44.图32是示出图29的s341中的激光照射的一例的图。
45.图33是示出图29的s341中的激光照射的其他例的图。
46.图34是示出图29的s341中的激光照射的其他例的图。
47.图35是示出图29的s341中的激光照射的其他例的图。
48.图36是示出前端面66的凹部210和上表面64的凹部210的表面形状的一例的图。
49.图37是对前端面66的凹部210和上表面64的凹部210的形状进行说明的图。
50.图38是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
51.图39是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
52.图40是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
53.图41是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。
54.图42是示出前端面66处的凹部210和平面部212的其他配置例的图。
55.图43是示出前端面66处的凹部210和平面部212的其他配置例的图。
56.图44是示出前端面66处的凹部210和平面部212的其他配置例的图。
57.图45是示出前端面66处的凹部210和平面部212的其他配置例的图。
58.图46是示出半导体模块100的制造方法中的一部分工序的图。
59.图47是说明向芯片连接部52进行模具320的形状转印的图。
60.图48是示出上表面64的凹部210和平面部212的配置的一例的图。
61.图49是对上表面64的凹部210和平面部212的形状进行详细说明的图。
62.图50是示出半导体模块100的制造方法中的一部分工序的图。
63.图51是对芯片连接部52的形状进行说明的图。
64.图52是对芯片连接部52的形状进行说明的图。
65.图53是示出上表面64和前端面66的凹部210和平面部212的配置的一例的图。
66.图54是示出阻碍区251的配置的其他例的图。
67.图55是示出图54中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。
68.图56是示出比较例的芯片连接部52的一例的图。
69.图57是示出阻碍区251的配置的其他例的图。
70.图58是示出阻碍区251的配置的其他例的图。
71.图59是示出图58中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。
72.图60是说明向比较例的芯片连接部52照射激光的图。
73.图61是示出阻碍区251的配置的其他例的图。
74.图62是示出阻碍区251的配置的其他例的图。
75.图63是示出阻碍区251的配置的其他例的图。
76.图64是示出图63中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。
77.图65是对重叠部332的形状进行说明的图。
78.图66是示出引线框架50的其他例的图。
79.图67是示出芯片连接部52中的主材部231和阻碍部230的配置例的图。
80.图68是示出引线框架50的其他例的图。
81.图69是将图37的芯片连接部52放大的示意图。
82.图70是示出引线框架50的其他例的图。
83.图71是示出芯片连接部52的下表面62处的阻碍部230的配置例的图。
84.图72是将图39和图40的芯片连接部52放大的示意图。
85.图73是示出芯片连接部52的下表面62处的阻碍部230的其他配置例的图。
86.图74是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。
87.图75是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。
88.图76是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。
89.符号说明
90.10
···
树脂壳体、12
···
密封树脂、13
···
涂层、14
···
树脂封装、16
···
冷却部、20
···
绝缘基板、22
···
散热板、24
···
接合层、26
···
电路图案、30、32、34
···
接合层、39
··
区域、40
···
半导体芯片、50
···
引线框架(布线部)、51
···
粗糙面区、52
···
芯片连接部、54
···
桥接部、56
···
电路图案连接部、62
···
下表面、64
···
上表面、65
···
角、66
···
前端面、68
···
侧面、70
···
台阶、71
···
后退面、74
···
开口部、81
··
第一边、82
···
第二边、83
···
第三边、84
···
贯通孔、86
···
端子、88
···
突起部、90
···
倾斜、94
···
空间、100
···
半导体模块、152
···
芯片连接部、160
···
绝缘电路基板、181
···
端边、182
···
端边、183
···
端边、198
···
端子连接部、201
···
顶点、202
···
空间、203、204
···
龟裂、210
···
凹部、211
···
中心、212
···
平面部、214
···
凹陷部、216
···
隆起部、218
···
标准部、230
···
阻碍部、231
···
主材部、251
···
阻碍区、310
···
光源、312
···
激光、314
··
底部、320
···
模具、322
···
第一部分、324
···
第二部分、332
···
重叠部、334
···
非重叠部、336
···
未加工部
具体实施方式
91.以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。应予说明，在本说明书和附图中，针对实质上具有同一功能、构成的要素标注同一符号而省略重复说明，另外，与本发明没有直接关系的要素省略图示。另外，在一个图中，有时针对具有同一功能、构成的要素代表性地标注符号，针对其他的要素省略符号。
92.在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或实际安装半导体装置时的方向。
93.在本说明书中，有时使用x轴、y轴以及z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，z轴并不限于表示相对于地面的高度方向。应予说明， z轴方向与-z轴方向是彼此相反的方向。在不记载正负而记
载为z轴方向的情况下，是指与 z轴和-z轴平行的方向。在本说明书中，将与半导体芯片的上表面和下表面平行的正交轴设为x轴和y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为z轴。在本说明书中，有时将z轴的方向称为深度方向。另外，在本说明书中，有时将包含x轴和y轴并与半导体基板的上表面和下表面平行的方向称为水平方向。
94.在本说明书中，在称为“相同”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
95.＝＝本实施方式＝＝
96.图1是示出本发明的一个实施方式的半导体模块100的一例的图。半导体模块100可以作为逆变器等电力变换装置而起作用。半导体模块100具备一个以上的绝缘电路基板160。在本说明书中，将设置有一个以上的绝缘电路基板160的面中的正交轴设为x轴和y轴，将与xy面垂直的轴设为z轴。在图1中，示出xy面中的各部件的配置例。
97.＜＜半导体模块100的说明＞＞
98.本例的半导体模块100具备分别构成u层、v层、w层的臂的三个绝缘电路基板160。在绝缘电路基板160载置有一个以上的半导体芯片40。半导体芯片40由包围绝缘电路基板160的树脂壳体10和/或填充于树脂壳体10的密封树脂12这样的树脂封装14保护。
99.半导体芯片40可以包括绝缘栅双极型晶体管(igbt)、fwd(free wheel diode：续流二极管)等二极管和将它们组合而成的rc(reverse conducting：反向导通)-igbt、以及mos晶体管等。
100.树脂壳体10以包围收容绝缘电路基板160的空间94的方式设置。一个以上的端子86可以从树脂壳体10露出而设置。端子86可以经由端子连接部198与绝缘电路基板160电连接。另外，也可以在树脂壳体10设置有供固定冷却装置等的螺钉等紧固部件插入的贯通孔84。
101.在本例中，树脂壳体10由能够通过注塑成型而形成的热固化型树脂、或者能够通过uv成型而形成的紫外线固化型树脂等树脂而成型。该树脂可以包含从例如聚苯硫醚(pps)树脂、聚对苯二甲酸丁二醇酯(pbt)树脂、聚酰胺(pa)树脂、丙烯腈丁二烯苯乙烯(abs)树脂以及丙烯酸树脂等中选择的一种或多种高分子材料。
102.在本例中，密封树脂12设置在树脂壳体10的内部。密封树脂12是例如环氧树脂、硅胶，但是并不限定于此。通过密封树脂12能够保护绝缘电路基板160。
103.图2是示出绝缘电路基板160的一例的图。在此，虽然代表性地示例出构成一个相的臂的绝缘电路基板160，但是其他相的绝缘电路基板160也是同样的构成。本例的绝缘电路基板160在绝缘基板20的至少一个面设置有电路图案26，在另一面设置有散热板22(参照图3)。可以通过将铜板或者铝板或者对这些材料实施了镀敷而成的板与氮化硅陶瓷和/或氮化铝陶瓷等绝缘基板20直接接合或者经由钎料层接合，从而构成电路图案26和散热板22。
104.本例的半导体芯片40经由焊料等接合层30(参照图3)与设置于绝缘基板20的上表面的电路图案26接合。另外，半导体芯片40的上表面经由焊料等接合层32(参照图3)与布线部连接。本例的布线部是引线框架50。引线框架50使半导体芯片40经由焊料等接合层34(参照图3)与电路图案26连接。引线框架50是由铜或铝等金属材料形成的部件。引线框架50也可以利用镍等来镀敷表面的至少一部分。另外，引线框架50也可以利用树脂等来涂敷表面
的至少一部分。引线框架50可以具有板状的部分。板状是指对置地配置的两个主面的面积大于其他面的面积的形状。引线框架50的至少与半导体芯片40连接的部分可以是板状。引线框架50可以通过将一张金属板折弯而形成。
105.电路图案26通过与半导体芯片40或引线框架50电连接，从而传送信号或电力。电路图案26可以构成为包含多个岛状区域26a、26b、26c。另外，可以在电路图案26的一个岛状区域配置多个半导体芯片40。在图2的例子中，在岛状区域26a、26b分别配置有多个半导体芯片40。另外，配置于一个岛状区域的多个半导体芯片40可以通过引线框架50而与相同的岛状区域连接。在图2的例子中，配置于岛状区域26a的多个半导体芯片40通过沿y轴方向排列的两个引线框架50而与相同的岛状区域26b并联连接。另外，配置于岛状区域26b的多个半导体芯片40通过沿y轴方向排列的两个引线框架50而与相同的岛状区域26c并联连接。在该两个引线框架50，与相同的岛状区域26b或相同的岛状区域26c连接的连接部分的y轴方向上的距离y1可以小于两个半导体芯片40的y轴方向上的距离y2。由此，能够减小在分离地配置的两个半导体芯片40流通的电流的路径长的差异。
106.本例的半导体芯片40是在上表面和下表面形成有电极(例如，发射极和集电极)的纵型的芯片。半导体芯片40通过形成于下表面的电极而与电路图案26连接，并且通过形成于上表面的电极而与引线框架50连接。应予说明，半导体芯片40不限于纵型的芯片。半导体芯片40也可以在上表面具有与电路图案26连接的电极。在该情况下，电路图案26与该电极可以通过导线等连接。
107.端子连接部198将电路图案26与图1所示的端子86连接。端子连接部198可以是由金属形成的板或棒状的部件，也可以是导线状的部件。由此，半导体芯片40与端子86电连接。
108.图3是图2的a-a截面图。图3示出将各部件向xz面投影的情况下的各部件的配置例。在该侧面，半导体模块100具备绝缘基板20、散热板22、接合层24、冷却部16、电路图案26、接合层30、32、34、半导体芯片40、引线框架50以及密封树脂12。
109.散热板22可以覆盖绝缘基板20的下表面的至少一部分或整体。接合层24将散热板22与冷却部16接合。接合层24是焊料等。冷却部16在内部包含水等制冷剂。冷却部16经由散热板22等来冷却半导体芯片40。
110.电路图案26配置在绝缘基板20的上表面。在本例中，电路图案26可以由铜等与散热板22相同的材料形成，也可以由与散热板22不同的材料形成。本例的半导体芯片40通过接合层30而与电路图案26的岛状区域26a、26b的上表面连接。接合层30通过焊料等导电材料来接合半导体芯片40。
111.本例的引线框架50将半导体芯片40与电路图案26的岛状区域26b、26c连接。本例的引线框架50具有芯片连接部52、电路图案连接部56以及桥接部54。芯片连接部52是通过接合层32而与半导体芯片40的上表面接合的部分。电路图案连接部56是通过接合层34而与电路图案26的岛状区域26b、26c的上表面连接的部分。芯片连接部52和电路图案连接部56可以是与xy面大致平行的板状的部分。应予说明，大致平行是指例如角度为10度以下的状态。在本例中，芯片连接部52的面积构成为比电路图案连接部56的面积大。芯片连接部52的面积、电路图案连接部56的面积例如可以设为与半导体芯片40或电路图案26的岛状区域26b、26c连接的板状的部分的上表面的面积。
112.桥接部54将芯片连接部52和电路图案连接部56连接。桥接部54从电路图案26等导电部件分离而配置。本例的桥接部54配置在电路图案26等的上方，并且以从芯片连接部52起横跨电路图案26等到电路图案连接部56为止的方式设置。
113.桥接部54可以具有作为与xy面大致平行的板状的部件的桥接面54a(参照图4)。另外，桥接部54可以具有将芯片连接部52与桥接面54a连接的脚部54b(参照图4)。另外，桥接部54可以具有将桥接面54a与电路图案连接部56连接的脚部54c(参照图4)。脚部54b和脚部54c可以是不与xy面平行的板状的部分。例如，腿部54b和腿部54c可以相对于xy面而形成为角度为45度以上。本例的脚部54b和脚部54c包括与xy面垂直的部分。
114.在桥接部54设置有用于向桥接部54的下方注入密封树脂12的开口部74(参照图2)。在本例的桥接部54，在桥接部54的xy面中的内侧且桥接部54的x轴方向上的中央附近设置有多个开口部74。多个开口部74也可以设置在桥接部54的x轴方向上的不是中央附近的区域。应予说明，开口部74不限于设置在桥接部54，也可以设置在芯片连接部52或电路图案连接部56这样的引线框架50的其他部位。由此，能够使密封树脂12可靠地遍及于引线框架50的上下。
115.密封树脂12设置在树脂壳体10的内部。密封树脂12可以以不使半导体芯片40、引线框架50以及电路图案26露出的方式填充在树脂壳体10的空间94。
116.在上述半导体模块100，半导体芯片40成为发热源，与半导体芯片40连接的布线的芯片连接部52因温度变化而反复膨胀收缩。由于芯片连接部52的周围的密封树脂12也因温度变化而反复膨胀收缩，所以期望使布线与密封树脂12的线膨胀系数相同。然而，即使使线膨胀系数一致，也因为温度分布或收缩速度的不同而使芯片连接部52的前端面66容易产生剥离。此外，因为半导体芯片40是发热源，所以与电路图案连接部56相比，芯片连接部52被反复置于热应力的风险更高。此外，在本例中，芯片连接部52的面积构成为比电路图案连接部56的面积大。在这一点上，芯片连接部52的被置于热应力时的风险也比电路图案连接部56的被置于热应力时的风险更高。
117.在此，脚部54b(参照图4)被密封树脂12约束而难以移动。由于该脚部54b作为轴而工作，所以在芯片连接部52中，因应力而可能成为相对脆弱的部分被认为是前端面66(参照图4)。换而言之，在半导体模块100中，因应力而可能成为相对脆弱的部分被认为是该前端面66。
118.在芯片连接部52产生的应力变得越高，芯片连接部52与树脂剥离的可能性越高。若产生芯片连接部52与树脂之间的剥离，则有可能产生以该剥离为起点的树脂破裂。因此，为了实现耐久性高的半导体模块100，优选通过对芯片连接部52、特别是前端面66实施对策，从而防止与树脂的剥离，进而抑制以剥离为起点的树脂破裂。因此，本例的半导体模块100可以具有以下说明的构成。
119.《《粗糙面区51的说明》》
120.图4是图3的引线框架50的放大图。引线框架50在表面的至少一部分具有粗糙面区51。在图4中，利用虚线来表示设置有粗糙面区51的表面。粗糙面区51是展开面积比(sdr)为0.2以上的区域。
121.展开面积比表示在预定的定义区域中，该定义区域的表面积相对于投影到预定的平面的情况下的投影面积的增大比例。例如，对于完全平坦的定义区域而言，由于投影面积
与表面积相等，所以展开面积比为0。在定义区域中凹凸多的情况下，虽然投影面积不变化，但是表面积增大，因此展开面积比变大。粗糙面区51的展开面积比可以是0.3以上，也可以是0.4以上。
122.应予说明，粗糙面区51的算术平均高度(sa)可以是10μm以下。算术平均高度是粗糙面区51的各凹凸相对于将粗糙面区51的高度平均化而得的面的高度或深度的平均值。即，粗糙面区51是展开面积比因细微的凹凸而增大的区域。粗糙面区51的最大高度(sz)可以是100μm以下。最大高度表示从粗糙面区51的各凹凸的最高点起到最低点为止的距离。
123.本实施方式中的展开面积比(sdr)、算术平均高度(sa)、以及最大高度(sz)可以按照作为国际标准的iso25178的定义。另外，如下所示地示出作为各参数的测定环境。但是，当然不限于该测定环境下，也能够使用在同等的测定环境下测定出的值。
124.[测定环境的例子]
[0125]
测定器：基恩士(keyence)公司制vk-x1100
[0126]
控制器部：基恩士(keyence)公司制vk-x1000
[0127]
物镜：apo
×
50倍
[0128]
截止值：高斯
[0129]
s滤波器：无
[0130]
l滤波器：无
[0131]
f-操作-无
[0132]
粗糙面区51能够通过对引线框架50照射激光而形成。在该情况下，能够针对引线框架50而容易地形成局部的粗糙面区51。另外，粗糙面区51可以通过向引线框架50的一部分或整体喷射预定的粒子而形成，也可以通过将引线框架50的一部分或整体浸入预定的溶液而形成，还可以通过其他方法而形成。
[0133]
粗糙面区51可以设置在芯片连接部52。在半导体模块100，半导体芯片40成为发热源。因此，应力容易施加在与半导体芯片40连接的芯片连接部52。若在引线框架50施加有应力，则引线框架50与密封树脂12变得容易剥离。
[0134]
对此，通过在芯片连接部52设置粗糙面区51，从而能够增大引线框架50与密封树脂12之间的接触面积，因此能够抑制密封树脂12的剥离。另外，通过局部地设置粗糙面区51，从而容易减低引线框架50的制造成本。
[0135]
将芯片连接部52的表面中的最远离桥接部54(在本例中为脚部54b)的面设为前端面66。另外，将芯片连接部52的表面中的与半导体芯片40相对的、即与半导体芯片40接合的面设为下表面62，将与下表面62相反一侧的面设为上表面64，将下表面62与上表面64之间的面中的除前端面66以外的面设为侧面68。下表面62和上表面64是与xy面大致平行的面。前端面66和侧面68是不与xy面平行的面。前端面66和侧面68可以大致垂直于xy面。
[0136]
优选粗糙面区51设置在前端面66的至少一部分。如上所述，这是因为前端面66是可能成为相对脆弱的部分，容易产生与密封树脂12的剥离。通过在前端面66设置粗糙面区51，从而能够有效地抑制引线框架50与密封树脂12之间的剥离。粗糙面区51可以遍及前端面66的一半以上而设置，也可以设置于整个前端面66。在前端面66的一部分设置粗糙面区51的情况下，优选在前端面66中的与下表面62接触的部分设置粗糙面区51。这是因为，与下表面62接触的部分是有可能与焊料等接合层32接触的部分，焊料等接合层32有可能产生树
脂剥离的起点。通过在该部分设置粗糙面区51，从而能够有效地抑制密封树脂12的剥离。
[0137]
粗糙面区51可以设置在上表面64的至少一部分。通过在上表面64设置粗糙面区51，从而能够进一步抑制引线框架50与密封树脂12之间的剥离。粗糙面区51可以遍及上表面64的一半以上而设置，也可以设置在整个上表面64。在上表面64的一部分设置粗糙面区51的情况下，优选在上表面64中的与前端面66接触的部分设置粗糙面区51。
[0138]
粗糙面区51可以设置在侧面68的至少一部分。通过在侧面68设置粗糙面区51，从而能够进一步抑制引线框架50与密封树脂12之间的剥离。粗糙面区51可以遍及侧面68的一半以上而设置，也可以设置在整个侧面68。在侧面68的一部分设置粗糙面区51的情况下，可以在侧面68中的与前端面66接触的部分设置粗糙面区51。也可以在与后述的第三边83接触的侧面68设置粗糙面区51。另外，可以在侧面68中的与下表面62接触的部分设置粗糙面区51。
[0139]
粗糙面区51可以不设置在下表面62。这是因为下表面62经由接合层32与半导体芯片40连接。
[0140]
在本例中，在芯片连接部52的下表面62设置有朝向绝缘电路基板160即半导体芯片40突出的多个突起部88。在电路图案连接部56的下表面也可以同样地设置有朝向绝缘电路基板160即电路图案26的岛状区域26b、26c突出的多个突起部88。突起部88的x轴方向上的长度可以是芯片连接部52或电路图案连接部56的x轴方向上的长度的1/4以下，也可以是1/8以下。另外，突起部88的y轴方向上的长度可以是芯片连接部52或电路图案连接部56的y轴方向上的长度的1/4以下，也可以是1/8以下。通过设置突起部88，从而能够将芯片连接部52或电路图案连接部56的下表面62配置为与半导体芯片40或电路图案26的岛状区域26b、26c的上表面平行，能够良好地形成焊料等接合层32。应予说明，为了容易理解，在图3、图5、图6中，省略了突起部88的图示。
[0141]
图5是电路图案连接部56的附近的放大图。如上所述，电路图案26的岛状区域26b、26c通过接合层34而与引线框架50的电路图案连接部56接合。芯片连接部52的粗糙面区51中的展开面积比可以大于电路图案26中的展开面积比。作为一例，电路图案26的展开面积比可以使用与密封树脂12接触的区域39的值。电路图案26的展开面积比为0.08以下。虽然在图5中示例出电路图案26的岛状区域26b的展开面积比并进行了说明，但是电路图案26的岛状区域26a、26c的展开面积比也可以相同。
[0142]
另外，在电路图案连接部56可以设置有粗糙面区51，也可以不设置粗糙面区51。在本例的电路图案连接部56不设置粗糙面区51。即，本例的电路图案连接部56的各面的展开面积比小于设置于芯片连接部52的粗糙面区51的展开面积比。电路图案连接部56的各面的展开面积比可以小于0.2。电路图案连接部56的各面的展开面积比也可以为0.08以下。
[0143]
粗糙面区51也可以设置在引线框架50的整个面。由此，有时引线框架50的加工变得容易。
[0144]
图6是图3的前端面66的附近的放大图。本例的引线框架50的表面的至少一部分可以被涂层13覆盖。涂层13是由树脂形成的热塑性的高耐热皮膜。涂层13可以在利用焊料等接合了各部件之后且在填充密封树脂12之前，通过利用喷雾器等向各部件喷射而形成。在其他例中，涂层13也可以在利用焊料等接合各部件之前，针对每个部件而形成。涂层13可以使用高性能控制分配装置(液体定量排出装置)来涂敷。涂层13可以由耐热性比密封树脂12
的耐热性高的树脂形成。另外，涂层13也可以由柔软性比密封树脂12的柔软性高的树脂形成。虽然涂层13由例如聚酰胺系树脂、聚酰胺酰亚胺系树脂、或聚酰亚胺系树脂形成，但是材料并不限定于此。
[0145]
涂层13可以设置在引线框架50的表面中的除与半导体芯片40相对的面以外的面，也可以设置在引线框架50的整个面。优选涂层13至少覆盖粗糙面区51。在芯片连接部52，可以以覆盖前端面66、上表面64以及侧面68的方式涂敷涂层13。涂层13的膜厚t1为例如1μm以上且100μm以下。涂层13的膜厚t1可以优选为2μm以上，更优选为3μm以上。在此，涂层13的膜厚t1可以设为预定范围的平均的厚度。覆盖粗糙面区51的涂层13的表面可以具有与粗糙面区51的凹凸相对应的凹凸，也可以比粗糙面区51更平坦。通过设置涂层13，从而能够进一步抑制密封树脂12的剥离。在涂层13设置有与粗糙面区51的凹凸相对应的凹凸是指，在从与粗糙面区51垂直的方向观察时，粗糙面区51的凹部与涂层13的凹部配置在重叠的位置，粗糙面区51的凸部与涂层13的凸部配置在重叠的位置。
[0146]
涂层13与密封树脂12可以通过化学结合而结合。通过涂层13与密封树脂12的化学性的结合、机械性的结合、物理性的结合，能够确保它们之间的强度。
[0147]
在此，有时接合层32的焊料等进入到密封树脂12与引线框架50之间。例如，在接合引线框架50时，有时焊料等会蔓延到前端面66。在接合了引线框架50后涂覆涂层13并填充了密封树脂12的情况下，焊料等接合层32与树脂的紧贴性相对不好，因此树脂(在此为涂层13)以该部分为起点而从接合层32剥离的可能性变高。对此，在本例中，通过设置粗糙面区51，从而提高了树脂与引线框架50的紧贴性，因此即使万一树脂从接合层32剥离，也能够抑制该树脂剥离进展而导致树脂也从引线框架50剥离。
[0148]
另外，芯片连接部52如上所述是应力容易施加的部位，可以说该芯片连接部52是左右半导体模块100的树脂剥离的耐久性的部分。在本例中，使芯片连接部52的粗糙面区51的展开面积比大于电路图案连接部56的展开面积比。由此，能够提高成为瓶颈的芯片连接部52的耐久性。另外，使可能成为相对脆弱的芯片连接部52的展开面积比大于电路图案连接部56的展开面积比意味着在电路图案连接部56中不需要加工等，因此不会增加必要以上的工序，也能够抑制成本的增加。
[0149]
图7是示出引线框架50的展开面积比与紧贴强度之间的关系的图。在图7中，在使想要将树脂(在此为涂层13)与引线框架50分离的力增加的情况下，将树脂剥离时的力的大小设为紧贴强度。在图7中，使引线框架50的各区域中的展开面积比变化来测定该区域中的紧贴强度。应予说明，在本例中，将粗糙面区51的算术平均高度(sa)设为10μm以下，将粗糙面区51的最大高度(sz)设为100μm以下，在凹凸没有极其波动或者凹凸没有极其高的条件下进行了实验。如此，通过将算术平均高度(sa)、粗糙面区51的最大高度(sz)设为预定范围，从而能够避免给其他产品性能带来影响。
[0150]
如图7所示，通过将引线框架50的各区域的展开面积比设为0.2以上，从而能够确保与树脂的紧贴强度。因此，通过在引线框架50设置展开面积比为0.2以上的粗糙面区51，从而能够抑制密封树脂12的剥离。应予说明，虽然将变化的参数从粗糙面区51的展开面积比变更为粗糙面区51的算术平均高度(sa)或最大高度(sz)而进行了实验，但是该情况下的算术平均高度(sa)或最大高度(sz)对紧贴强度的影响小，确认了粗糙面区51的展开面积比是用于确保紧贴强度的参数。
[0151]
优选引线框架50具备抑制前端面66处的焊料等的蔓延的结构。以下，对抑制该焊料等的蔓延的结构进行说明。
[0152]
《《台阶70或倾斜部90的说明》》
[0153]
图8是示出引线框架50的其他结构例的立体图。在本例中，在芯片连接部52，优选在与半导体芯片40相对的下表面62设置有台阶70。另外，在电路图案连接部56的下表面也可以设置有与芯片连接部52相同的台阶70。应予说明，在图8的引线框架50中，在芯片连接部52、电路图案连接部56不设置突起部88。
[0154]
图9是示出图8的芯片连接部52的下表面62的图。将构成下表面62的外形的边中的、最远离桥接部54的边设为第一边81。在本例中，虽然下表面62是具有两组彼此平行的两边的大致长方形，但也可以是其他形状。下表面62的边可以是直线。第一边81与前端面66连接。另外，将下表面62的边中的最接近桥接部54的边设为第二边82。将下表面62的边中的第一边81与第二边82之间的边设为第三边83。第三边83与侧面68连接。第一边81与第三边83可以以曲线连接。
[0155]
将第一边81的长度设为l1。本例的第一边81是沿y轴方向延伸的线。在下表面62为长方形的情况下，长度l1是两个第三边83的y轴方向上的距离。在下表面62，遍及第一边81的一半以上的长度而设置有沿着第一边81的台阶70。台阶70沿着预定的边可以是指台阶70的延伸方向与边的延伸方向所成的角度为15度以下的状态，也可以是指5度以下的状态，还可以是指0度的状态。
[0156]
台阶70也可以与第一边81接触。另外，台阶70与第一边81的距离可以是第一边81与第二边82之间的x轴方向上的距离的一半以下，也可以是1/4以下，还可以是1/10以下。台阶70可以是第一边81的y轴方向上的长度的1/2以上，也可以是3/4以上。台阶70也可以遍及整个第一边81而设置。由此，能够抑制焊料等接合层32蔓延到应力最容易施加的前端面66。
[0157]
台阶70也可以沿着第三边83而设置。在下表面62可以遍及第三边83的一半以上的长度而设置有沿着第三边83的台阶70。台阶70也可以与第三边83接触。另外，台阶70与第三边83的距离可以是长度l1的一半以下，也可以是1/4以下，还可以是1/10以下。台阶70可以遍及第三边83的x轴方向上的长度的1/2以上或3/4以上的长度而设置。台阶70也可以遍及整个第三边83而设置。由此，能够抑制焊料等接合层32蔓延到侧面68。
[0158]
在第二边82可以设置台阶70，也可以不设置台阶70。在本例中，在整个第二边82不设置台阶70。台阶70可以沿着下表面62的边中的除第二边82以外的边而设置。通过这样的构成，由于在接合层32的焊料等的量过剩的情况下焊料等从第二边82溢出，所以能够抑制焊料等溢出到前端面66等。
[0159]
应予说明，如后所述，上述台阶70也可以是倾斜的。即，可以设置沿着第一边81的、是第一边81的y轴方向上的长度的1/2以上或3/4以上的倾斜部。另外，可以设置沿着第三边83的、是第三边83的x轴方向上的长度的1/2以上或3/4以上的倾斜部。
[0160]
台阶70包括突出部和槽部中的至少一者。突出部如图8所示的例子那样地从下表面62朝向半导体芯片40突出。槽部从下表面62向离开半导体芯片40的方向凹陷。台阶70的侧壁可以垂直于下表面62，也可以是具有角度的锥形形状。
[0161]
图10是示出图9中的b-b截面的图。b-b截面是xz截面。另外，虽然本例的台阶70是突出部，但是也可以是槽部。台阶70沿着前端面66而配置。
[0162]
图11是示出图9中的c-c截面的图。c-c截面是yz截面。台阶70沿着与前端面66连接的侧面68而配置。
[0163]
图12是适用了图8的引线框架50的情况下的前端面66的附近的放大图。本例的台阶70是与前端面66接触而配置的突出部。台阶70相对于下表面62的z轴方向上的高度(或深度)可以是芯片连接部52的z轴方向上的厚度的一半以下，也可以是1/4以下。如图12所示，通过设置台阶70，从而容易规定焊料等接合层32的端部的位置。即，接合层32的端部的位置容易与台阶70的端部的位置一致。由此，能够抑制接合层32蔓延到前端面66等。
[0164]
具有台阶70的引线框架50可以设置有粗糙面区51，也可以不设置粗糙面区51。另外，引线框架50可以被涂层13覆盖，也可以不被涂层13覆盖。
[0165]
在本例中，在引线框架50的下表面62中的设置有台阶70的区域的至少一部分也设置有粗糙面区51。也可以在整个台阶70设置粗糙面区51。由此，能够进一步抑制密封树脂12的剥离。另外，下表面62中的设置有台阶70的区域的至少一部分也可以被涂层13覆盖。
[0166]
图13是示出芯片连接部52的下表面62的其他例的图。本例的台阶70是与前端面66接触而配置的槽部。台阶70的其他构图与图9至图12中所说明的台阶70相同。在本例中，台阶70也沿着第一边81和第三边83而设置。详细而言，台阶70与第一边81和第三边83接触而设置。应予说明，台阶70可以与各边接触，也可以与各边分离。
[0167]
在本例中，在芯片连接部52的下表面62设置有多个突起部88。突起部88的x轴和y轴方向上的各长度比台阶70的x轴和y轴方向上的各长度更短。突起部88的x轴方向上的长度可以是芯片连接部52的x轴方向上的长度的1/4以下，也可以是1/8以下。另外，突起部88的y轴方向上的长度可以是芯片连接部52的y轴方向上的长度的1/4以下，也可以是1/8以下。另外，突起部88的z轴方向上的高度比台阶70的z轴方向上的高度更低。通过设置突起部88，从而能够维持半导体芯片40与芯片连接部52的距离。
[0168]
图14是示出图13中的d-d截面的图。d-d截面是xz截面。图15是示出图13中的e-e截面的图。e-e截面是yz截面。台阶70沿着前端面66以及与前端面66连接的侧面68而配置。由此，在作为槽部的台阶70的后退面71形成有焊料等接合层32的焊脚(下摆部分)，能够抑制焊料等蔓延到前端面66和侧面68。
[0169]
图16是示出芯片连接部52的下表面62的其他例的图。本例的台阶70是与前端面66以及侧面68分离地配置的槽部，该侧面68与前端面66连接。台阶70的其他构图与图9至图15中所说明的台阶70相同。在本例中，台阶70也沿着第一边81和第三边83而设置。台阶70可以与各边接触，也可以与各边分离。在本例中，作为槽部的台阶70与第一边81和第三边83分离而设置。另外，在芯片连接部52的下表面62设置有多个突起部88。
[0170]
图17是示出图16中的f-f截面的图。f-f截面是xz截面。图18是示出图16中的g-g截面的图。g-g截面是yz截面。台阶70沿着前端面66以及与前端面66连接的侧面68而配置。台阶70配置在突起部88与前端面66之间或者突起部88与侧面68之间，该侧面68与前端面66连接。通过在作为槽部的台阶70收容焊料等接合层32，并以此处为起点而形成焊料等的焊脚，从而能够抑制焊料等蔓延到前端面66和侧面68。
[0171]
图19是示出芯片连接部52的下表面62的其他例的图。在本例中，在芯片连接部52的下表面62设置有倾斜部90。倾斜部90以越走向下表面62的外侧越远离半导体芯片40的方式，以预定的角度倾斜。其他结构与上述芯片连接部52相同。突起部88的z轴方向上的高度
可以比倾斜部90更低。
[0172]
图20是示出图19中的h-h截面的图。h-h截面是xz截面。倾斜部90与前端面66接触而配置。详细而言，倾斜部90从下表面62起设置到前端面66为止。即，倾斜部90通过对下表面62的角部即将下表面62与前端面66连接而成的角进行倒角而形成。倾斜部90与下表面62之间的角度可以为20度以上且70度以下。
[0173]
通过设置锥状的倾斜部90，从而使接合层32的焊脚以与倾斜部90的角度对应的形状而稳定化。因此，能够使接合层32的焊脚的形状稳定。因此，能够抑制因接合层32的焊脚形状的偏差而引起的树脂的剥离。另外，倾斜部90能够通过角的倒角而形成，因此容易加工。
[0174]
图21是示出图19中的i-i截面的图。i-i截面是yz截面。倾斜部90与侧面68接触而配置，该侧面68与前端面66连接。与图20的例子同样地，倾斜部90相对于下表面62而具有角度。倾斜部90从下表面62起设置到与前端面66连接的侧面68为止。即，倾斜部90通过对下表面62的角部即下表面62与侧面68之间的角进行倒角而形成，该侧面68与前端面66连接。倾斜部90与下表面62之间的角度可以为20度以上且70度以下。由此，能够使接合层32的焊脚形状稳定。在本例中，虽然倾斜部90以越走向下表面62的外侧越远离半导体芯片40的方式以预定的角度倾斜，但是也可以形成为越走向下表面62的外侧越接近半导体芯片40。
[0175]
《《阻碍区251的说明》》
[0176]
图22是示出参考例的芯片连接部152的图。芯片连接部152除了不设置粗糙面区51这一点以外，具有与芯片连接部52相同的结构。芯片连接部152的前端面66或侧面68具有焊料润湿性。因此，有时焊料32沿着前端面66或侧面68蔓延。
[0177]
若在焊料32沿着前端面66或侧面68蔓延后形成涂层13，则会导致焊料32介于芯片连接部152的前端面66与涂层13之间，或侧面68与涂层13之间。涂层13与焊料32之间的接合力比较弱。因此，有时会导致涂层13因热应力等而剥离。如图22所示，若焊料32蔓延到前端面66的顶点201附近，则芯片连接部52与前端面66等接触的面积变小，因此涂层13更容易剥离。另外，若涂层13的剥离进展，则也有在密封树脂12产生龟裂的情况。
[0178]
图23是芯片连接部152的顶点201附近的放大图。如上所述，若焊料32蔓延到顶点201的附近，则有涂层13在顶点201的附近剥离的情况。在图23中示出了因涂层13剥离而产生的空间202。
[0179]
若涂层13的剥离进一步进展，则焊料32与涂层13的紧贴强度不足，因此焊料32容易因热应力而移动，有可能在涂层13产生龟裂203。若龟裂203到达至密封树脂12，则有时在密封树脂12也产生龟裂204。若产生有龟裂204，则不能充分保护引线框架50和半导体芯片40等。
[0180]
图24是示出引线框架50的其他例的图。本例的引线框架50在芯片连接部52的表面具备阻碍区251来代替图1至图21中说明的粗糙面区51。除阻碍区251以外的结构可以与图1至图21中说明的任一方式相同。
[0181]
阻碍区251阻碍焊料的润湿扩展。即，阻碍区251是焊料润湿性比不设置阻碍区251的引线框架50的表面的焊料润湿性低的区域。可以用在将预定质量的焊料载置于对象面并以预定条件进行加热的情况下，焊料扩展后的区域投影到平面而得的面积的大小来表示焊料润湿性。另外，也可以用在垂直地配置的对象面的下端配置预定质量的焊料并以预定条
件进行加热的情况下，焊料在对象面蔓延的高度来表示焊料润湿性。
[0182]
阻碍区251至少设置在芯片连接部52的前端面66。阻碍区251可以设在前端面66的一部分区域，也可以设置在整个前端面66。由此，能够抑制热应力最容易集中的前端面66处的焊料的蔓延，并能够抑制涂层13的剥离。阻碍区251也可以设置在芯片连接部52的至少一个侧面68。阻碍区251可以设置在各侧面68。阻碍区251可以设置在侧面68的一部分区域，也可以设置在整个侧面68。阻碍区251也可以设置在芯片连接部52的上表面64。阻碍区251可以设置在上表面64的一部分区域，也可以设置在整个上表面64。阻碍区251可以设置在电路图案连接部56，也可以不设置在电路图案连接部56。在图24的例子中，在电路图案连接部56不设置阻碍区251。阻碍区251也可以设置在引线框架50的整个表面。
[0183]
图25是将芯片连接部52的前端面66的附近放大的图。在图25中示出设置于前端面66和上表面64的阻碍区251，省略了侧面68的阻碍区251。
[0184]
本例的阻碍区251是在引线框架50的表面形成有多个凹部210以及多个平面部212的区域。通过在引线框架50的表面设置多个凹部210，从而在芯片连接部52的表面形成有台阶，能够抑制焊料32润湿扩展。
[0185]
图26是示出前端面66处的凹部210和平面部212的一例的图。应予说明，形成于其他面的阻碍区251也可以具有与前端面66的阻碍区251相同的结构。凹部210是比前端面66的表面s更凹陷的部分。平面部212是前端面66中的不形成凹部210而残存的部分。多个平面部212可以配置在同一面上(在图26中为表面s上)。
[0186]
在预定的方向上相邻的两个凹部210之间配置有平面部212。多个凹部210可以在前端面66二维地配置。多个凹部210可以至少沿着两个方向而周期性地配置。一个方向上的凹部210的周期(或间隔)可以为恒定，也可以为不恒定。在图26中示出在高度方向(z轴方向)上以恒定周期配置的凹部210和平面部212。
[0187]
各凹部210的最大宽度w可以为10μm以上。最大宽度w是指表面s上的凹部210的宽度中的最大的宽度。例如，在表面s上的凹部210的形状为圆的情况下，最大宽度w是表面s上的凹部210的直径。在表面s上的凹部210的形状为正方形的情况下，最大宽度w是表面s上的凹部210的对角线长。通过增大凹部210，能够在凹部210内存留焊料，并能够抑制焊料润湿扩展。最大宽度w可以为15μm以上，也可以为20μm以上，还可以为30μm以上。
[0188]
各凹部210的深度d可以为1μm以上。深度d是指凹部210相对于表面s的最大深度。通过增大深度d，能够增大表面s的高低差，另外，能够增大凹部210的容积。由此，能够抑制焊料润湿扩展。深度d可以为3μm以上，也可以为5μm以上，还可以为10μm以上。应予说明，深度d可以小于最大宽度w，也可以小于最大宽度w的一半。
[0189]
相邻的凹部210的中心211的间隔p可以为10μm以上。中心211是表面s上的凹部210的中心。中心211可以指表面s上的凹部210的几何形状的重心。若间隔p变得过小，则不能抑制焊料的润湿扩展。在例如间隔p比最大宽度w小的情况下，导致凹部210重叠。在该情况下，焊料容易遍及互相重叠的多个凹部210而扩展。优选间隔p大于最大宽度w。间隔p可以比最大宽度w大1μm以上，也可以大3μm以上，还可以大5μm以上。平面部212的长度l可以为1μm以上。长度l是相邻的两个凹部210的最短距离。长度l可以为3μm以上，也可以为5μm以上。应予说明，间隔p、长度l均可以大于深度d。
[0190]
图27是示出前端面66处的凹部210和平面部212的配置例的图。应予说明，在各图
中，配置于前端面66的凹部210的个数为一例，凹部210的个数不限于图示的例子。
[0191]
凹部210在前端面66的至少两个方向上周期性地配置。在图27的例子中，在与芯片连接部52的下表面62平行的横向(y轴方向)以及与下表面62垂直的高度方向(z轴方向)这两个方向上周期性地配置。横向和高度方向是彼此垂直的方向。
[0192]
平面部212配置在任意方向上相邻的两个凹部210之间。在图27的例子中，在前端面66没有形成凹部210的区域是平面部212。例如，平面部212配置在横向上相邻的两个凹部210之间以及在高度方向上相邻的两个凹部210之间。另外，前端面66处的平面部212可以彼此连接。
[0193]
图28是示出前端面66处的凹部210和平面部212的其他配置例的图。本例的前端面66的凹部210周期性地配置的方向与图27的例子不同。其他结构与图27的例子相同。
[0194]
凹部210沿着第一方向和第二方向周期性地配置。在图27的例子中，第一方向和第二方向正交。在本例中，第一方向和第二方向倾斜地交叉。作为一例，第一方向是y轴方向，第二方向是与y轴倾斜地交叉的方向。
[0195]
多个凹部210被配置为在与芯片连接部52的下表面62平行的横向(y轴方向)上具有预先设定的间隙。在该间隙可以配置有平面部212。在图28的例子中，在凹部210-1和凹部210-2之间配置有平面部212-1。
[0196]
多个凹部210包括在高度方向(z轴方向)上与间隙(平面部212-1)并列地配置的凹部210-3。凹部210-3是在第二方向上与凹部210-1相邻的凹部210。凹部210-3可以在横向(y轴方向)上配置在凹部210-1与凹部210-2的中央。
[0197]
根据本例，防止平面部212从下表面62到上表面64沿z轴方向配置为一直线。因此，能够抑制焊料以最短距离从下表面62蔓延到上表面64。在横向(y轴方向)上，优选凹部210的宽度大于间隙(平面部212-1)的宽度。间隙(平面部212-1)的宽度是在横向上夹持该间隙的两个凹部210-1和凹部210-2之间的最短距离。
[0198]
《《粗糙面区51、阻碍区251的制造方法；激光粗化的说明》》
[0199]
图29是示出半导体模块100的制造方法中的一部分工序的图。在本例中，对芯片连接部52的表面、具体而言至少对前端面66进行激光照射，形成多个凹部210和平面部212(s341)。在s341中，也可以在各侧面68和上表面64形成多个凹部210和平面部212。
[0200]
接着，利用焊料32，将引线框架50焊接在半导体芯片40(s342)。由于在s342之前，在前端面66等形成有凹部210和平面部212，所以能够抑制前端面66等处的焊料32的蔓延。
[0201]
接着，形成涂层13(s343)。在s343中，可以在引线框架50和焊料32的表面形成涂层13。在s343之后，可以利用密封树脂12来封装引线框架50和半导体芯片40等。由此，能够形成半导体模块100。
[0202]
图30是示出本实施例1～3与参考例1～3的测定结果的图。在本实施例1～3中，以在芯片连接部52的表面使激光不重叠的方式进行照射，即，形成了多个凹部210、以及配置于两个凹部210之间的平面部212。应予说明，在本实施例2中，凹部210的形状为圆，因此即使间隔p与最大宽度w相同，在圆与圆之间也产生平面部212。如上所述，长度l是相邻的两个凹部210之间的最短距离，换而言之成为最小长度l。因此，圆与圆之间的z轴方向上的长度不恒定，在不是最短距离的部分产生平面部212。参考例1～3是在芯片连接部52的表面重叠打印激光的例子。详细而言，在参考例1～3中，以在两个凹部210之间不产生平面部212的方
式重叠打印激光。在参考例1中，重叠打印时的激光照射的间隔p比参考例2和参考例3的重叠打印时的激光照射的间隔大。
[0203]
图30的焊料扩展是表示焊料扩展后的面积的指标。在图30中，将没有形成凹部210的前端面66的焊料扩展设为0。与没有形成凹部210的前端面66相比，利用正的数值来表示焊料扩展大的情况下的扩展程度，利用负的数值来表示焊料扩展小的情况下的扩展程度。如图30所示，与没有形成凹部210的情况相比，在两个凹部210之间设置了平面部212的实施例1～3中，观察到焊料扩展变小的倾向。另外，与没有形成平面部212而仅设置了凹部210的参考例1～3相比，在两个凹部210之间设置了平面部212的实施例1～3中也观察到焊料扩展变小的倾向。
[0204]
应予说明，图24至图29的例子中说明的引线框架50可以具有图1至图23中说明的粗糙面区51。前端面66可以具有粗糙面区51，侧面68也可以具有粗糙面区51，上表面64还可以具有粗糙面区51。图24至图29中说明的阻碍区251也可以作为粗糙面区51而起作用。即，阻碍区251的展开面积比可以为0.2以上。另外，整个前端面66的展开面积比也可以为0.2以上。另外，在平面部212也可以形成有粗糙面区51。例如在前端面66形成粗糙面区51后，也可以通过激光照射等而形成多个凹部210。以下说明的图31～图45的引线框架50也相同。
[0205]
在实施例1和实施例2中，阻碍区251的展开面积比为0.2以上，阻碍区251作为粗糙面区51而起作用。因此，能够阻碍焊料的润湿扩展，并且能够提高涂层13等与树脂、引线框架50的紧贴性。
[0206]
应予说明，如图25所示，前端面66中的至少一部分的凹部210可以与焊料32接触。通过在与焊料32接触的区域形成凹部210，从而能够抑制焊料32的蔓延。在至少一部分凹部210，可以在凹部210的内部设置有焊料32(接合层32)。前端面66中的一部分凹部210可以与涂层13接触。最接近上表面64的凹部210可以与涂层13接触，最接近下表面62的凹部210可以与焊料32接触。
[0207]
图31是说明向芯片连接部52照射激光的图。在图31中，示意性地示出芯片连接部52的前端面66的附近、以及光源310。在本例中，光源310向芯片连接部52的表面照射激光312。通过向芯片连接部52的表面照射一次激光312，能够形成一个凹部210。不形成凹部210而残留的面成为平面部212。在图31中，对前端面66进行激光照射，形成一个凹部210以及平面部212。
[0208]
图32是示出图29的s341中的激光照射的一例的图。在s341中，光源310以不挪动芯片连接部52的方式向芯片连接部52的表面照射激光312。即，在本例中，使芯片连接部52的配置固定。然后，通过改变光源310的激光照射角度，向芯片连接部52的表面的多个位置照射激光312。光源310向芯片连接部52的表面依次照射多条激光312。由此，能够在芯片连接部52的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212，并且能够在芯片连接部52的表面设置阻碍区251。在本例中，在前端面66的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212。另外，光源310可以不改变焦点位置地照射多条激光312。在本例中，可以使焦点位置对准于前端面66的任一位置。各凹部210的形状或大小也可以不同。
[0209]
应予说明，虽然在本例中，在前端面66的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212，但是也可以在上表面64的表面形成多个凹部210、以及配置于两
个凹部210之间的平面部212。在该情况下，在前端面66的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212，通过挪动芯片连接部52，从而能够在上表面64的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212。应予说明，挪动芯片连接部52是指改变芯片连接部52的各面相对于光源310的相对位置。另外，也可以利用多个光源310向芯片连接部52的表面照射激光312。例如，一个光源310向前端面66的表面照射激光312，另一个光源310向上表面64的表面照射激光312。在这样的构成中，也能够在前端面66的表面和上表面64的表面设置阻碍区251。另外，虽然图32中的光源310在xz面内改变照射角度，但是光源310也可以改变yz面内的照射角度。即，虽然图32中的光源310沿一个方向扫描芯片连接部52的表面，但是光源310也可以沿多个方向扫描芯片连接部52的表面。光源310也可以是能够同时照射多个激光312的装置。
[0210]
图33是示出图29的s341中的激光照射的其他例的图。光源310以共通的光源310对芯片连接部52的至少两个表面，不挪动芯片连接部52的方式进行激光照射。在本例中，通过相对于芯片连接部52的各表面不改变激光光源的配置而改变照射角度，从而照射激光312。即，固定芯片连接部52的配置，光源310通过改变光源310的照射角度而向芯片连接部52的至少两个表面照射多个激光312。光源310可以向芯片连接部52的表面依次照射多条激光312。通过如此地操作，能够在芯片连接部52的至少两个表面形成多个凹部210、以及配置于两个凹部210之间的平面部212，并且能够在芯片连接部52的至少两个表面设置阻碍区251。在本例中，在前端面66的表面和上表面64的表面形成多个凹部210、以及配置于两个凹部210之间的平面部212。
[0211]
在本例中，光源310对芯片连接部的各表面倾斜地照射激光312。在图33中，光源310对前端面66的表面和上表面64的表面倾斜地照射全部的激光312。即，激光312没有相对于前端面66的表面和上表面64的表面垂直地照射。通过倾斜地照射激光312，从而能够利用共通的光源310，以不挪动芯片连接部52的方式对芯片连接部52的至少两个表面照射激光312。
[0212]
光源310可以不改变焦点位置的方式对芯片连接部52的各表面照射多条激光312。通过以不改变焦点位置的方式照射多条激光312，从而能够连续地照射多条激光312，并且能够缩短处理时间。焦点位置例如对准于角65。角65是芯片连接部52的两个表面交叉的部分。在图33的例子中，将上表面64与前端面66交叉的部分设为角65。焦点位置也可以对准于前端面66的任一位置。焦点位置也可以对准于上表面64的任一位置。若向靠近焦点位置的点照射激光，则凹部210的深度变深。焦点位置可以对准于角65。通过较深地形成角65的附近的凹部210，从而能够抑制应力容易集中的角65的附近的芯片连接部52与密封树脂12之间的剥离。另外，焦点位置也可以对准于前端面66。通过使形成于前端面66的凹部210变深，从而能够抑制焊料在前端面66蔓延。
[0213]
图34、图35是示出图29的s341中的激光照射的其他例的图。图34、图35的光源310的位置与图33不同。与图33相比，在图34中，光源310更靠前端面66侧地设置。与图33相比，在图35中，光源310更靠上表面64侧地设置。
[0214]
图36是示出前端面66的凹部210和上表面64的凹部210的表面形状的一例的图。在图36中，示出图34、图35的凹部210的表面形状的一例。另外，在图36中，将前端面66的凹部210的表面形状的长边方向(图34、图35的z轴方向)的长度设为l1，将上表面64的凹部210的
表面形状的长边方向(图34、图35的x轴方向)的长度设为l2。
[0215]
与图33相比，在图34中，光源310更靠前端面66侧地设置。因此，与图33相比，上表面64与入射到上表面64的激光312所成的角度变小。因此，上表面64的凹部210的表面形状的长边方向的长度l2大于前端面66的凹部210的表面形状的长边方向的长度l1。在本例中，l1/l2为0.5。
[0216]
与图33相比，在图35中，光源310更靠上表面64侧地设置。因此，与图33相比，前端面66与入射到前端面66的激光312所成的角度变小。因此，前端面66的凹部210的表面形状的长边方向的长度l1大于上表面64的凹部210的表面形状的长边方向的长度l2。在本例中，l1/l2为1.2。
[0217]
通过改变光源310与芯片连接部52的相对位置，能够改变前端面66的凹部210和上表面64的凹部210的表面形状。l1/l2可以为0.5以上。l1/l2可以为1.2以下。
[0218]
图37是说明前端面66的凹部210和上表面64的凹部210的形状的图。在图37中，在上表面64设置有凹部210-1和凹部210-2。凹部210-1设置在比凹部210-2靠前端面66侧的位置。另外，将凹部210-1的x轴方向上的中心设为c1，将凹部210-1的x轴方向上的中心设为c2。在图37中，在前端面66设置有凹部210-3和凹部210-4。凹部210-3设置在比凹部210-4靠上表面64侧的位置。另外，将凹部210-3的z轴方向上的中心设为c3，将凹部210-4的z轴方向上的中心设为c4。
[0219]
在本例中，对芯片连接部52的各表面倾斜地照射激光312。因此，凹部210的底部314的位置从凹部210的中心偏离。在本例中，形成于上表面64的至少一个凹部210的底部314配置在相对于该凹部210的中心更靠与芯片连接部52的前端面66相反一侧的位置。即，凹部210-1的底部314-1配置在相对于该凹部210-1的中心c1更靠与前端面66相反一侧的位置。凹部210-2的底部314-2配置在相对于该凹部210-2的中心c2更靠与前端面66相反一侧的位置。
[0220]
另外，形成于前端面66的至少一个凹部210的底部314可以配置在相对于该凹部210的中心更靠与芯片连接部的上表面64相反一侧的位置。即，凹部210-3的底部314-3可以配置在相对于该凹部210-3的中心c3更靠与上表面64相反一侧的位置。凹部210-4的底部314-4可以配置在相对于该凹部210-4的中心c4更靠与上表面64相反一侧的位置。形成于前端面66的至少一个凹部210的底部314也可以与该凹部210的中心大致一致地配置。
[0221]
在使焦点位置对准于角65的情况下，凹部210的深度随着远离角65而变浅。因此，形成于上表面64的凹部210的深度随着远离前端面66而变浅。凹部210的深度是指底部314处的深度。在本例中，凹部210-2的深度d2小于凹部210-1的深度d1。另外，形成于前端面66的凹部210的深度随着远离上表面64而变浅。即，凹部210-4的深度d4小于凹部210-3的深度d3。
[0222]
虽然在图33、图34以及图35中形成的凹部210在上表面64和前端面66分别相同，但是在图33、图34以及图35中形成的凹部210也可以具有图37的凹部210的形状。即，在图33、图34以及图35中，形成于上表面64的至少一个凹部210的底部314也可以配置在相对于该凹部210的中心更靠与芯片连接部52的前端面66相反一侧的位置。在图33、图34以及图35中，形成于前端面66的至少一个凹部210的底部314也可以配置在相对于该凹部210的中心更靠与芯片连接部的上表面64相反一侧的位置。在图33、图34以及图35中，形成于上表面64的凹
部210的深度也可以随着远离前端面66而变浅。在图33、图34以及图35中，也可以仅在形成于前端面66的凹部210具有图37的凹部210的形状。
[0223]
图38、图39、图40以及图41是示出上表面64的凹部210和前端面66的凹部210的配置的一例的图。在各图中，共通地示出上表面64和前端面66的y轴方向。如图38所示，凹部210可以配置在直线上。如图39所示，凹部210可以配置为格子状。另外，对于凹部210而言，如图40和图41所示，也可以不在整个上表面64配置凹部210。在图40和图41中，在上表面64，仅在前端面66和侧面68附近配置有凹部210。虽然在图38、图39、图40以及图41中示出了上表面64的凹部210和前端面66的凹部210的配置，但是凹部210也可以配置在下表面62和前端面66。
[0224]
图42是示出前端面66的凹部210和平面部212的其他配置例的图。本例的前端面66的凹部210的形状与图27或图28的例子不同。其他结构与图27或图28的例子相同。
[0225]
本例的凹部210的横向(y轴方向)的宽度大于高度方向(z轴方向)上的宽度。根据本例，能够使从下表面62通过平面部212直到上表面64为止的路径变长。因此，能够进一步抑制焊料的蔓延。凹部210在前端面66可以具有长圆、椭圆、或长方形等形状。凹部210的横向的宽度可以是高度方向上的宽度的1.5倍以上，也可以是2倍以上，还可以是3倍以上。应予说明，凹部210在横向上设置有多个。即，凹部210的横向的宽度小于前端面66的横向的宽度的一半。
[0226]
图43是示出前端面66的凹部210和平面部212的其他配置例的图。本例的前端面66的凹部210的形状与图27、图28、或图42的例子不同。其他结构与图27、图28、或图42的例子相同。
[0227]
在本例中，前端面66的凹部210的形状具有凹陷部214。凹陷部214是凹部210的靠下表面62侧的端边向上表面64侧凹陷的部分。与凹陷部214接触的平面部212在上侧、横向的两侧这三个方向上被凹部210包围。因此，能够抑制已到达凹陷部214的焊料进一步向上表面64侧蔓延。
[0228]
图44是示出前端面66处的凹部210和平面部212的其他配置例的图。本例的前端面66的凹部210的配置与图27、图28、图42或图43的例子不同。其他结构与图27、图28、图42或图43的例子相同。
[0229]
在本例中，横向(y轴方向)的多个凹部210的密度高于高度方向(z轴方向)上的多个凹部210的密度。凹部210的密度可以是在各方向上相邻的两个凹部210的间隔的倒数。凹部210的间隔是在图26中说明的间隔p。在图42的例子中，横向的凹部210的间隔py小于高度方向上的凹部210的间隔pz。间隔pz可以是间隔py的1.5倍以上，也可以是2倍以上。根据本例，凹部210的横向的间隔py小，因此能够抑制焊料通过沿横向排列的两个凹部210之间。
[0230]
图45是示出前端面66的凹部210和平面部212的其他配置例的图。本例的前端面66的凹部210的配置与图27、图28或图42至图44的例子不同。其他结构与图27、图28或图42至图44中的任一例相同。
[0231]
在本例中，高度方向(z轴方向)上的多个凹部210的密度越远离下表面62就越高。作为一例，将在高度方向上相邻的一组凹部210的间隔pz中的、最接近上表面64的组的间隔设为pz1，将最接近下表面62的组的间隔设为pz2。间隔pz2大于间隔pz1。间隔pz2可以是间隔pz1的1.5倍以上，也可以是2倍以上。根据本例，上表面64的附近的凹部210的间隔pz小，
因此越接近上表面64，越能够抑制焊料的蔓延。
[0232]
在上述图31至图45的例子中，示例出前端面66并进行了说明。但是，如s341那样，与前端面66同样地，也可以在各侧面68设置阻碍区251。即，可以在前端面66、各侧面68以及上表面64形成多个凹部210和平面部212而构成阻碍区251。除此以外，在图31至图45的例子中说明的引线框架50也可以具有在图1至图23中说明的粗糙面区51。阻碍区251也可以作为粗糙面区51而起作用。
[0233]
《《粗糙面区51、阻碍区251的制造方法；模具粗化的说明》》
[0234]
图46是示出半导体模块100的制造方法中的一部分工序的图。在本例中，利用模具对芯片连接部52的表面、具体而言芯片连接部52的上表面64转印形状，设置形成有多个凹部210和平面部212的阻碍区251(s441)。
[0235]
接着，利用焊料32，将引线框架50焊接在半导体芯片40(s442)。在s442之前，在前端面66等形成凹部210和平面部212，因此能够抑制前端面66等处的焊料32的蔓延。s442可以是与图29的s342相同的工序。
[0236]
接着，形成涂层13(s443)。在s443中，可以在引线框架50和焊料32的表面形成涂层13。在s443之后，可以利用密封树脂12来封装引线框架50和半导体芯片40等。由此，能够形成半导体模块100。s443可以是与图29的s343相同的工序。
[0237]
图47是说明利用模具320向芯片连接部52进行形状转印的图。在本例中，模具320向芯片连接部52的表面转印形状。通过向芯片连接部52的表面转印形状，从而能够形成凹部210、以及平面部212。在本例中，对上表面64转印形状，形成三个凹部210、以及平面部212。即，在本例中，三个凹部210是通过冲压加工而形成的模具孔。应予说明，形成这三个凹部210的冲压加工也可以不将作为上表面64的相反一侧的面的下表面62顶出。即，在形成模具孔的前后，芯片连接部52的下表面62的形状可以不变化而保持平坦。相对于此，在通过冲压加工而形成突起部88时，也可以上表面64凹陷，并将下表面62顶出该上表面64的凹陷量，从而形成成为突起部88的凸部。
[0238]
模具320具有第一部分322和第二部分324。模具320能够转印第一部分322的形状。作为一例，第一部分322是四边形推形状。优选第一部分322是在转印形状后容易拔出第一部分322的形状。第二部分324与三个第一部分322连接。
[0239]
在本例中，利用模具320来按压，通过对芯片连接部52进行压缩加工，从而形成凹部210和平面部212。因此，凹部210与其他表面相比更被压缩。凹部210可以比平面部212更被压缩。凹部210被压缩可以是凹部210的硬度比其他表面的硬度高的情况。凹部210被压缩可以是指凹部210的密度比其他表面的密度高的情况。
[0240]
芯片连接部52的表面可以是展开面积比为0.1以上的粗糙面区。另外，芯片连接部52的表面可以是展开面积比为0.4以下、优选为0.35以下、更优选为0.3以下的粗糙面区。通过利用模具320来形成凹部210和平面部212，从而能够将芯片连接部52的表面设为粗糙面区。
[0241]
图48是示出上表面64的凹部210和平面部212的配置的一例的图。如图48所示，凹部210可以配置在直线上。凹部210的上表面的形状可以是多边形。在本例中，凹部210的上表面的形状是四边形。
[0242]
图49是对上表面64的凹部210和平面部212的形状进行详细说明的图。在图49中示
出利用模具而形成的凹部210和平面部212的形状。在本例中，平面部212具有隆起部216和标准部218。通过利用模具形成凹部210，从而与凹部210相邻地形成隆起部216。隆起部216是高度方向上的高度与标准部218的高度方向上的高度相同或者在高度方向上相对于标准部218隆起的部分。在本例中，隆起部216在高度方向上相对于标准部218隆起。标准部218是例如距形成凹部210前的表面而高度没有变化的部分。标准部218与隆起部216相邻。标准部218可以在高度方向上相对于隆起部216凹陷。另外，凹部210的至少一部分被配置为在高度方向上相对于标准部218凹陷。隆起部216被凹部210与标准部218夹持。
[0243]
作为判别隆起部216、标准部218以及凹部210的方法，可以比较各自的高度方向上的高度来判别。标准部218与凹部210的高度方向上的差d1大于隆起部216与标准部218的高度方向上的差(也可以作为凹部210的深度)d2。d2可以是d1的30％以下。d2可以是d1的20％以下。在d2小于d1的情况下，能够判别隆起部216、标准部218以及凹部210。作为判别隆起部216、标准部218以及凹部210的另一方法，也可以在观察上表面64时(例如，参照图48)，将俯视观察到的部分判别为标准部218。
[0244]
d1可以为20μm以上。d1可以为200μm以下。d1可以进一步优选为50μm以上且150μm以下。另外，凹部210的宽度d3可以为50μm以上。d3可以为250μm以下。d3进一步优选为100μm以上且200μm以下。另外，凹部210的间距宽度d4可以为200μm以上。d4可以为700μm以下。d4进一步优选为300μm以上且600μm以下。另外，平面部212的最小长度d7可以为150μm以上。d7可以为450μm以下。d7进一步优选为200μm以上且400μm以下。最小长度d7可以设为使标准部218沿水平方向(x轴方向或y轴方向)延伸而得的长度。在图49中，将平面部212的最小长度d7设为使标准部218沿水平方向(x轴方向或y轴方向)延伸时的凹部210之间的最小的长度。但是，最小长度d7也可以与在俯视时没有形成凹部210的部分的最小长度近似。
[0245]
虽然在本例中示出了利用模具而形成的凹部210和平面部212的形状，但是通过激光照射而形成的凹部210和平面部212也可以具有同样的形状。即，通过激光照射而形成的平面部212也可以具有隆起部216和标准部218。在通过激光照射而形成的情况下，作为一例，d1为10μm。
[0246]
在上述图46至图49的例子中，如s441那样，可以在前端面66、各侧面68以及上表面64形成多个凹部210和平面部212而构成阻碍区251，也可以仅在上表面64构成阻碍区251。应予说明，图46至图49的例子中说明的引线框架50也可以具有图1至图23中说明的粗糙面区51。阻碍区251也可以作为粗糙面区51而起作用。
[0247]
《《粗糙面区51、阻碍区251的制造方法；液体粗化的说明》》
[0248]
虽然对利用激光照射和模具形成粗糙面区51的方法进行了说明，但是粗糙面区51也可以使用粗化液来形成。粗化液可以是市售品。在使用粗化液的情况下，可以在不形成粗糙面区51的表面使用掩模，也可以不使用掩模而进行整面粗化。
[0249]
《《粗化方法的并用(激光粗化、模具粗化、液体粗化)》》
[0250]
图50是示出半导体模块100的制造方法中的一部分工序的图。在本例中，利用模具对芯片连接部52的表面、具体而言芯片连接部52的上表面6转印形状，形成多个凹部210和平面部212(s541)。s541可以是与图46的s441相同的工序。
[0251]
在利用模具转印了形状之后(s541)，对芯片连接部52的表面、具体而言至少对前端面66进行激光照射，形成多个凹部210和平面部212，设置阻碍区251(s542)。在s542中，可
以在各侧面68以及上表面64也形成多个凹部210和平面部212。
[0252]
接着，利用焊料32，将引线框架50焊接在半导体芯片40(s543)。在s543之前，在前端面66等形成有凹部210和平面部212，因此能够抑制前端面66等处的焊料32的蔓延。s543可以是与图29的s342相同的工序。
[0253]
接着，形成涂层13(s544)。在s544中，可以在引线框架50和焊料32的表面形成涂层13。在s544之后，可以利用密封树脂12来封装引线框架50和半导体芯片40等。由此，能够形成半导体模块100。s544可以是与图29的s343相同的工序。
[0254]
图51是对芯片连接部52的形状进行说明的图。在本例中，利用模具对芯片连接部52的上表面64转印形状。在利用模具转印了形状后，向芯片连接部52的前端面66照射激光。因此，形成于上表面64的凹部210是模具孔。另外，形成于前端面66的凹部210是激光孔。
[0255]
另外，模具孔的深度比激光孔的深度深。即，形成于上表面64的凹部210的深度d5比形成于前端面66的凹部210的深度d6深。通过在上表面64设置模具孔，在前端面66设置激光孔，从而能够设为这样的结构。
[0256]
图52是示出上表面64和前端面66的凹部210和平面部212的配置的其他例的图。在图52中，共通地示出上表面64和前端面66的y轴方向。凹部210是通过对芯片连接部52的前端面66和上表面64倾斜地照射激光312而形成的。在上表面64，仅在前端面66和侧面68附近配置有通过激光照射而形成的凹部210。另外，在上表面64配置有通过模具而形成的凹部210。通过激光照射而形成的凹部210具有曲线。在本例中，通过激光照射而形成的凹部210是圆形。另外，凹部210的前端面66的形状具有曲线。另外，通过模具而形成的凹部210具有多边形。在本例中，通过模具而形成的凹部210是四边形。
[0257]
在本例中，以与利用模具转印了形状而成的多个凹部210的至少一部分重叠的方式来激光照射。即，在上表面，通过激光照射而形成的凹部210与通过模具而形成的凹部210至少一部分重叠。通过采用这样的结构，能够在整个上表面64设置阻碍区251。
[0258]
图53是示出上表面64、前端面66以及下表面62的凹部210的配置的一例的图。在图53中，共通地示出上表面64、前端面66以及下表面62的y轴方向。凹部210是通过对芯片连接部52的前端面66和下表面62倾斜地照射激光312而形成的。另外，在上表面64配置有通过模具而形成的凹部210。通过进行这样的配置，能够在上表面64、前端面66以及下表面62设置阻碍区251。应予说明，各侧面68也可以与前端面66同样地形成阻碍区251。
[0259]
在上述图50至图53的例子中，如s541、s542那样，可以在前端面66、各侧面68以及上表面64形成多个凹部210和平面部212而构成阻碍区251，也可以仅在上表面64构成阻碍区251。应予说明，图50至图53的例子中说明的引线框架50也可以具有图1至图23中说明的粗糙面区51。阻碍区251也可以作为粗糙面区51而起作用。在该情况下，形成有模具孔的上表面64的区域的展开面积比可以为0.1以上。形成有激光孔的前端面66、各侧面68的区域的展开面积比可以为0.2以上。
[0260]
在上述说明中，虽然针对并用激光粗化和模具粗化的例子进行了说明，但是本实施方式不限于此。例如，可以并用激光粗化和液体粗化，也可以并用模具粗化和液体粗化。
[0261]
《《阻碍区251的配置的其他例的说明》》
[0262]
图54是示出阻碍区251的配置的其他例的图。在图54中示出芯片连接部52的上表面64的阻碍区251的配置的一例。在图54中，利用阴影来表示阻碍区251。在阻碍区251的配
置的其他例中，多个凹部210在芯片连接部52的至少任一面中的至少两个方向上周期性地配置。而且，芯片连接部52的至少一个面具有周期性的配置被中断的未加工部336。应予说明，未加工部336可以是平面部212。
[0263]
图55是示出图54中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。在图55中示出多个凹部210和平面部212的配置。可以通过形成多个凹部210和平面部212来形成阻碍区251。阻碍区251也可以作为粗糙面区51而起作用。即，阻碍区251除了具有作为阻碍区251而说明的结构和功能等以外，还可以具有作为粗糙面区51而说明的任一结构和功能。
[0264]
如图54、图55所示，在芯片连接部52的上表面64形成有多个凹部210和平面部212。另外，如图55所示，在芯片连接部52的前端面66形成有多个凹部210和平面部212。另外，虽然没有图示，但是也可以与前端面66同样地在芯片连接部52的侧面68形成有多个凹部210和平面部212。
[0265]
将构成上表面64的外形的端边中的最远离桥接部54的端边设为端边181。在本例中，虽然上表面64是具有两组彼此平行的两边的大致长方形，但是也可以是其他形状。上表面64的端边可以是直线。端边181与前端面66连接。即，上表面64和前端面66在端边181连接。另外，将上表面64的端边中的最接近桥接部54的端边设为端边182。端边182与侧面68连接。即，上表面64和侧面68在端边182连接。将上表面64的端边中的、端边181与端边182之间的边设为端边183。端边183与侧面68连接。即，上表面64和侧面68在端边183连接。端边181与端边183可以在俯视下利用曲线来连接。
[0266]
在本例中，多个凹部210和平面部212通过激光粗化而形成。多个凹部210和平面部212也可以通过模具粗化而形成。多个凹部210和平面部212也可以通过液体粗化而形成。
[0267]
在本例中，阻碍区251不设置在端边181和端边183附近。即，可以在端边181和端边183附近具有未加工部336。在图55中，凹部210与端边181的最短距离a1大于相邻的凹部210的间隔a3。相邻的凹部210的间隔a3可以是平面部212的最小长度(在图49的例子中为d7)。最短距离a1可以是间隔a3的2倍以上，也可以是5倍以上，还可以是10倍以上。另外，在图55中，凹部210与端边183的最短距离a2大于相邻的凹部210的间隔a3。形成于上表面64的凹部210与表面(上表面64)的至少一个端边之间的最短距离可以大于相邻的凹部210的间隔a3。最短距离a2可以是间隔a3的5倍以上，也可以是10倍以上，还可以是20倍以上。
[0268]
图56是示出比较例的芯片连接部52的一例的图。若在上表面64的端边(在图56的例子中为端边181)附近设置阻碍区251，则会导致在上表面64和前端面66(或侧面68)这两者形成有一个凹部210-5。若设置凹部210-5，则导致焊料容易从前端面66(或者侧面68)向上表面64润湿扩展。在图54、图55的例子中，在端边181和端边183附近不设置阻碍区251，因此能够抑制该凹部210-5的产生，并能够抑制焊料的润湿扩展。应予说明，从抑制焊料的润湿扩展的观点出发，优选将形成有多个凹部210的上表面64的展开面积比设为0.7以下。
[0269]
凹部210与端边181的最短距离a1可以是0.3mm以上且1.5mm以下。端边183与凹部210的最短距离a2可以是0.3mm以上且1.5mm以下。相邻的凹部210的间隔a3可以是30μm以上且60μm以下。
[0270]
另外，凹部210与端边181的最短距离a1可以比芯片连接部52的z轴方向上的厚度大。凹部210与端边183的最短距离a2可以比芯片连接部52的z轴方向上的厚度大。芯片连接
部52的z轴方向上的厚度可以为0.3mm以上，优选为0.5mm以上。
[0271]
形成于芯片连接部的上表面64的凹部210与端边181的最短距离a1可以大于形成于芯片连接部52的前端面66的凹部210与端边181的最短距离。如图55所示，凹部210可以在芯片连接部52的前端面66设置于端边181的附近。另外，与前端面66同样地，形成于芯片连接部的上表面64的凹部210与端边183的最短距离a2可以大于形成于芯片连接部52的侧面68的凹部210与端边183的最短距离(未图示)。凹部210在芯片连接部52的前端面66也可以不设置于端边181的附近。即，形成于芯片连接部52的前端面66的凹部210与端边181的最短距离也可以比相邻的凹部210的间隔a3大。
[0272]
图57是示出阻碍区251的配置的其他例的图。图57与图54的不同点在于，阻碍区251不设置在端边182附近。即，在端边182附近可以具有未加工部336。图57的除此以外的构成可以与图54相同。
[0273]
凹部210与端边182的最短距离a8可以大于相邻的凹部210的间隔a3(参照图55)。凹部210与端边182的最短距离a8可以是0.3mm以上且1.5mm以下。通过具有这样的构成，从而能够抑制桥接部54附近的焊料的润湿扩展。
[0274]
图58是示出阻碍区251的配置的其他例的图。在图58中示出芯片连接部52的上表面64的阻碍区251的配置的一例。在图58中，利用阴影来表示阻碍区251。
[0275]
图59是示出图58中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。在图59中示出多个凹部210和平面部212的配置。可以通过形成多个凹部210和平面部212来形成阻碍区251。阻碍区251也可以作为粗糙面区51而起作用。在本例中，多个凹部210和平面部212通过激光粗化而形成。
[0276]
在本例中，端边183-1与端边183-2对置。端边183-1是第一端边的例子。另外，端边183-2是第二端边的例子。端边181是第三端边的例子。
[0277]
在本例中，阻碍区251不设置在芯片连接部52的上表面64的中心线cl附近。即，在中心线cl附近可以具有未加工部336。中心线cl是指通过芯片连接部52的上表面64的中央c的线。中心线cl与x轴方向平行。芯片连接部52的上表面64的中央c可以是芯片连接部52的上表面64的xy面内的中心，也可以是芯片连接部52的上表面64的重心。被端边183-1和端边183-2夹着的凹部210的间隔中的最大距离a4大于形成在芯片连接部52的上表面64的凹部210与端边183-1的第一最短距离a5(参照图59)。另外，被端边183-1和端边183-2夹着的凹部210的间隔中的最大距离a4大于形成在芯片连接部52的上表面64的凹部210与端边183-2的第二最短距离(未图示)。
[0278]
图60是说明向比较例的芯片连接部52照射激光的图。考虑如图33那样地利用共通的光源310以不挪动芯片连接部52的方式对芯片连接部52的至少两个表面进行激光照射的情况，例如朝向端边183-1和端边183-2倾斜地照射激光312的情况。在该情况下，认为会导致激光照射的点束(激光照射的照射位置)在芯片连接部52的上表面64的中心线cl附近彼此重叠。在该情况下，导致焊料在芯片连接部52的上表面64的中心线cl附近容易润湿扩展。在本例中，阻碍区251不设置于芯片连接部52的上表面64的中心线cl附近，因此能够防止导致激光照射的点束在芯片连接部52的上表面64的中心线cl附近彼此重叠。因此，能够抑制焊料的润湿扩展。
[0279]
作为一例，被端边183-1和端边183-2夹着的凹部210的间隔中的最大距离a4可以
是0.3mm以上且1.5mm以下。形成于芯片连接部52的上表面64的凹部210与端边183-1的第一最短距离a5可以是30μm以上且60μm以下。形成于芯片连接部52的上表面64的凹部210与端边183-2的第二最短距离可以是30μm以上且60μm以下。
[0280]
芯片连接部52的上表面64的端边183-1和端边183-2之间的中央c处的凹部210的间隔可以大于第一最短距离a5和第二最短距离。通过使中央处的凹部210的间隔大于第一最短距离a5和第二最短距离，从而能够防止导致激光照射的点束在中央c附近彼此重叠。被端边183-1和端边183-2夹着的凹部210的间隔中的最大距离a4可以是中央c处的凹部210的间隔。即，在端边183-1和端边183-2之间的中央c，凹部210的间隔可以为最大。另外，在中央c，凹部210的间隔也可以不是最大。
[0281]
另外，形成于芯片连接部52的上表面64的凹部210与端边181的最短距离a6大于第一最短距离a5。另外，形成于芯片连接部52的上表面64的凹部210与端边181的最短距离a6大于第二最短距离。因此，由于在端边181附近不设置阻碍区251，所以能够抑制焊料的润湿扩展。
[0282]
形成于芯片连接部52的上表面64的凹部210与端边181的最短距离a6大于形成于芯片连接部52的前端面66的凹部210与端边181的最短距离a7。即，在前端面66，在端边181附近设置有阻碍区251。通过在前端面66，在端边181附近设置有阻碍区251，从而能够抑制焊料的润湿扩展。应予说明，形成于芯片连接部52的前端面66的凹部210与端边181的最短距离a7可以大于相邻的凹部210的间隔a3。
[0283]
图61是示出阻碍区251的配置的其他例的图。图61与图58的不同点在于，阻碍区251设置在端边182附近。图61的除此以外的构成可以与图58相同。即使是这样的构成，也能够抑制焊料的润湿扩展。
[0284]
图62是示出阻碍区251的配置的其他例的图。图62与图58的不同点在于，阻碍区251不设置在端边183附近。即，在端边183附近可以具有未加工部336。图62的除此以外的构成可以与图58相同。即使是这样的构成，也能够抑制焊料的润湿扩展。
[0285]
图63是示出阻碍区251的配置的其他例的图。在图63中示出芯片连接部52的上表面64的阻碍区251的配置的一例。在图63中，阻碍区251具有重叠部332、非重叠部334，并且分别利用不同的阴影来表示。
[0286]
图64是示出图63中的上表面64的凹部210和前端面66的凹部210的配置的一例的图。在图64中示出多个凹部210和平面部212的配置。可以通过形成多个凹部210和平面部212来形成阻碍区251。阻碍区251也可以作为粗糙面区51而起作用。重叠部332能够通过控制激光照射的点束(激光照射的照射位置)来形成。应予说明，重叠部332中的凹部210的配置可以是激光照射的照射位置。应予说明，重叠部332也可以不具有配置于两个凹部210之间的平面部212。即，也可以不作为阻碍区251而起作用，而作为粗糙面区51而起作用。
[0287]
在重叠部332，相邻的凹部210重叠。在图64中，在相邻的凹部210之间还设置有凹部210。重叠部332可以通过向配置于相邻的凹部210之间的平面部212进一步照射激光而形成。重叠部332可以是相邻的凹部210连续的部分。在重叠部332可以设置有平面部212，也可以不设置平面部212。在非重叠部334，在相邻的凹部210之间设置有平面部212。与非重叠部334的展开面积比相比，能够使重叠部332的展开面积比更大。另一方面，与非重叠部334的焊料相比，重叠部332的焊料更容易润湿扩展。
[0288]
在本例中，重叠部332比非重叠部334更靠表面(上表面64)的内侧设置。即，重叠部332不设置在上表面64的端边181、端边182、端边183附近。通过将重叠部332设置在比非重叠部334更靠内侧的位置，从而能够在增大展开面积比的同时，抑制来自前端面66和侧面68的焊料的润湿扩展。
[0289]
图65是对重叠部332的形状进行说明的图。在本例中，通过激光照射而在芯片连接部52的上表面64和前端面66形成凹部210。本例中的凹部210是激光孔。另外，通过使激光照射的照射位置重叠，从而在芯片连接部52的上表面64形成重叠部332。
[0290]
设置于重叠部332的凹部210的深度d7比设置于非重叠部334的凹部210的深度d8深。深度d7可以是深度d8的1.5倍以上。另外，设置于重叠部332的凹部210的深度d7比形成于前端面66的凹部210的深度d9深。深度d7可以是深度d9的1.5倍以上。由于设置于重叠部332的凹部210比设置于除重叠部332以外的凹部210深，所以能够区别重叠部332与非重叠部334。
[0291]
在图54至图65中，示例出芯片连接部52的阻碍区251并进行了说明，但是也可以将上述构成适用于电路图案连接部56和/或其他的面。
[0292]
《《阻碍部230的说明》》
[0293]
图66是示出引线框架50的其他例的图。本例的引线框架50与图1至图34的例子的不同点在于，芯片连接部52具有主材部231和阻碍部230。其他结构可以与图1至图34中说明的任一方式相同。
[0294]
主材部231是由与下表面62相同的材料形成的部分。在多种材料部分在下表面62露出的情况下，主材部231由与在下表面62面积最大的部分相同的材料形成。主材部231是例如由铜或包含铜的合金形成的部分。主材部231也可以是由与桥接部54相同的材料形成的部分。
[0295]
阻碍部230是由焊料润湿性比主材部231的焊料润湿性低的材料形成的部分。即，阻碍部230是焊料比主材部231更难以扩展的部分。阻碍部230是由例如陶瓷、碳、铝、包含铝的合金、铁或包含铁的合金而形成的部分。
[0296]
阻碍部230在芯片连接部52的前端面66露出。由此，能够抑制前端面66处的焊料的蔓延。阻碍部230也可以在芯片连接部52的侧面68露出。芯片连接部52可以由层积主材部231和阻碍部230而成的包层材料形成。芯片连接部52也可以在两片主材部231之间设置有阻碍部230。
[0297]
图67是示出芯片连接部52中的主材部231和阻碍部230的配置例的图。在图67中，对阻碍部230标注斜线的阴影。另外，被主材部231覆盖的阻碍部230也透过主材部231而示出。
[0298]
对于本例中的芯片连接部52而言，板状的主材部231和板状的阻碍部230在高度方向上层积。板状是指与上表面64大致平行的主面的面积比与上表面64大致垂直的任一侧面的面积大的形状。图67所示的芯片连接部52具有在上表面64露出的主材部231-1、在下表面62露出的主材部231-2、以及被两个主材部231夹着的阻碍部230。阻碍部230在前端面66与各侧面68露出。阻碍部230在各面处的预定的高度位置以横穿各面的方式露出。即，在横向上，阻碍部230的宽度与各面的宽度相同。通过这样的形状，能够抑制前端面66和各侧面68处的焊料的蔓延。
[0299]
将主材部231-1、主材部231-2以及阻碍部230的高度方向上的宽度分别设为z1、z2以及z3。阻碍部230可以在前端面66和各侧面68具有相同的宽度z3。主材部231-1也可以在前端面66和各侧面68具有相同的宽度z1。主材部231-2也可以在前端面66和各侧面68具有相同的宽度z2。
[0300]
阻碍部230的宽度z3大于主材部231-1的宽度z1以及主材部231-2的宽度z2中的任一个。宽度z3可以大于宽度z1和宽度z2之和。由此，容易抑制各面处的焊料的蔓延。宽度z1可以与宽度z2相同，也可以比所述宽度z2大，还可以比所述宽度z2小。
[0301]
图68是示出引线框架50的其他例的图。在本例中，与图66和图67的例子的不同点在于，阻碍部230在上表面64露出。其他结构与图66和图67的例子相同。
[0302]
图69是将图68的芯片连接部52放大的示意图。如上所述，本例的阻碍部230在上表面64露出。阻碍部230可以在整个上表面64露出。本例的芯片连接部52不具有图67所示的主材部231-1。
[0303]
图70是示出引线框架50的其他例的图。在本例中，阻碍部230的形状与图66至图69的例子不同。其他结构与图66至图69中的任一个例子相同。本例的阻碍部230在下表面62露出。
[0304]
图71是示出芯片连接部52的下表面62处的阻碍部230的配置例的图。本例的阻碍部230在下表面62配置在比突起部88更靠外侧的位置。比突起部88更靠外侧是指突起部88与前端面66之间、或突起部88与侧面68之间的区域。
[0305]
阻碍部230可以与前端面66接触。阻碍部230可以在前端面66露出。阻碍部230可以与侧面68接触。阻碍部230可以在侧面68输出。阻碍部230可以与突起部88分离。根据本例，能够在使下表面62的大部分被焊料润湿的同时，抑制前端面66和侧面68处的焊料的蔓延。
[0306]
图72是放大图70和图71的芯片连接部52的示意图。如上所述，本例的阻碍部230在下表面62露出。另外，阻碍部230在前端面66和各侧面68露出。如图72所示，本例的阻碍部230是包围预定的区域的框形状。
[0307]
图73是示出芯片连接部52的下表面62处的阻碍部230的其他配置例的图。本例的阻碍部230在下表面62配置在比突起部88更靠外侧的位置。但是，阻碍部230不与前端面66接触。即，阻碍部230不在前端面66露出。阻碍部230不与侧面68接触。即，阻碍部230不在侧面68露出。阻碍部230可以与突起部88分离。根据本例，也能够在使下表面62的大部分被焊料润湿的同时，抑制前端面66和侧面68处的焊料的蔓延。
[0308]
图74是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。在图74中示出不被主材部231覆盖的阻碍部230。本例的阻碍部230与图66至图73的例子的不同点在于，在与芯片连接部52的前端面66垂直的方向(x轴方向)上，比主材部231更向外侧突出。其他结构与图66至图73的任一例相同。在各侧面68，阻碍部230也可以比主材部231更向外侧突出。
[0309]
根据本例，能够在前端面66和侧面68形成台阶。因此，能够进一步抑制焊料的蔓延。阻碍部230可以具有如图67或图69所示的板形。在该情况下，xy面处的阻碍部230的面积大于主材部231的面积。阻碍部230可以具有如图72所示的框形。在该情况下，主材部231具有被阻碍部230包围的部分。主材部231可以在前端面66和侧面68中的至少一个面具有供阻碍部230的一部分插入的凹陷。
[0310]
图75是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。在图75中示出不被主材部231覆盖的阻碍部230。本例的阻碍部230与图66至图73的例子的不同点在于，在与芯片连接部52的前端面66垂直的方向(x轴方向)上，比主材部231更向内侧凹陷。其他结构与图66至图73的任一例相同。在各侧面68，阻碍部230也可以比主材部231更向内侧凹陷。
[0311]
根据本例，能够在前端面66和侧面68形成台阶。因此，能够进一步抑制焊料的蔓延。阻碍部230可以具有如图67或图69所示的板形。在该情况下，xy面中的阻碍部230的面积小于主材部231的面积。阻碍部230可以具有如图72所示的框形。在该情况下，主材部231具有被阻碍部230包围的部分。
[0312]
图76是示出芯片连接部52中的主材部231和阻碍部230的其他配置例的图。在图76中，被主材部231覆盖的阻碍部230也透过主材部231而示出。
[0313]
本例的阻碍部230层积在主材部231的表面。例如阻碍部230在芯片连接部52的前端面66，在与前端面66垂直的方向上与主材部231层积。阻碍部230也可以层积于各侧面68。
[0314]
在本例中，通过利用溅射、喷镀等方法在主材部231的表面层积预定的材料，从而形成阻碍部230。在芯片连接部52的各面使阻碍部230露出的区域与图66至图75中说明的任一个例子相同。根据本例，也能够抑制前端面66等处的焊料的蔓延。
[0315]
阻碍部230可以由氧化铝、氮化铝或氮化硅等陶瓷形成，也可以由碳形成，还可以由铁等金属形成。在通过溅射或喷镀而形成阻碍部230时，可以控制向主材部231照射的材料的粒形。由此，能够控制阻碍部230的表面的粗糙度。在阻碍部230的表面可以形成有粗糙面区51。另外，也可以在主材部231形成粗糙面区51。
[0316]
以上，虽然使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。能够对上述实施方式施加各种改变或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的改变或改良的方式也可以包含在本发明的技术范围内。
[0317]
在本说明书和附图中，还公开了以下各项目所记载的方式。
[0318]
(项目1)
[0319]
一种半导体模块，具备：
[0320]
绝缘电路基板，其在一个面形成有电路图案；
[0321]
半导体芯片，其载置于所述绝缘电路基板；
[0322]
布线部，其将所述半导体芯片与所述电路图案连接；以及
[0323]
树脂封装，其保护所述半导体芯片，
[0324]
所述布线部具有：
[0325]
芯片连接部，其与所述半导体芯片连接；
[0326]
电路图案连接部，其与所述电路图案连接；以及
[0327]
桥接部，其将所述芯片连接部和所述电路图案连接部连接，
[0328]
所述芯片连接部具有与所述半导体芯片相对的下表面，
[0329]
所述芯片连接部的所述下表面具有最远离所述桥接部的第一边，
[0330]
在所述芯片连接部的所述下表面，遍及所述第一边的一半以上的长度而设置有沿着所述第一边的台阶或倾斜部。
[0331]
(项目2)
[0332]
根据项目1所述的半导体模块，
[0333]
所述芯片连接部的所述下表面具有最接近所述桥接部的第二边，
[0334]
所述倾斜部或台阶沿着所述芯片连接部的所述下表面的边中的除所述第二边以外的边而设置。
[0335]
(项目3)
[0336]
根据项目1或2所述的半导体模块，
[0337]
在所述芯片连接部的所述下表面设置有朝向所述半导体芯片突出的多个突起部，
[0338]
所述突起部的高度低于所述台阶的高度或所述倾斜部的高度。
[0339]
(项目4)
[0340]
根据项目1至3中任一项所述的半导体模块，
[0341]
在所述芯片连接部的所述下表面设置有所述台阶，
[0342]
所述台阶包括突出部和槽部中的至少一者，该突出部从所述下表面朝向所述电路图案突出，该槽部从所述下表面向离开所述电路图案的方向凹陷。
[0343]
(项目5)
[0344]
根据项目4所述的半导体模块，
[0345]
所述台阶是所述突出部，并且与所述第一边接触而设置。
[0346]
(项目6)
[0347]
根据项目4所述的半导体模块，
[0348]
所述台阶是所述槽部，并且与所述第一边接触而设置。
[0349]
(项目7)
[0350]
根据项目4所述的半导体模块，
[0351]
所述台阶是所述槽部，并且与所述第一边分离而设置。
[0352]
(项目8)
[0353]
根据项目1至3中任一项所述的半导体模块，
[0354]
在所述芯片连接部的所述下表面设置有所述倾斜部，
[0355]
所述倾斜部对所述下表面的角部进行倒角。
[0356]
(项目9)
[0357]
一种半导体模块，具备：
[0358]
绝缘电路基板，其在一个面形成有电路图案；
[0359]
半导体芯片，其载置于所述绝缘电路基板；以及
[0360]
布线部，其将所述半导体芯片与所述电路图案电连接，
[0361]
所述布线部具有与所述半导体芯片连接的芯片连接部，
[0362]
所述芯片连接部具有：
[0363]
主材部；以及
[0364]
阻碍部，其由焊料润湿性比所述主材部的焊料润湿性低的材料形成，并且在前端面露出而配置。