用于半导体装置制造的玻璃晶片的制作方法

用于半导体装置制造的玻璃晶片
1.本技术根据35u.s.c.
§
120，要求2019年11月27日提交的美国临时申请系列第62/940,996号的优先权，本文以其内容作为基础并将其全文通过引用结合入本文。
技术领域
2.本公开内容的实施方式大体上涉及半导体制造加工，更具体来说，涉及用于半导体制造的玻璃晶片。


背景技术：

3.数十年来，已经将各种形式的硅晶片用于制造集成电路。因此，现代化半导体制造设施设定为对硅晶片进行检测和加工。
4.例如，用于制造集成电路和其他装置的工艺中的制造工具包括：自动化装载和卸载设施等(例如，装载和卸载到光刻设施和蚀刻设施等中的盒式自动装载器)。这些盒式自动装载器依赖于各种传感器来对晶片移入和移出工具时的布置、位置和验证情况进行确定。这是通过采用位于晶片边缘的晶片平坦、凹口或者其他类似的机制来完成的，其必须在工具内正确取向。
5.硅是目前使用的主要半导体材料。为了将玻璃用于设计成且目标是用于对硅晶片进行检测和加工的制造设施中，会需要对制造用于半导体制造的设施进行设施调整以适用于玻璃。例如，一个问题在于，许多传感器设计成对硅晶片进行感测。现有的传感器自然是机械的、光学的和/或感应的/电容的。虽然机械类型的传感器可以作用于其他材料，但是电传感器或光学传感器并不总是能够用于其他材料。虽然可以更换工具上的每个传感器来实现对于由其他材料(即，非硅材料)制造的晶片的感测，但是这对于制造环境而言是不合乎希望的。另一个问题在于，常用于半导体制造设施的静电吸盘采用静电场保持晶片固定，但是构造用于硅晶片的静电吸盘无法用于易受静电场(例如，电介质)影响的晶片材料(例如，玻璃材料)。
6.因此，发明人开发了用于半导体装置制造工艺的改进的玻璃基材。


技术实现要素：

7.本文描述了用于半导体装置的玻璃晶片的实施方式。在一些实施方式中，用于半导体装置的玻璃晶片包括：玻璃基材，其包含顶表面(102)、与顶表面相反的底表面(104)以及顶表面与底表面之间的边缘表面(106)；布置在玻璃基材的顶部的第一涂层(108)，其中，第一涂层是片电阻为100至1,000,000欧姆每平方的经掺杂的晶体硅涂层；以及布置在玻璃基材的顶部的具有一层或多层的第二涂层(110)，其中，第二涂层包括含硅涂层，其中，玻璃晶片在400nm至1000nm的整个波长范围上具有小于50％的平均透射率(t)。
8.在一些实施方式中，用于半导体装置的玻璃晶片包括：玻璃基材，其包含顶表面(102)、与顶表面相反的底表面(104)以及顶表面与底表面之间的边缘表面(106)；布置在玻璃晶片的顶部的具有一层或多层的涂层(110)，其中，涂层包括含硅涂层，以及其中，玻璃晶
片在400nm至1000nm的整个波长范围上具有小于50％的平均透射率(t)。
9.在一些实施方式中，电子装置的制造方法包括：将玻璃晶片装载到基材对准器室内的基材支撑体上，其中，基材对准器包括光源以及构造成对来自光源的光束进行检测的光学传感器，其中，玻璃晶片包括：玻璃基材，其包含顶表面、与顶表面相反的底表面以及顶表面与底表面之间的边缘表面，布置在玻璃基材顶部的第一涂层，其中，第一涂层是片电阻为100至1,000,000欧姆每平方的经掺杂的晶体硅涂层，以及布置在玻璃基材的顶部的具有一层或多层的第二涂层，其中，第二涂层包括含硅涂层，其中，玻璃晶片在400nm至1000nm的整个波长范围上具有小于50％的平均透射率(t)；转动基材支撑体从而将玻璃晶片放置在基材对准器室中的预定位置，其中，当光学传感器检测到来自光源的光束时，达到所述预定位置；以及将玻璃晶片传输到半导体加工室用于进一步加工。
10.在一些实施方式中，用于半导体装置的玻璃晶片包括：玻璃基材，其包含顶表面(102)、与顶表面相反的底表面(104)以及顶表面与底表面之间的边缘表面(106)；以及布置在玻璃基材上的含硅涂层，其中，含硅涂层包含至少两层含硅层，以及其中，相邻层的折射率值之差大于0.5。
11.本公开内容的其它和进一步的实施方式如下文所述。
12.附图
13.可以通过参考附图中描绘的本公开内容的示意性实施方式来理解上文简要总结并在下文更详细地讨论的本公开内容的实施方式。但是，要注意的是，附图仅仅显示了本公开内容的典型实施方式，因此并不视为限制其范围。
14.图1a-1b显示根据本公开内容的一些实施方式的示例性玻璃基材。
15.图2显示根据本公开内容的一些实施方式的具有钝化涂层的示例性玻璃基材。
16.图3a-3b显示根据本公开内容的一些实施方式的示例性玻璃晶片。
17.图4显示根据本公开内容的一些实施方式的示例性玻璃晶片，其放置在根据本公开内容的一些实施方式的示例性半导体制造系统中。
18.图5a和5b显示根据本公开内容的一些实施方式的示例性玻璃晶片的透射率与波长关系图。
19.图6a-6d显示根据本公开内容的一些实施方式的示例性玻璃晶片的反射率与波长关系图。
20.图7a显示表1中的示例性涂层的透射率与波长关系图，所述涂层的每一层具有10％的厚度变化。
21.图7b显示表1中的示例性涂层的透射率与波长关系图，所述涂层的每一层具有10％的厚度变化和5％的折射率变化。
22.图8a显示表2中的示例性涂层的透射率与波长关系图，所述涂层的每一层具有10％的厚度变化。
23.图8b显示表2中的示例性涂层的透射率与波长关系图，所述涂层的每一层具有10％的厚度变化和5％的折射率变化。
24.图9a显示融凝二氧化硅基材上的300nm厚的a-ge层的透射率。
25.图9b显示融凝二氧化硅基材上的300nm厚的a-ge层与50nm掺杂纳米晶体si层的组合的透射率。
26.为了帮助理解，只要可以的话，使用相同的附图标记来指代附图中共用的相同的元素。附图不是按比例绘制的并且出于清楚目的可能进行了简化。预期一个实施方式的元素和特征可以在没有进一步阐述的情况下有力地结合到其他实施方式中。
27.描述
28.在以下的详述中，为了说明而非限制，给出了说明具体细节的示例性实施方式，以提供对本公开内容的各个原理的充分理解。但是，对于本公开内容领域的普通技术人员会是显而易见的是，可以在没有背离本文公开的具体细节的情况下在其他实施方式中实践本公开内容。此外，可能省略了对于众所周知的器件、方法和材料的描述，以免混淆本公开内容的各个原理的描述。最后，在任何适用的情况下，相同的附图标记表示相同的元件。
29.除非另有明确表述，否则都不旨在将本文所述的任意方法理解为需要使其步骤以具体顺序进行。因此，当方法权利要求实际上没有陈述为其步骤遵循一定的顺序或者其没有在权利要求书或说明书中以任意其他方式具体表示步骤限于具体的顺序，都不旨在暗示该任意特定顺序。这样同样适用于任何可能的未明确表述的解释依据，包括：关于设置步骤或操作流程的逻辑；由语法结构或标点获得的一般含义；说明书所述的实施方式的数量或种类。
30.如本文所用，术语“和/或”当用于列举两个或更多个项目时，表示所列项目中的任意一个可以单独采用，或者可以采用所列项目中的两个或更多个的任意组合。例如，如果描述组合物含有组分a、b和/或c，则组合物可只含有a；只含有b；只含有c；含有a和b的组合；含有a和c的组合；含有b和c的组合；或含有a、b和c的组合。
31.通过一系列的制造步骤制得半导体装置，例如：薄膜沉积，氧化或氮化，蚀刻，抛光，以及热加工和光刻加工。虽然可以在单个加工设备中进行多个制造步骤，但是至少对于一些制造步骤而言，晶片必须在不同加工工具之间运输。
32.采用自动化机器来进行半导体制造步骤。将晶片储存在载具中用于加工工具与其他位置之间的运输。在运输到加工工具之前，载具晶片必须恰当对准从而实现加工工具完成所需的制造步骤。
33.通用取向方法涉及使用具有光源(其通常是可见光光源)和检测器(用于产生和检测光束)的光学传感器。将沿其边缘具有凹口的硅晶片放置在转动的支撑表面上。硅晶片的表面是不透明的并且会阻挡光源和检测器之间的光束通过。但是，当硅晶片转动使得凹口处于光束的位置时，检测器感应到光束并停止支撑表面的转动。进而装纳了硅晶片的停止下来的支撑表面处于合适的位置，用于传输到例如光刻装置对晶片进行加工以形成集成电路。
34.由于玻璃晶片是透明的，所以来自光源的光束会穿过玻璃晶片以及凹口。也就是说，传感器无法区分玻璃晶片和凹口。因此，玻璃晶片不会停止转动，并且不会发生被转移到制造工具这一情况。
35.本公开内容描述了用于半导体装置制造的玻璃晶片，其克服了与传感器无法作用于玻璃晶片相关的问题。如本文所用，术语“晶片”指的是适用于在其上形成电子装置的支撑表面。此外，玻璃具有某些独特的特性，这使得其对于某些应用而言是理想的。例如，对于射频(rf)组件而言，玻璃通常相比于硅提供了低的rf损耗和低的非线性度。在下一代网络和手机中，诸如rf切换器和天线调谐器之类的产品会受益于玻璃。本文所述的玻璃晶片的
实施方式具有形成在其上的各种涂层。出于方便，术语“涂层”旨在包括布置在表面上的膜、涂层或层。
36.布置在玻璃晶片上的涂层由本领域的任意已知方法形成，包括离散沉积或连续沉积工艺。在一些实施方式中，经由本领域常用的等离子体强化化学气相沉积(pecvd)来沉积涂层。在一些实施方式中，经由本领域常用的物理气相沉积(pvd)来沉积涂层。如本文(例如，关于玻璃晶片100)所用，术语“布置”包括采用本领域任意已知的方法在表面上涂覆、沉积和/或形成材料。布置的材料可以构成本文所定义的涂层。表述“布置在
……
上”包括在表面上形成材料从而使得材料与表面直接接触的情况，还包括在表面上形成材料，其中在布置的材料和表面之间具有一种或多种插入材料的情况。插入材料可以构成如本文所定义的涂层。
37.本文所述的玻璃晶片的实施方式包括：玻璃基材118，其包含顶表面102、与顶表面102相反的底表面104以及顶表面102与底表面104之间的边缘表面106，第一涂层，以及第二涂层。图1a显示玻璃基材118，其包含：顶表面102，与顶表面102相反的底表面104，以及顶表面102与底表面104之间的边缘表面106。顶表面102是玻璃基材118的在其上布置有各种涂层的表面，如本文所述的那样。在一些实施方式中，玻璃基材118可以是适用于现有半导体制造设施的任何尺寸。例如，在一些实施方式中，玻璃基材118可以具有300mm的直径。在一些实施方式中，玻璃基材118可以具有200mm的直径。在一些实施方式中，玻璃基材118具有300mm的直径以及0.3mm至1mm、优选0.5mm至0.8mm、更优选0.75mm至0.8mm的厚度。在一些实施方式中，玻璃基材118具有300mm的直径和0.775mm的厚度。在一些实施方式中，玻璃基材118具有200mm的直径和0.725mm的厚度。
38.在一些实施方式中，玻璃基材118可以是：高纯度融凝二氧化硅(hpfs)玻璃，或者不含碱性硅酸盐玻璃，或者硼硅酸盐玻璃，或者碱性铝硅酸盐玻璃，或者碱性铝硼硅酸盐玻璃，或者碱土硼铝硅酸盐玻璃，或者类似玻璃。高纯度融凝二氧化硅(例如，康宁有限公司的类型高纯度融凝二氧化硅7980玻璃)由于其制造工艺具有极高的纯度，并且与生产线前端(feol)环境是100％相兼容的。生产线前端(feol)指的是集成电路制造中将个体装置(例如，晶体管、电容器、电阻器等)图案化到半导体中的第一个部分。因此，生产线前端(feol)工艺对于污染物(即，通常不存在于集成电路制造中的材料)的引入是敏感的。此外，在许多feol工艺中，不允许非si基金属。因此，下文所讨论的涂层是含有硅的材料，例如：无定形硅、多晶硅、氮化硅、二氧化硅或者氧氮化硅。在一些实施方式中，下文所讨论的涂层可以是无定形锗(a-ge)。虽然如下文所讨论的那样，基于干涉的涂层可以提供宽带低透射率，但是一些光学传感器可能需要仅反射性或吸收性过滤器才能够提供的极低的透射率。虽然许多金属是良好的反射性材料，但是它们不是feol友好型的，并且因此对于典型半导体制造而言是不被接受的。另一方面，锗被广泛接纳作为半导体制造工艺中的合适的材料。无定形锗是这样一种示例性材料，其吸收和透射特性可以被用于为涂层传递可见光谱窗口中的低透射率同时在直到1000nm的近红外(nir)窗口中传递小于40％。图9a显示775μm融凝二氧化硅基材上的300nm厚的a-ge层的透射率。图9b显示775μm融凝二氧化硅基材上的300nm厚的a-ge层与50nm掺杂纳米晶体si层的组合的透射率。后一种的组合会同时传递构造成处理si晶片的典型半导体制造所需的光学和电学性能。300nm厚的a-ge层提供了650nm波长处小于0.01％的透射率，这是led光源所采用的典型传感器波长。
39.在一些实施方式中，玻璃基材118是融凝形成的玻璃。熔合拉制工艺可得到原始、火焰抛光的玻璃表面，其减少表面介导的变形，用于高分辨tft背板和滤色器。本文可采用下拉片材拉制工艺，具体地，美国专利第3,338,696号和3,682,609号(都属于dockerty)所述的熔合工艺，其通过引用结合入本文。不希望受限于任何特定操作理论，相信熔合工艺可产生不需要抛光的玻璃基材。通过熔合工艺生产的玻璃基材具有通过原子力显微镜测得的小于0.2nm(ra)的平均表面粗糙度。如此低的粗糙度促进了需要粘结到另一平坦表面的关键应用。
40.在一些实施方式中，如图2所示，玻璃基材118可以具有钝化涂层112。对于不是纯sio2(即，100重量％sio2)的玻璃基材118，钝化涂层112防止了非硅玻璃组分迁移出来并污染半导体制造设施。在一些实施方式中，钝化涂层112布置在玻璃基材118的顶表面102、底表面104和边缘表面106上。在一些实施方式中，钝化涂层112是sin、sio2或sion中的一种。钝化涂层112的厚度可以基于钝化涂层的密度和孔隙度并且给予半导体制造工艺内的温度和涂层的温度暴露时间来进行调整。在一些实施方式中，钝化涂层112具有100埃至10,000埃、优选500埃至1000埃的厚度。
41.图3a和3b显示具有玻璃基材118的玻璃晶片100，所述玻璃基材118具有(任选的)钝化层112以及第一涂层108和第二涂层110。
42.第一涂层108是经掺杂的晶体硅涂层，硅晶体尺寸为纳米至微米范围(纳米晶体至微米晶体范围)。可以使用的示例性掺杂剂包括磷、硼或砷。半导体制造设施中的典型静电吸盘被设计成吸住硅晶片并且因此在没有明显更高的操作电压的情况下无法实现吸住玻璃晶片。因此，布置在玻璃基材118的一侧上的第一涂层提供了对于典型静电吸盘而言足够的电导率(即，在适合吸住硅晶片的操作电压下)，从而用静电吸盘吸住玻璃基材。为了实现静电吸盘吸住玻璃晶片100，经掺杂的晶体硅涂层具有100欧姆每平方至1,000,000欧姆每平方、优选100欧姆每平方至250,000欧姆每平方以及更有选100欧姆每平方至50,000欧姆每平方的片电阻。如本文所用，术语“片电阻”指的是层相对于其厚度的各向同性电阻率。可以采用四点探针方法来测量片电阻。四点探针方法是测量任何半导体材料的电阻率的常用测试方法。4点探针设备由具有有限半径的4个等间距间隔开的钨金属尖端构成。每个尖端在另一端上由弹簧支撑，从而使得探测过程中对于样品的破坏最小化。这四个金属尖端是自动化机械工作台的一部分，所述自动化机械工作台在测量过程中上下移动。使用高阻抗电流源通过外部两个探针提供电流；电压表测量内部两个探针之间的电压以确定样品电阻率。典型的探针间距约1mm。
43.在一些实施方式中，经掺杂的晶体硅涂层108具有至少100埃并且更优选至少500埃的厚度。在一些实施方式中，经掺杂的晶体硅涂层108是磷掺杂的纳米晶体硅，其具有500埃的厚度以及2000欧姆每平方的片电阻。
44.在一些实施方式中，第二涂层110是含硅涂层，其包括一层或多层。在一些实施方式中，第二涂层110包括未掺杂的无定形硅层。在一些实施方式中，第二涂层110包括未掺杂的无定形锗层。在一些实施方式中，第二涂层110包括氮化硅层、未掺杂的无定形硅层以及二氧化硅层，其中，氮化硅层布置在未掺杂的无定形硅层顶部，未掺杂的无定形硅层布置在二氧化硅层顶部，以及二氧化硅层在经掺杂的晶体硅涂层的顶部。上述涂层及其顺序是示例性的，并且本领域技术人员可以对其进行修改以实现具有下文所述透射率(t)范围的玻
璃基材。
45.在一些实施方式中，第二涂层110与第一层108的总厚度小于5微米。在一些实施方式中，第二涂层110与第一层108的总厚度小于4微米。在一些实施方式中，第二涂层110与第一层108的总厚度小于3微米。在一些实施方式中，第二涂层110与第一层108的总厚度小于2微米。在一些实施方式中，第二涂层110与第一层108的总厚度小于1微米。在一些实施方式中，第二涂层110与第一涂层108的总厚度大于0.1微米至小于5微米。在一些实施方式中，第二涂层110与第一涂层108的总厚度大于0.1微米至小于1微米。
46.在一些实施方式中，经掺杂的晶体硅涂层108布置在玻璃基材118的顶表面102上。在一些实施方式中，经掺杂的晶体硅布置在玻璃基材118的整个顶表面102上，如图3a-3b所示。在一些实施方式中，经掺杂的晶体硅涂层108直接布置在玻璃基材118的顶表面102上(即，在玻璃基材118与经掺杂的晶体硅涂层108之间没有居间涂层)。在一些实施方式中，如图3a所示，经掺杂的晶体硅涂层108直接布置在钝化涂层112上。在一些实施方式中，如图3b所示，经掺杂的晶体硅涂层108可以是与第二涂层一起形成的多层堆叠的一部分(如下文所述)，其中，第二涂层包括至少两层，以及第一涂层108位于第二涂层的所述至少两层110a、11b之间。
47.在一些实施方式中，如图3a所示，第二涂层110直接布置在经掺杂的晶体硅涂层108上。在一些实施方式中，第二涂层110直接布置在玻璃基材100上(即，没有钝化涂层以及没有第一涂层)。在一些实施方式中，第二涂层110直接布置在钝化涂层112上(即，没有第一涂层)。在一些实施方式中，第二涂层110覆盖了直接位于下方的层的整个顶表面(例如，玻璃基材118的整个表面)。在一些实施方式中，第二涂层110覆盖了直接位于下方的表面的一部分，从边缘到朝向直接位于下方的表面的中心的2mm的径向距离。
48.下表1显示了根据本公开内容一些实施方式的玻璃晶片的例子，其中，玻璃基材118是高纯度融凝二氧化硅，具有布置在高纯度融凝二氧化硅玻璃基材的顶部的磷掺杂的纳米晶体硅层，布置在磷掺杂的纳米晶体硅顶部的二氧化硅(sio2)层，布置在二氧化硅层顶部的无定形硅层，布置在无定形硅层顶部的氮化硅层。表1还显示了布置在玻璃基材顶部的含硅涂层中的每一层的折射率。表1所示的涂层具有四层含硅层，其中，相邻层之间的折射率数值之差大于0.5。在一些实施方式中，相邻层之间的折射率数值之差大于1。在一些实施方式中，相邻层之间的折射率数值之差大于2。在表1所示的实施方式中，最外层(即，最远离基材的层)是氮化硅。在一些实施方式中，最外层可以是二氧化硅或者氧氮化硅。在一些实施方式中，氮化硅或者氧氮化硅的最外层为玻璃晶片提供了抗机械腐蚀性。
49.表1
50.层材料510nm折射率物理厚度(nm)1氮化硅1.84752无定形硅4.52523二氧化硅(sio2)1.481164磷掺杂的纳米晶体硅4.1145基材hpfs1.46 51.图7a显示透射率与波长关系图，其中，通过对应于高斯分布的随机数对表1中的涂层中的每一层的厚度进行随机调整(例如，增加或减小)，其平均值是层设计厚度，并且其变
化是层设计厚度的10％。在400nm至1000nm的波长范围上进行计算随机调整的涂层的透射率。这个过程进行100次并产生如图7a所示的曲线。如图7a所示，对于10％的随机厚度变化，表1中的涂层在400nm至1000nm波长范围上的透射率小于40％。
52.图7b显示透射率与波长关系图，其中，通过对应于高斯分布的随机数对表1中的涂层中的每一层的厚度进行随机调整(例如，增加或减小)，其平均值是层设计厚度，并且其变化是层设计厚度的10％，以及其中，通过对应于高斯分布的随机数对每一层的折射率进行随机调整(例如，增加或减小)，其平均值是层折射率，并且其变化是层折射率的5％。在400nm至1000nm的波长范围上计算经过随机调整的涂层的透射率。这个过程进行100次并产生如图7b所示的曲线。如图7b所示，对于10％的随机厚度变化以及5％的随机折射率变化，表1中的涂层在400nm至1000nm波长范围上的透射率小于50％。
53.下表2显示了根据本公开内容一些实施方式的玻璃晶片的例子，其中，玻璃基材118是高纯度融凝二氧化硅，具有布置在高纯度融凝二氧化硅玻璃基材的顶部的纳米晶体硅层，布置在纳米晶体硅顶部的二氧化硅(sio2)层，布置在二氧化硅层顶部的无定形硅层，以及布置在无定形硅层顶部的二氧化硅层。表1还显示了布置在玻璃基材顶部的含硅涂层中的每一层的折射率。
54.表2
55.层材料950nm折射率物理厚度1二氧化硅1.4550nm2无定形硅3.6038nm3二氧化硅(sio2)1.4599nm4纳米晶体硅4.1175nm基材hpfs1.460.7mm
56.图8a显示透射率与波长关系图，其中，通过对应于高斯分布的随机数对表2中的涂层中的每一层的厚度进行随机调整(例如，增加或减小)，其平均值是层设计厚度，并且其变化是层设计厚度的10％。在400nm至1000nm的波长范围上计算经过随机调整的涂层的透射率。这个过程进行100次并产生如图8a所示的曲线。如图8a所示，对于10％的随机厚度变化，表2中的涂层在400nm至1000nm波长范围上的透射率小于40％。
57.图8b显示透射率与波长关系图，其中，通过对应于高斯分布的随机数对表2中的涂层中的每一层的厚度进行随机调整(例如，增加或减小)，其平均值是层设计厚度，并且其变化是层设计厚度的10％，以及其中，通过对应于高斯分布的随机数对每一层的折射率进行随机调整(例如，增加或减小)，其平均值是层折射率，并且其变化是层折射率的5％。在400nm至1000nm的波长范围上计算经过随机调整的涂层的透射率。这个过程进行100次并产生如图8b所示的曲线。如图8b所示，对于10％的随机厚度变化以及5％的随机折射率变化，表2中的涂层在400nm至1000nm波长范围上的透射率小于60％。
58.玻璃晶片100在400nm至1000nm的整个波长范围上具有小于50％、优选小于40％、更优选小于30％的平均透射率(t)值。如本文所用，“平均透射率值”指的是在限定的波长范围内的每个波长处的透射率值除以限定的波长范围上的波长数量的求和。在一些实施方式中，玻璃晶片100在400nm至2500nm的整个波长范围上具有小于50％、优选小于40％、更优选小于30％的平均透射率(t)值。在一些实施方式中，在所限定的波长范围内(例如，400nm至
1000nm或者400nm至2500nm)的每个波长，玻璃晶片100的透射率值小于50％、优选小于40％以及更优选小于30％。如本文所用，术语“透射率”定义为给定波长范围内，穿透玻璃晶片100的入射光功率百分比。通常采用具体谱线宽度来测量透射率。
59.图4显示根据本公开内容的一些实施方式的示例性晶片，其放置在根据本公开内容的一些实施方式的示例性半导体制造系统中。为了在成形工艺的每个步骤期间对玻璃晶片进行适当放置或取向，玻璃晶片沿其边缘的一部分可以具有凹口，其用于在基材对准器室408中的取向。图1b显示沿其边缘具有凹口114的玻璃晶片100。在semi
tm
半导体晶片标准中对凹口进行了规定。
60.在一些实施方式中，电子装置的制造方法包括：如上文实施方式所述将玻璃晶片400装载到基材对准器室408内的(未示出的)基材支撑体上。基材对准器室408包括光源404以及构造成对来自光源404的光束进行检测的光学传感器406。玻璃晶片404包括：顶表面，与顶侧相反的底表面，顶表面与底表面之间的边缘表面，如上文实施方式所述的第一涂层，以及如上文实施方式所述的第二涂层。在一些实施方式中，玻璃晶片404还可以包括钝化层。基材支撑体将玻璃晶片400转动到基材对准器室中的预定位置。当光学传感器检测到来自光源的光束时，到达该预定位置。当如图4所示玻璃晶片400在基材对准器室408中转动时，由于布置在玻璃晶片400上的第二涂层110，光学传感器406无法读取到来自光源404的光。当凹口402到达光束时，其被光学传感器406读取并且因此玻璃晶片400处于适当位置传输到制造工具410用于进一步加工。
61.在一些实施方式中，玻璃晶片可以经受半导体制造加工，其中，在加工过程中玻璃晶片被加热然后自然冷却到室温。在350摄氏度热处理2小时并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后，本文所述的玻璃晶片的实施方式维持了小于50％、优选小于30％的平均透射率以及在波长范围中的每个波长处的透射率。
62.图5a和5b显示示例性玻璃晶片的透射率与波长关系图，所述玻璃晶片具有直接布置在玻璃晶片100的顶表面102上的经掺杂的纳米晶体硅涂层，氮化硅层，未掺杂的无定形硅层，以及二氧化硅层。氮化硅层布置在未掺杂的无定形硅层的顶部。未掺杂的无定形硅层布置在二氧化硅层的顶部。二氧化硅层位于经掺杂的纳米晶体硅涂层的顶部。
63.图5a所示的图形500显示了示例性玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)(“热处理”)之后的透射率曲线504，以及玻璃晶片在其经过热处理之前的透射率曲线502。对于图形500，从沿着未涂覆侧的玻璃晶片的边缘的两个点收集透射率数据。图5b所示的图形506显示了示例性玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后的透射率曲线508，以及玻璃晶片在其经过热处理之前的透射率曲线510。对于图形506，从沿着涂覆侧的玻璃晶片的边缘的两个点收集透射率数据。基于图形5a和5b，示例性玻璃晶片甚至在上文所述的加热过程之后在400nm至1100nm的波长维持了小于50％的平均透射率以及波长范围内的每个波长处的透射率。
64.图6a-6d显示上文关于图5a-5b所述的示例性玻璃载体晶片的反射率与波长关系图。图6a是反射率与波长关系图600，其显示了玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后的反射率曲线602，以及玻璃晶片在其经过热处理之前的反射率曲线604，其中，从玻璃晶片的未涂覆侧以5度入射
角测量反射率。
65.图6b是反射率与波长关系图606，其显示了玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后的反射率曲线608，以及玻璃晶片在其经过热处理之前的反射率曲线610，其中，从玻璃晶片的未涂覆侧以45度入射角测量反射率。
66.图6c是反射率与波长关系图612，其显示了玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后的反射率曲线614，以及玻璃晶片在其经过热处理之前的反射率曲线616，其中，从玻璃晶片的涂覆侧以5度入射角测量反射率。从图6c可以看出，在400nm至1100nm的波长范围上，玻璃晶片在其经过热处理之后的反射率值基本上类似于在热处理之前的反射率值。
67.图6d是反射率与波长关系图618，其显示了玻璃晶片在经过2小时的350摄氏度的热处理并以10摄氏度每分钟的冷却速率冷却到室温(例如，25摄氏度)之后的反射率曲线620，以及玻璃晶片在其经过热处理之前的反射率曲线622，其中，从玻璃晶片的涂覆侧以45度入射角测量反射率。
68.在一些实施方式中，用于半导体加工设施的晶片具有最小反射率值以实现设施感测到晶片的存在。图6d显示硅(常用的晶片材料)在400nm至1100nm波长范围上的反射率值。如图6d所示，具有所述的示例性涂层的玻璃晶片所具有的平均反射率值符合或者超过了硅在约510nm至1100nm波长范围上的情况。在一些实施方式中，在约510nm至1100nm波长范围上的每一个波长处的反射率符合或者超过了硅的情况。如本文所用，“平均反射率值”指的是在限定的波长范围内的每个波长处的反射率值除以限定的波长范围上的波长数量的求和。
69.虽然上述内容涉及本公开内容的实施方式，但是，可以在不偏离本公开内容的基本范围情况下，对本公开内容的其他和进一步的实施方式进行设计。