以氮化钛为主的保形薄膜及其形成方法与流程

1.所公开的技术大体上涉及形成以氮化钛为主的薄膜，且更特定来说，涉及以氮化钛为主的保形及平滑薄膜。


背景技术：

2.基于氮化钛(tin)的薄膜已被广泛用于集成电路(ic)中的各种结构的制造。例如，tin已用于扩散势垒、各种电极及金属化结构中。tin在ic制造中的此广泛使用可归因于其结构、热及电性质。随着各种ic结构的尺寸缩小，tin经形成于具有越来越小的尺寸及复杂形貌的特征上。例如，随着技术节点按比例调整到10nm节点且甚至更小，需要可保形地加衬里于具有小到几纳米的尺寸的高纵横比沟槽及通孔的薄膜(例如，扩散势垒)。尽管在ic产业中已使用例如物理气相沉积(pvd)及化学气相沉积(cvd)的技术来形成tin扩散势垒，但对将沉积于较小沟槽或通孔中的tin膜的保形性的经增加需求可最终限制其使用。另一方面，虽然已证实原子层沉积(ald)用于tin膜的保形沉积，但所述膜的一些电性质(例如，导电率)及物理性质(例如，表面粗糙度)相较于使用例如物理气相沉积(pvd)的其它方法形成的tin膜可能较差。因此，需要用于形成用于ic制造中的相对于通过(例如)pvd及cvd形成的tin膜具有优越性质(包含势垒特性、表面平滑度及阶梯覆盖率)的以tin为主的膜的沉积方法。


技术实现要素：

3.在一个方面中，一种形成扩散势垒的方法包括在反应腔室中的半导体衬底上形成包括tisin或tialn中的一或两者的薄膜。形成所述薄膜包括在所述反应腔室中的大于1托的压力下使所述半导体衬底暴露到多个气相沉积循环，其中所述气相沉积循环包括：在彼此不同的频率下暴露到钛(ti)前体、暴露到氮(n)前体及暴露到硅(si)前体或铝(al)前体中的一或两者。所述半导体衬底包括表面形貌使得所述半导体衬底的暴露到所述一或多个气相沉积循环的表面积与对应未图案化的半导体衬底的表面积的比率超过2。
4.在另一方面中，一种形成扩散势垒的方法包括提供半导体衬底，所述半导体衬底包括形成于其上的多个沟槽或通孔，其中所述沟槽或通孔包括电介质侧壁表面及超过5的纵横比。所述方法进一步包括通过使所述半导体衬底暴露到多个气相沉积循环而用至少部分非晶的包括tisin或tialn中的一或两者的扩散势垒层加衬里于所述沟槽或通孔的表面，其中所述气相沉积循环包括：在不同频率下暴露到钛(ti)前体、暴露到氮(n)前体及暴露到硅(si)前体或铝(al)前体中的一或两者。
5.在另一方面中，一种形成包括tisin或tialn中的一或两者的薄膜的方法包括在反应腔室中的大于5托的压力下使半导体衬底暴露到多个气相沉积循环，其中所述气相沉积循环包括：在不同频率下暴露到钛(ti)前体、暴露到氮(n)前体及暴露到硅(si)前体或铝(al)前体中的一或两者。
6.在另一方面中，一种半导体结构包括半导体衬底，所述半导体衬底包括形成于其
上的多个开口，其中所述开口包括电介质侧壁表面及超过5的纵横比。此外，所述半导体结构包括保形地加衬里于开口的表面的包括tisin或tialn中的一或两者的扩散势垒层，其中所述扩散势垒层至少部分非晶。
附图说明
7.现将通过非限制性实例参考附图描述本公开的实施例。
8.图1a到1d示意性地说明在不同生长模式下的薄膜的不同成核及生长机制。
9.图2是通过原子层沉积在具有形貌的硅衬底上生长的tin层的横截面透射电子显微照片。
10.图3示意性地说明根据实施例的包括形成于半导体衬底上的包括tisin或tialn的薄膜的半导体结构的横截面视图。
11.图4示意性地说明用在通孔的不同部分处具有不同厚度的包括tisin或tialn的薄膜加衬里的所述通孔的横截面视图。
12.图5a是说明根据实施例的形成包括tisin或tialn的薄膜的方法的流程图。
13.图5b是说明根据实施例的用于形成包括tisin或tialn的薄膜的沉积循环的流程图。
14.图5c是说明根据实施例的用于形成包括tisin或tialn的薄膜的沉积循环的图式。
15.图5d是说明根据实施例的用于形成包括tisin或tialn的薄膜的沉积循环的序列的图式。
16.图6a展示根据实施例的从加衬里于高纵横比通孔的上部分的包括tisin的薄膜获得的横截面透射电子显微照片及对应选定区域衍射图案。
17.图6b展示根据实施例的从加衬里于图6a中所展示的高纵横比通孔的中间部分的包括tisin的薄膜获得的横截面透射电子显微照片及对应选定区域衍射图案。
18.图6c展示根据实施例的从加衬里于图6a及6b中所展示的高纵横比通孔的下部分的包括tisin的薄膜获得的横截面透射电子显微照片及对应选定区域衍射图案。
19.图7a展示根据实施例的从加衬里于高纵横比的包括tisin的基本上非晶薄膜获得的选定区域衍射图案。
20.图7b展示根据实施例的从加衬里于高纵横比的包括tisin的部分结晶薄膜获得的选定区域衍射图案。
21.图7c展示根据实施例的从加衬里于高纵横比的包括tisin的基本上结晶薄膜获得的选定区域衍射图案。
22.图8展示根据实施例的从包括tisin的基本上非晶薄膜获得的掠入射x射线衍射光谱。
23.图9是根据实施例的依据包括tisin的薄膜的硅含量而变化的实验测量的电阻率的图表。
24.图10a是根据实施例的从包括tisin的基本上均匀薄膜获得的横截面透射电子显微照片。
25.图10b是根据实施例的从包括tin区域或层与sin区域或层交替的纳米积层薄膜获得的横截面透射电子显微照片。
26.图11示意性地说明根据实施例的包括通过用金属填充用包括tisin或tialn的薄膜加衬里的开口而形成的触点或金属线的半导体装置的部分的横截面视图。
具体实施方式
27.如上文所描述，集成电路(ic)产业中需要具有优越物理及势垒性质的保形薄膜(例如，以tin为主的薄膜)，以及形成此类膜的方法。为解决这些及其它需求，本文中公开可为至少部分非晶的包括tisin及/或tialn的薄膜，及形成此薄膜的周期性气相沉积方法(其可为原子层沉积(ald)方法)，此薄膜显示通过ald沉积的膜的保形性特性，同时还具有优于或匹配通过现存物理气相沉积(pvd)及化学气相沉积(cvd)方法形成的tin膜的势垒性质的势垒性质。包括tisin及/或tialn的薄膜可用作保形扩散势垒。通过适于归因于形貌(例如，电介质中的开口，例如沟槽或通孔，其可为高(例如，》1)纵横比通孔及沟槽，其面积密度使得经暴露表面积超过平坦衬底表面积达至少两倍)的存在而具有相对较大表面积的衬底的方法来形成薄膜。所述方法包括在相对较高压力(例如，》1托)下使半导体衬底暴露到一或多个气相沉积循环，其中所述气相沉积循环包括暴露到钛(ti)前体、暴露到氮(n)前体及暴露到硅(si)前体或铝(al)前体中的一或两者。根据本文中所公开的方法沉积的包括tisin及/或tialn的薄膜有利地具有极佳扩散势垒特性，同时具有极佳保形性、阶梯高度覆盖率及低表面粗糙度。可通过凭借调谐工艺条件来控制薄膜的纳米级的形态以具有不同程度的结晶度及/或均匀性而有利地调谐薄膜的这些及其它特性。
28.如本文中所描述，除非明确限制，否则由其构成元素所指的不具有其特定化学计量比的化合物应被理解为涵盖每一元素的所有可能非零浓度。例如，氮化钛(tin)应被理解为涵盖可由通式ti
x
n表达的氮化钛的所有可能化学计量及非化学计量组合物，其中x》0，包含tin、ti3n4、ti4n3、ti6n5、ti2n及tin2以及ti及n的其它非化学计量组合物。类似地，氮化硅(sin)应被理解为涵盖可由通式siyn表达的氮化硅的所有可能化学计量及非化学计量组合物，包含si3n4，其中y》0；氮化铝(aln)应被理解为涵盖可由通式alyn表达的氮化铝的所有可能化学计量及非化学计量组合物，包含aln，其中y》0；氮化钛硅(tisin)应被理解为涵盖可由通式ti
x
siyn表达的氮化钛硅的所有可能化学计量及非化学计量组合物，其中x》0且y》0；氮化钛铝(tialn)应被理解为涵盖可由通式ti
x
alyn表达的氮化钛铝的所有可能化学计量及非化学计量组合物，其中x》0且y》0。
29.如上文所描述，以氮化钛为主的薄膜在集成电路(ic)制造中发挥重要作用。虽然在ic产业中已使用例如物理气相沉积(pvd)及化学气相沉积(cvd)的技术来沉积tin，但对用于形成具有高保形性而不会显著损害电及/或物理性质的以tin为主的膜(例如，包含ti、n及包含si及/或al中的一或多个额外金属的三元或四元合金)的沉积方法的需求已日益增加。
30.另外，虽然例如等离子体增强型原子层沉积(pe-ald)的等离子体增强型工艺可有效地在具有相对较低纵横比的表面上形成保形膜，但此类工艺可能无法有效地在具有相对较高纵横比的通孔及腔内部沉积膜。在不受理论约束的情况下，针对此的一个可能原因在于，在一些境况下，等离子体可能无法到达高纵横比通孔的较深部分。在这些境况中，通孔的不同部分可暴露到不同量的等离子体，从而导致由非均匀沉积引起的非所要结构效应，例如相较于较深部分(有时被称为尖化或键孔形成)，在通孔的开口附近沉积较厚膜。由于
这些原因，例如热ald的热周期性气相沉积可更为有利，因为此类热工艺不取决于等离子体到达其所沉积的表面的部分的能力。
31.然而，虽然热ald技术可适于在形貌(尤其具有相对较高纵横比(例如，超过1:1)的形貌)上形成以tin为主的相对保形薄膜，但本发明者已认识到，通过热ald形成的以tin为主的薄膜在某些方面(例如，膜粗糙度及电阻率)可不如通过pvd或cvd形成的以tin为主的薄膜。在此方面，本发明者已发现，ald生长的以tin为主的膜的一些电性质及/或物理性质可受生长模式影响。特定来说，本发明者已发现，虽然可期望在ald中以二维逐层生长模式生长以tin为主的膜，但在一些境况下可能不容易实现此逐层生长模式。本发明者已进一步发现，通过ald以逐层生长模式生长以tin为主的薄膜在ic制造中提出特定挑战，其中在非金属表面(尤其绝缘表面(例如氧化物及氮化物表面)或半导体表面(例如经掺杂及无掺杂硅表面))上形成以tin为主的膜。本发明者已认识到，可以逐层生长模式生长以tin为主的薄膜的程度可又取决于初始生长模式，所述初始生长模式取决于表面的类型及结晶度，如本文中参考图1a到1d所描述，而不受任何理论约束。
32.图1a示意性地说明以tin为主的层的成核且图1b到1d说明以tin为主的层在不同表面上的不同生长模式。参考图1a，一旦前体分子104到达衬底100的表面，其便物理地吸附于所述表面上。一些经吸附分子104可沿着衬底100的表面扩散直到其到达待化学吸附的能量上有利位置。所述表面扩散尤其是由衬底温度、衬底材料及经吸附分子的动能来控管。当通过经化学吸附分子形成的核的大小超过通过体积自由能与表面能之间的权衡而确定的特定大小(有时称为“临界大小”)时，核可变得能量上稳定，且开始在大小上生长。因此，稳定核的如此形成的层108通过并入额外前体分子104而继续生长。后续膜生长可根据不同生长模式分类，如在图1b到1d中示意性地说明。
33.图1b示意性地说明导致三维岛状物的层112的形成的三维岛状生长模式(有时被称为volmer
–
weber生长模式)。在不受任何理论约束的情况下，当与三维岛状物相关联的净表面自由能为正时，所述岛状生长模式可占主导地位，从而指示与结合到衬底相比，经沉积原子彼此更牢固地结合。将了解，例如，当以tin为主的金属层沉积在一些半导体及/或绝缘材料表面上时，以tin为主的层的ald生长的能量学可有利于岛状生长模式。
34.图1c说明导致相对平滑二维层116的形成的逐层生长模式(有时被称为frank-van der merwe生长模式)。在不受任何理论约束的情况下，当与彼此结合相比，经沉积原子更牢固地结合到衬底时，所述逐层生长模式占主导地位，使得能量上有利于稳定二维层116。当层之间的结合能量从第一单层到以tin为主的层的体晶值连续降低时，可维持逐层生长模式。
35.虽然图1b及1c是以tin为主的薄膜的两种不同可能生长模式，但将了解，在一些境况下，在逐层生长模式与三维生长模式中间的生长模式是可能的。图1d说明被称为stranski-krastanov(sk)生长模式的中间生长模式的实例。在不受任何理论约束的情况下，sk生长可发生在以逐层模式开始的薄膜生长中。当逐层生长在形成一或多个单层之后变得不利时，岛状生长模式开始主导优势高于逐层生长模式，从而导致其中在二维初始层上形成三维岛状物的薄膜结构120。sk生长模式可作为应变松弛机制(应变引发的粗糙化)发生。
36.除了经沉积材料与衬底之间的相互作用之外，其它因素(例如衬底温度、压力及沉
积速率)可显著影响成核及早期生长过程，此又影响所得薄膜的最终纳米结构或微结构。例如，在相对较高衬底温度及/或较低沉积速率下的沉积可促进相对较大晶粒的生长，而相对较低衬底温度及较高沉积速率可有利于形成较小晶粒。
37.据发现，当通过ald在ic制造中所关注的各种表面(例如电介质及半导体表面)上生长以tin为主的薄膜时，ald生长可以三维岛状生长模式或sk生长模式初始化。例如，在一些境况下，在包含经掺杂及无掺杂的si、sio2、si3n4及其它高k或低k材料的衬底表面上的以tin为主的薄膜的ald生长可以岛状生长模式或sk生长模式继续进行。本发明者已发现，部分归因于岛状生长模式或sk生长模式的初始生长模式，通过ald的以tin为主的层的后续生长通常导致对于用于高纵横比结构的超薄保形扩散势垒的各种应用非所要的膜形态，如图2中所说明。
38.图2是通过热ald生长在包括电介质(si3n4)表面的形貌上的tin层的横截面透射电子显微照片。在以三维岛状或sk生长模式生长的初始膜之后，tin的ald生长通常通过具有不同定向的相邻晶体的竞争性生长特性化，在一些境况下，其导致接近于成核层的v形晶粒且最终以较高膜厚度形成柱状形态。如图2中所说明，所得膜形态包含引起显著表面粗糙度的琢面柱顶及相对于晶粒具有较低密度的柱边界。将了解，所述柱边界相对于晶粒本身可具有显著较差的扩散势垒性质，且可用作用于将非所要污染物输送通过tin层的最小电阻的路径。此外，由于柱状形态，可需要沉积相对较厚tin层以观察足够扩散势垒特性。因此，有效tin势垒对于可接受的总接触或线导电率来说可能太厚，从而为较低电阻率的填充物材料(例如w或cu)留下很少空间。
39.本发明者已发现，当(例如)通过热周期性气相沉积工艺(例如热ald)在非金属表面上形成可至少部分非晶的包括tisin及/或tialn的薄膜时，可基本上抑制三维或sk生长模式且可促进逐层生长模式。除其它原因外，此可能是因为，当以tin为主的薄膜具有作为合金元素添加的si或al及/或其中存在有非晶相时，核可以相对较低接触角润湿非金属表面。所得薄膜覆盖非金属表面的具有减少的岛状物形成的相对较大区域，例如，此是因为薄膜的生长倾向于以逐层生长模式在衬底表面上更有利地进行，在所述衬底表面上以tin为主的薄膜在ald中通常支持三维岛状或sk生长模式，如上文所描述。因此，不同于通过ald直接生长在一些非金属表面上的tin层(其倾向于支持如上所述的柱状生长)，根据实施例，形成于非金属表面上的包括至少部分非晶的tisin及/或tialn的薄膜倾向于支持逐层生长模式，此导致更高保形性及表面平滑度。此外，非晶相的存在减少晶界，从而抑制一些元素(例如，cu或w)的快速扩散路径。非晶相的存在、更高保形性及/或表面平滑度又可实现扩散势垒的厚度减小。当经形成以加衬里于高纵横比通孔或沟槽时，较小厚度又可允许相对较大开口用金属后续填充所述通孔或沟槽以形成接触通孔，及/或降低接触电阻。
40.图3示意性地说明可使用根据本文中所公开的各个实施例的方法形成的包括包含tisin及/或tialn的薄膜320的半导体结构300的横截面视图。半导体薄膜结构300包括衬底310，例如，半导体衬底。衬底310可包括非金属表面(例如，电介质及/或半导体表面)，根据本文中所描述的方法在所述非金属表面上形成包括至少部分非晶的tisin及/或tialn的薄膜320。薄膜320具有极佳扩散势垒特性，同时具有极佳保形性、阶梯覆盖率及低表面粗糙度。可通过控制纳米级的薄膜的结晶度及/或均匀性(其又可通过调谐本文中所描述的各种工艺条件来调谐)来有利地调谐薄膜的这些及其它特性。
41.虽然为清楚起见在图3中将包括tisin及/或tialn的薄膜说明为形成于平坦衬底上，但实施例并不限于此。当包括tisin及/或tialn的薄膜形成于具有形貌的衬底(例如，具有高(例如，》1)纵横比通孔及沟槽及/或具有相对较高特征密度的衬底)上使得在周期性气相沉积(例如，ald)期间暴露到前体的表面积相对较大(例如，超过平坦衬底表面积达两倍的表面积)时，包括tisin及/或tialn的薄膜的益处可尤其高。
42.在高纵横比结构的上下文中，保形性的一个测量在本文中及在产业中被称为阶梯覆盖率。例如，高纵横比结构可为通孔、孔、沟槽、孔、腔或类似结构。作为说明性实例，图4示意性地说明具有形成于其中的实例性高纵横比结构416的半导体结构400，以说明定义及/或测量形成于高纵横比结构上的薄膜的保形性的一些实例性度量。所说明的高纵横比结构416具有内表面，所述内表面用在其不同部分处具有不同厚度的薄膜412(例如，包括tisin及/或tialn的薄膜)加衬里。如本文中所描述，高纵横比结构具有超过1的纵横比，例如，定义为高纵横比结构416的开口区域处的深度或高度(h)除以宽度(w)的比率。在所说明实例中，高纵横比结构416是被形成为穿过形成于半导体材料404上的电介质层408(例如，层间电介质(ild)层)的通孔。在所说明实例中，高纵横比结构416的底表面暴露下伏半导体衬底404。薄膜412可以不同厚度涂覆高纵横比结构416的不同表面。如本文中所描述，阶梯覆盖率可定义为薄膜在高纵横比结构的下或底部区域处的厚度与所述薄膜在所述高纵横比结构的上或顶部区域处的厚度之间的比率。所述上或顶部区域可为高纵横比结构的在相对较小深度处(例如，在从开口的顶部测量的h的0到10％或0到25％处)的区域。所述下或底部区域可为高纵横比结构的在相对较大深度处(例如，在从开口的顶部测量的h的90％到100％或75％到100％处)的区域。在一些高纵横比结构中，可通过形成于高纵横比结构的底表面处的薄膜412a的厚度与形成于高纵横比结构的上或顶部侧壁表面处的薄膜412c的厚度的比率来定义或测量阶梯覆盖率。然而，将了解，一些高纵横比结构可不具有明确定义的底表面或具有小曲率半径的底表面。在这些结构中，可通过形成于高纵横比结构的下或底部侧壁表面处的薄膜412b的厚度与形成于高纵横比结构的上或顶部侧壁表面处的薄膜412c的厚度的比率来更一致地定义或测量阶梯覆盖率。
43.包括tisin及/或tialn的薄膜的周期性气相沉积
44.图5a说明根据实施例的形成包括tisin及/或tialn的薄膜的方法500的流程图。方法500包含提供510衬底。所述衬底可为平坦半导体衬底或包括表面形貌的半导体衬底，所述表面形貌使得所述半导体衬底的暴露到一或多个气相沉积循环的表面积与未图案化的半导体衬底的表面积的比率超过2，如本文中所描述。引起相对较大表面积的表面形貌可为形成于衬底上的多个开口(例如沟槽或通孔)，如本文中所描述。所述开口可包括电介质侧壁表面及超过5的纵横比。
45.此外，方法500包含形成520可用作扩散势垒的包括氮化钛硅(tisin)或氮化钛铝(tialn)的薄膜。所述薄膜是通过在反应腔室中的大于1托的压力下使半导体衬底暴露到多个气相沉积循环而形成，其中所述气相沉积循环包括到钛(ti)前体的暴露、到氮(n)前体的暴露及到硅(si)前体或铝(al)前体中的一或两者的暴露。
46.如在本文中及贯穿说明书所描述，将了解，其上方形成包括tisin及/或tialn的薄膜(例如，扩散势垒)的半导体衬底可以各种衬底实施，包含(但不限于)可由以下形成的经掺杂半导体衬底：iv族元素材料(例如，si、ge、c或sn)或由iv族材料形成的合金(例如，
sige、sigec、sic、sisn、sisnc、gesn等)；iii-v族化合物半导体材料(例如，gaas、gan、inas等)或由iii-v族材料形成的合金；ii-vi族半导体材料(cdse、cds、znse等)或由ii-vi族材料形成的合金。
47.根据某些实施例，衬底还可实施为绝缘体上半导体，例如绝缘体上硅(soi)衬底。soi衬底通常包含其中上文所描述的各种结构是使用例如埋藏式sio2层(box)的绝缘体层与支撑衬底隔离的硅-绝缘体-硅结构。另外，将了解，本文中所描述的各种结构可至少部分形成于在表面区域处或附近形成的外延层中。
48.仍参考图5a，将理解，方法500可在已通过前段工艺处理且可包含各种装置(例如，晶体管)的衬底上方实行。此外，半导体衬底可包含预形成于其上的各种结构中的一或多者，例如，扩散区域、隔离区域、电极及金属化结构(仅举几例，例如触点及金属化线)，可在其上方执行方法500。包括tisin及/或tialn的扩散势垒因此可形成于包含通孔、腔、孔或沟槽的各种形貌结构上。其上可形成根据实施例的包括tisin及/或tialn的扩散势垒的表面包含：金属表面，例如，金属化结构的表面；半导体表面，例如，经掺杂或无掺杂si表面；及/或电介质表面，仅举几例，例如，层间电介质(ild)表面、掩模或硬掩模表面或栅极电介质表面。
49.在一些实施例中，当形成为扩散势垒时，包括tisin及/或tialn的薄膜可插置于电介质层(例如，层间电介质(例如，图4中的408))与通过填充通孔或沟槽(例如，图4中的416)而形成的金属化结构之间，及/或半导体衬底404与通过填充所述通孔或所述沟槽而形成的所述金属化结构之间，借此(除了其它功能性外，例如电触点)用作其之间的扩散势垒。在这些实施例中，电介质材料可为用于集成电路制造中的任何电介质材料，仅举几例，例如，氧化硅、氮化硅、高k电介质或低k电介质。金属化结构可包含由金属或金属材料形成的用于将下伏半导体材料404(例如，扩散区域)电连接到经制造的集成电路装置的其它部分的金属化线、接触结构或其它导电结构。金属化结构可由任何合适金属或金属材料形成，仅举几例，例如，包含：金属，包含al、cu、ni、cr、co、ru、rh、pd、ag、pt、au、ir、ta及w；导电金属氮化物，包含tin、tan、wn及tacn；导电金属硅化物，包含硅化钽、硅化钨、硅化镍、硅化钴及硅化钛；及导电金属氧化物，包含ruo2。
50.仍参考图5a，形成薄膜(例如，扩散势垒)的方法500进一步包括通过使反应器腔室中的半导体衬底暴露到可为原子层沉积(ald)循环的多个气相沉积循环来形成520包括tisin及/或tialn的薄膜，其中所述气相沉积循环包括到钛(ti)前体的一或多次暴露、到氮(n)前体的一或多次暴露及到硅(si)前体或铝(al)前体的一或多次暴露。可在反应腔室中在大于约1托的压力下执行气相沉积循环中的至少一者。
51.如在本文中及贯穿说明书所描述，反应器腔室是指包含单个晶片处理反应腔室或批次晶片处理反应腔室的适当地经配置用于周期性气相沉积(其可为原子层沉积(ald)，例如，热周期性气相沉积或ald)的任何反应腔室。在热周期性沉积反应器或ald反应器中，衬底可放置于例如基座或运搬艇(carrier boat)的合适衬底上。衬底可借助于通过经加热基座的传导来直接加热，或通过来自辐射源(例如灯)的辐射或借助于通过经加热腔室壁的对流来间接加热。
52.通常，在周期性气相沉积或ald工艺中，将反应物或前体(例如，氧化及还原反应物)交替地引入到其中安置有衬底的反应腔室中。一或多个反应物或前体的所述引入可依
次与用于从反应腔室移除过量反应物或前体的清除或抽出过程交替。可在适当时间段内在条件下将反应物引入到反应腔室中，使得其上将沉积扩散势垒的表面暴露到反应物，借此可用前体或反应物及/或反应物的反应产物使衬底的表面变得至少部分饱和。接着可从反应腔室清除及/或抽出过量或残余前体或反应物。可通过合适真空泵抽过程来执行抽出过程且可通过将非反应性或惰性气体(例如，氮气或稀有气体)引入到反应腔室中来执行清除步骤。还存在用于阻止相互反应的反应物在气相中混合的其它技术。
53.图5b是说明根据实施例的形成包括tisin及/或tialn的扩散势垒的方法的流程图且图5c及5d是说明根据实施例的形成包括tisin及/或tialn的扩散势垒的方法的图式。图5c说明包括到前体的暴露的沉积阶段，及包括到沉积阶段的暴露的循环。图5d说明作为多个循环的部分的周期性沉积阶段序列。参考图5b到5d，根据各个实施例，使半导体衬底暴露520(图5a)到一或多个气相沉积循环(其可为ald循环)包括使衬底暴露525到一或多个第一气相沉积阶段(“第一沉积阶段”)，其中所述第一沉积阶段中的至少一者包括到ti前体的暴露及到n前体的暴露。此外，使半导体衬底暴露520(图5a)到一或多个气相沉积循环(其可为ald循环)包括使衬底暴露530到一或多个第二气相沉积阶段(“第二沉积阶段”)，其中所述第二沉积阶段中的至少一者包括到si及/或al前体的暴露或到si及/或al前体的暴露及到n前体的进一步暴露的组合。一或多个第一沉积阶段及一或多个第二沉积阶段可组合以形成单个循环，所述单个循环又可重复多次或多个循环。不同循环可具有相同或不同数目个第一沉积阶段及第二沉积阶段。使衬底暴露525到一或多个第一沉积阶段及暴露530到一或多个第二沉积阶段的组合导致包括tisin及/或tialn层或区域的扩散势垒层。使衬底暴露525到一或多个第一沉积阶段及使衬底暴露530到一或多个第二沉积阶段中的每一者又可包括到相应前体的一或多次暴露(例如在脉冲中)，如下文所描述。
54.仍参考图5b到5d，在各个实施例中，使衬底暴露525到一或多个第一沉积阶段中的每一者包括使衬底经受到ti前体的一或多次暴露及到n前体的一或多次暴露。到ti前体的每次暴露使得其上将沉积扩散势垒的衬底的表面暴露到ti前体，借此可用ti前体使表面变得基本上或部分饱和。在使衬底暴露到ti前体之后，可例如通过抽出或清除过程腔室而从衬底表面移除未保持吸附或化学吸附于衬底的表面上的过量或残余ti前体或其反应产物。类似地，到n前体的每次暴露使得其上将沉积扩散势垒的衬底暴露到n前体，借此可用n前体使表面变得大体上或部分饱和。在使衬底暴露到n前体之后，可例如通过抽出或清除过程腔室而从衬底表面移除未保持吸附或化学吸附或与衬底的表面反应的过量或残余n前体或其反应产物。使衬底经受各自包括到ti前体的一或多次暴露及到n前体的一或多次暴露中的一或多个第一沉积阶段可局部地形成基本上由经沉积的tin形成中的一或多个单层或区域。
55.在一些实施例中，在给定第一沉积阶段中到ti前体的暴露可循序地执行多次。类似地，在给定第一沉积阶段中到n前体的暴露可循序地执行多次。有利的是，在一些境况下，例如，在通过暴露用于相应前体吸附或反应的更多反应部位而存在实质空间位阻效应时，使衬底不止一次暴露到ti及/或n前体可导致更高表面饱和等级。
56.仍参考图5b到5d，在各个实施例中，使衬底暴露530到一或多个第二沉积阶段中的每一者包括使衬底经受到si前体或al前体的一或多次暴露。到si及/或al前体的每次暴露使得其上将沉积扩散势垒的衬底的表面暴露到si及/或al前体，借此可用si及/或al前体使
表面变得基本上或部分饱和。在使衬底暴露到si及/或al前体之后，可例如通过抽出或清除过程腔室而从衬底表面移除未保持吸附或化学吸附于衬底的表面上的过量或残余si及/或al前体或其反应产物。使衬底经受各自包括到si及/或al前体的一或多次暴露中的一或多个第二沉积阶段可局部地形成基本上由经沉积的si或al形成中的一或多个单层或区域。
57.在一些实施例中，在给定第二沉积阶段中到si及/或al前体的暴露可循序地执行多次。有利的是，在一些境况下，例如在通过暴露用于相应前体吸附或反应的更多反应部位而存在实质空间位阻效应时，使衬底不止一次暴露到si及/或al前体可导致更高表面饱和等级。
58.仍参考图5b到5d，在一些实施例中，使衬底暴露530到一或多个第二沉积阶段中的每一者包括使衬底经受到si及/或al前体的一或多次暴露及使衬底进一步经受到n前体(其可与第一沉积阶段的n前体相同或不同)的一或多次暴露。到si及/或al前体的每次暴露使得其上将沉积扩散势垒的衬底的表面暴露到si及/或al前体，借此可用si及/或al前体使表面变得基本上或部分饱和。在使衬底暴露到si及/或al前体之后，可例如通过抽出或清除过程腔室而从衬底表面移除未保持吸附或化学吸附于衬底的表面上的过量或残余si及/或al前体或其反应产物。到n前体的每次暴露使得其上将沉积扩散势垒的衬底的表面暴露到n前体，借此可用n前体使表面变得基本上或部分饱和。在到n前体中的一或多次进一步暴露之后，可例如通过抽出或清除过程腔室而从衬底表面移除未与衬底的表面反应的过量或残余n前体或其反应产物。使衬底经受各自包括到si前体的一或多次暴露及到n前体的一或多次暴露中的一或多个第二沉积阶段可局部地形成基本上由经沉积的sin或aln形成中的一或多个单层或区域。
59.在一些实施例中，在给定第二沉积阶段中到si前体的暴露可循序地执行多次。类似地，到n前体的进一步暴露可循序地执行多次。有利的是，在一些境况下，例如，在通过暴露用于相应前体吸附的更多反应部位而存在实质空间位阻效应时，如本文中所论述使衬底不止一次暴露到si及/或al及/或n前体可导致更高表面饱和等级。
60.将了解，在各个实施例中，基于包含对前体的空间位阻效应的易感性的各种考虑，可改变如本文中所描述的各自包含第一沉积阶段及第二沉积阶段中的一或两者的循环的次数、第一沉积阶段的频率及重复次数及第二沉积阶段的频率及重复次数、在第一沉积阶段期间衬底到ti前体及n前体的暴露的频率及重复次数，及在第二沉积阶段期间衬底到si及/或al前体或si及/或al前体及n前体的暴露的频率及重复次数以获得本文中所描述的包括tisin及/或tialn的所得扩散势垒层的所要厚度、化学计量及其它性质。
61.仍参考图5b到5d，取决于境况或所寻求的膜特性，用衬底到第一沉积阶段或第二沉积阶段的暴露的一者或另一者来起始包括tisin及/或tialn的扩散势垒的沉积可为有利的。例如，本发明者已发现，例如，在衬底表面包括非金属表面(例如，绝缘表面，例如形成于层间电介质(ild)层中的沟槽或通孔的侧壁；或半导体表面，例如si扩散区域)时，可尤其有利的是首先使衬底暴露530到一或多个第二沉积阶段(si及/或al前体或n前体)，接着使衬底暴露525到一或多个第一沉积阶段(ti前体或n前体)，以增强扩散势垒层的逐层生长模式，从而提高保形性并降低表面粗糙度。
62.然而，实施例并不限于此，且在其它实施例中，例如，在衬底表面包括金属表面(例如，w、al或cu金属金属化)时，可更有利的是首先使衬底暴露525到一或多个第一沉积阶段
(ti前体或n前体)，接着使衬底暴露530到一或多个第二沉积阶段(si及/或al前体或n前体)，(例如)以减小接触电阻同时维持良好保形性及表面粗糙度。
63.参考图5d，在一些境况下，取决于如上所述的序列，第一及第二沉积阶段的序列可导致具有可检测地富tin及si及/或al或sin及/或aln的区域或层的薄膜。然而，在其它境况下，尽管到第一及第二沉积阶段的暴露的相异序列，所得薄膜可为基本上均匀的tisin及/或tialn薄膜，如下文进一步描述。
64.根据各个实施例，用于形成薄膜(例如，扩散势垒层或区域)的ti前体的非限制性实例包含四氯化钛(ticl4)、四次(二甲基胺基)钛(tdmat)或四次(二乙基胺基)钛(tdeat)。
65.根据各个实施例，用于形成薄膜(例如，扩散势垒层或区域)的n前体的非限制性实例包含氨(nh3)、联氨(n2h4)或甲基联氨(ch3(nh)nh2、“mmh”)。如上文所提及，可对第一沉积阶段及第二沉积阶段采用不同n前体，且可对相同阶段的不同循环使用实际上不同前体。
66.根据各个实施例，用于清除的惰性气体的非限制性实例包含氮气n2或稀有气体(例如ar)。
67.根据一些实施例，用于形成扩散势垒层的si前体可为氢化物前体。所述氢化物前体的实例包含硅烷(sih4)及乙硅烷(si2h6)。根据一些其它实施例，用于形成扩散势垒层的si前体可为含氯前体，例如氯化硅或氯硅烷。实例包含四氯化硅(sicl4)、一氯甲硅烷(sih3cl、“mcs”)、二氯硅烷(sih2cl2、“dcs”)、三氯硅烷(sihcl3)、六氯乙硅烷(si2cl6、“hcds”)及八氯乙硅烷(si3cl8、“octs”)。本发明者已发现，当归因于相对于有机硅前体减小的空间位阻而在各种各样条件下期望通过前体形成的表面的较高饱和等级时，可期望地使用含硅及氯的si前体来形成包括tisin的扩散势垒层。
68.根据一些实施例，用于形成扩散势垒层的al前体可为有机金属前体。所述有机金属前体的实例包含三甲基铝(“tma”)、三异丁基铝及三(二甲基胺基)铝。根据一些其它实施例，用于形成扩散势垒层的al前体可为含氯的al前体，例如，alcl3。
69.在不受任何理论约束的情况下，本发明者已发现，相较于其它si或al前体，这些si及al前体在作为第一非氮前体引入时，对于促进tisin层或tialn层的逐层生长模式可尤其有利。所述逐层生长模式通过在生长的早期阶段期间通过tisin层或tialn层的核改进对衬底表面的润湿来实现，所述润湿可通过核与衬底表面之间的小接触角特性化。由于逐层生长模式，可实现改进的保形性及降低的表面粗糙度，此对于通过以小尺寸按高纵横比沉积来形成扩散势垒可尤其有利。此外，在不受任何理论约束的情况下，含氯的si及/或al前体可通过抑制或自限制吸附而在生长方向上更精确控制组合物。
70.根据实施例，为实现本文中所公开的各种优点(例如，为用作有效扩散势垒)，包括tisin及/或tialn的薄膜可具有不超过约25nm、20nm、15nm、10nm、7nm、4nm、2nm、1nm或具有在通过这些值中的任一者界定的范围内或超出这些值的值的厚度。相较于具有类似于扩散势垒的有效性的tin势垒，这些厚度可基本上更低。
71.根据实施例，为实现本文中所公开的各种优点(例如，为用作扩散势垒)，可在250℃到300℃、300℃到400℃、350℃到400℃、400℃到450℃、450℃到500℃、500℃到550℃、550℃到600℃、600℃到650℃的衬底温度或在通过这些值中的任一者界定的范围内的温度(例如，约400℃)下形成包括tisin及/或tialn的薄膜。
72.根据实施例，为实现本文中所公开的各种优点(例如，为用作有效扩散势垒)，各种
前体的暴露时间或脉冲持续时间是在约0.1秒到5秒、5秒到10秒、10秒到20秒、20秒到30秒、30秒到40秒、40秒到50秒、50秒到60秒的范围内，或在通过这些值中的任一者界定的范围内或更高的持续时间。
73.总之，形成包括tisin及/或tialn的薄膜(例如，扩散势垒)包括使衬底暴露到各自包含一或多个第一沉积阶段及/或一或多个第二沉积阶段中的一或多个循环。所述第一沉积阶段中的每一者又包括与到n前体的一或多次暴露交替的到ti前体的一或多次暴露。根据一些实施例，所述第二沉积阶段中的每一者又包括到si或al前体的一或多次暴露。根据一些其它实施例，第二沉积阶段中的每一者包括与到n前体的一或多次暴露交替的到si前体及/或al前体的一或多次暴露。所得扩散势垒层包括tisin层或区域或tialn层或区域。根据各个实施例，可定制衬底到ti前体、n前体及si及/或al前体中的每一者的暴露的频率及次数，及衬底到循环、第一沉积阶段及第二沉积阶段中的每一者的暴露的频率及次数，以及暴露的顺序以获得所要化学计量、厚度及结晶度，如本文中所描述。
74.在具有高表面积及/或高纵横比结构的衬底上的沉积
75.本发明者已发现，当衬底具有相对较高表面积(例如，由高纵横比结构的相对较高面积密度引起)时，使用基于形成于平坦或未图案化衬底或具有相对较低表面积的衬底上的薄膜的特性化或高纵横比结构的低面积密度开发的ald工艺配方用薄膜涂覆经暴露表面可产生在经暴露表面的不同部分处具有不同特性的薄膜。例如，在具有高纵横比结构的相对较高面积密度的衬底中的高纵横比结构中，如上文所描述的保形性或阶梯覆盖率可显著较差。仅举几例，在经暴露表面的不同部分处也可不同的其它特性包含膜化学计量、表面粗糙度、电阻率及膜密度。在不受任何理论约束的情况下，特性的低均匀性的一个原因可为相对于平坦衬底的衬底的显著增加的经暴露表面积。由于增加的经暴露表面积，经暴露表面的不同部分可接收前体通量的不同量值，使得不同量的前体可吸附于经暴露表面的不同部分上。仅作为简化实例，当在300mm半导体衬底上形成数百个各自具有1
×
10
10
的数量级或更多晶体管的裸片且每一晶体管具有拥有10nm到100nm的直径及1到100的纵横比中的一或多个通孔时，在薄膜沉积期间暴露到前体的表面积可超过对应未图案化的衬底的表面积10倍、100倍、1000倍或更多倍。另外，在经暴露表面的不同部分处的局部沉积条件可为不同的。例如，相较于深沟槽或通孔外部的区域，所述深沟槽或通孔内部的局部压力可为不同的，例如，更低。另外，在真空条件下，由于气体分子与沟槽或通孔的侧壁发生更多碰撞，所以深沟槽或通孔的上部分可由于经受更高通量而吸附更高量的前体分子。
76.根据本文中所描述的各个实施例，本发明者已发现，本文中所描述的沉积方法对于在经暴露表面的不同部分处以针对各种物理特性(仅举几例，包含保形性、阶梯覆盖率、膜化学计量、表面粗糙度、电阻率及膜密度)的较高均匀性形成包括tisin及/或tialn的薄膜尤其有利。因此，针对这些物理特性中的一或多者，根据本文中所公开的沉积方法形成的包括tisin及/或tialn的薄膜在局部(例如，在沟槽或通孔内)及全局(例如，在晶片内)层级具有较高均匀性。因此，根据实施例的沉积方法尤其有利于在衬底上形成包括tisin及/或tialn的薄膜，所述衬底包括使得半导体衬底的暴露到一或多个气相沉积循环的表面积与对应未图案化的半导体衬底的表面积的比率超过2、5、10、20、50、100、200、500、1000或具有在通过这些值中的任一者界定的范围内或更高的比率的表面形貌。
77.替代性地或此外，根据实施例的沉积方法另外尤其有利于在包括高纵横比结构的
衬底上形成薄膜，所述高纵横比结构具有小于1微米、500nm、200nm、100nm、50nm、20nm或在通过这些值中的任一者界定的范围内的值的开口宽度，超过5、10、20、50、100、200或在通过这些值中的任一者界定的范围内的值的纵横比，及使得表面积大于如上所述的平坦衬底的表面积的面积密度。可用根据实施例的包括tisin及/或tialn的薄膜以如上文所定义的阶梯覆盖率保形地涂覆具有此形貌的衬底，所述阶梯覆盖率超过50％、60％、70％、80％、90％、95％或具有在通过这些值中的任一者界定的范围内或更高的值。如上文所论述，本发明者已发现，可根据实施例优化用于保形地涂覆具有高纵横比结构的相对较高面积密度的衬底的工艺条件以实现这些结果。本发明者已发现，可通过尤其控制(仅举几例)在衬底的暴露期间的前体的反应腔室压力或分压力、沉积速率、经引入到反应腔室中的前体的温度或压力、前体的流动速率及暴露时间来实现这些结果。
78.本发明者已发现，根据实施例，当涂覆具有高纵横比结构的相对较高面积密度的衬底时，相对较高总压力或分压力可导致保形性及阶梯覆盖率的改进。在不受任何理论约束的情况下，此改进可尤其与减轻高纵横比通孔或沟槽内部的前体的局部降低的分压力的效应相关联。因此，根据实施例，再次参考图5b及5c，在使衬底暴露525到一或多个第一沉积阶段(ti前体及/或n前体)期间，及/或在使衬底暴露530到一或多个第二沉积阶段(si及/或al前体及/或n前体)期间，个别前体中的任一者的总压力或分压力可为1.0托到3.0托、3.0托到5.0托、5.0托到7.0托、7.0托到9.0托，9.0托到11.0托、11.0托到13.0托、13.0托到15.0托或在通过这些值中的任一者界定的范围内的压力。在到ti前体、n前体及/或si及/或al前体的暴露中的每一者中，相应前体可构成反应腔室中的气体分子的总量的1％到2％、2％到5％、5％到10％、10％到20％、20％到50％、50％到100％，或在通过这些值中的任一者界定的范围内的百分比。本发明者已发现，在一些境况下，当总压力或分压力超出这些值时，阶梯覆盖率可尤其开始降级。
79.根据实施例，控制在使衬底暴露525到一或多个第一沉积阶段(ti前体及/或n前体)期间及/或在使衬底暴露530到一或多个第二沉积阶段(si及/或al前体及/或n前体)期间的相对较高总压力或分压力连同相应前体及惰性气体的流动速率以及反应腔室的泵抽功率，使得每第一及/或第二沉积阶段，沉积速率以/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段、/沉积阶段到/沉积阶段或在通过这些值中的任一者界定的范围内的值而相对较高。
80.本发明者已发现，部分为实现相对较高处理量同时将相对较高量的前体输送到反应腔室以在相对较高总压力或分压力下进行沉积，前体进入反应腔室中的流动速率应显著高于在用于在平坦衬底及/或具有低(例如，《1)纵横比结构的衬底上形成薄膜的工艺条件中所使用的流动速率。高流动速率又可通过增加在引入到反应腔室中之前的前体的温度或压力中的一或两者来实现。例如，对于在制造条件下呈液体形式的前体，可将前体瓶加热到高于室温的温度，例如，30℃到60℃、60℃到80℃、80℃到100℃、100℃到120℃、120℃到150℃，或在通过这些值中的任一者界定的范围内的温度，以增加蒸气产生速率。可分别部分基于前体的蒸气压力及前体的分解温度来确定这些范围的下部瓶温度及上部瓶温度。通过实例，可将ticl4加热到约60℃到80℃。另一方面，对于在制造条件下呈气体形式的前体，可通
过增加气体管线压力以将输送压力增加到相对于在相对较低表面积或平坦衬底及/或具有低(例如，《1)纵横比结构的衬底上形成薄膜时所使用的气体管线压力更高的值，来实现高流动速率。将了解，实现本文中所描述的各种优点的相对较高流动速率可尤其取决于泵抽速率、暴露时间及反应器的体积。为实现适于在具有高表面积及/或高纵横比结构的衬底上沉积薄膜的流动速率，除了其它参数外，还可调整前体的温度及/或压力使得ti、n、si及al前体中的每一者的流动速率可为(例如)100标准立方厘米/分钟(sccm)到1000sccm、1000sccm到2000sccm、2000sccm到5000sccm、5000sccm到10,000sccm、10,000sccm到15,000sccm、15,000sccm到20,000sccm，或在通过这些值中的任一者界定的范围内或更高的值。将了解，合适流动速率可尤其取决于反应器的体积，且这些流动速率中的一些流动速率可适于具有约1公升到2公升的体积的单晶片反应器。
81.图6a到6c说明根据本文中所描述的沉积技术形成的加衬里于高纵横比通孔的保形tisin膜的实验透射电子显微(tem)图像。所述高纵横比通孔具有经沉积的氧化硅表面。图6a、6b及6c分别是在形成于具有约40的纵横比的通孔中的tisin薄膜的上部分、中间部分及下部分处获取的tem图像。在图6a到6c中的每一者中，左图像是高纵横比通孔的相应部分的明场图像且右图像展示从使用具有相当于tisin薄膜的厚度的光点大小的电子束形成于高纵横比通孔的相应部分上的薄膜获得的选择性区域衍射(sad)图案。不同于归因于如图2中所展示的柱状生长而具有粗糙表面的多晶tin，图6a到6c的明场tem图像展示经沉积tisin更平滑及保形。本发明者已发现，这些及其它改进可部分归因于tisin的至少一些非晶相的存在，此非晶相可与tisin的一些纳米晶相一起存在，如通过sad图案指示。tisin薄膜是基本上非晶的且在通孔的整个深度内基本上保形，具有良好阶梯高度覆盖率(～60％)。
82.控制纳米级的薄膜形态
83.有利的是，归因于使用本文中所描述的各种工艺参数控制亚单层层级的前体的吸附，本文中所公开的周期性气相沉积工艺(其可为ald工艺)的各个实施例实现对在纳米级的包括tisin及/或tialn的薄膜的膜形态及结构的控制及改进。受控的形态及结构包含结晶度、均匀性及表面粗糙度。特定来说，本发明者已发现，在包括tisin及/或tialn的薄膜中通过控制暴露循环的各种参数而有利地控制纳米级的结晶度及/或均匀性，如本文中所描述。
84.根据各个实施例，当形成包括tisin及/或tialn的薄膜(例如，扩散势垒层)时，除了上文所描述的各种参数之外，还可使用衬底到第一沉积阶段的暴露(包括到ti前体及n前体的暴露的组合)的次数与衬底到第二沉积阶段的暴露(包括到si及/或al前体的暴露或到si及/或al前体及n前体的暴露的组合)的次数的特定比率来控制膜形态。所述比率可为约1:30到1:15、1:15到1:6、1:6到1:3、1:3到1:2、1:2到2:3、2:3到5:6、5:6到1:1、1:1到6:5、6:5到3:2、3:2到2:1、2:1到3:1、3:1到6:1、6:1到15:1、15:1到30:1，或在通过这些值中的任一者界定的范围内的比率。例如，比率可为2:3、3:2、5:4、7:3、7:5、7:1、10:1及15:1中的一者。替代性地，到ti前体及si及/或al前体的暴露可具有这些比率。在本文中所描述的用于形成包括tisin及/或tialn的扩散势垒的工艺条件的组合下，到第一沉积阶段的暴露与到第二沉积阶段的暴露的比率使得si或al以超过在扩散势垒中的原子总数的基础上的约3％、10％、20％、30％、40％、50％、60％、70％、80％、90％或在通过这些值中的任一者界定的范
围内的值的平均浓度存在于扩散势垒中。
85.本发明者已发现，通过控制衬底到第一沉积阶段(或ti前体)的暴露的次数与衬底到第二沉积阶段(或si或al前体)的暴露的次数的比率，可连续调谐包括tisin及/或tialn的所得薄膜的结晶度，如图7a到7c中所说明。图7a到7c展示从沉积于高纵横比通孔的侧壁上的包括tisin的保形薄膜(类似于图6a到6c中所说明的薄膜，具有不同结晶度)获得的选定区域衍射(sad)图案。图7a到7c分别展示基本上完全非晶的tisin薄膜的sad图案、部分非晶且部分结晶或纳米晶的tisin薄膜的sad图案及基本上多晶或纳米晶的tisin薄膜的sad图案。将了解，可从经编索引到如图7c中所指示的结晶tisin的(111)、(200)及(220)晶体平面的衍射光点及/或环的位置及相对锐度确定纳米晶域或多晶域的存在及定性结晶度。例如，主要具有扩散环的sad图案可与基本上非晶tisin相关联，而主要具有光点的sad图案可与具有与用于获得所述sad图案的选定区域相当的域大小的基本上多晶tisin相关联。具有tisin的纳米晶相及非晶相的sad图案可具有扩散环及光点两者的混合物。本发明者已发现，非晶相的增加分率可尤其归因于tisin薄膜的增加的平滑度、保形性及阶梯覆盖率。
86.图8是根据实施例的形成于基本上完全非晶的si衬底上的毯覆式tisin层的掠入射x射线衍射图案。经测量的tisin层类似于经成像用于图7a及图6a到6c中的sad图案的tisin层。缺乏可归因于tisin层的结晶相的相异结晶峰值指示tisin层的基本上完全非晶性质。
87.如本文中所描述，可调谐包括tisin及/或tialn的薄膜的相对结晶度以优化各种材料特性(例如，扩散势垒特性)。在一些境况下，较低结晶度可优选(例如)用于减少晶界。减少的晶界可抑制特定元素扩散通过薄膜且改进平滑度。然而，在其它境况下，较高结晶度可优选(例如)用于降低薄膜的电阻率。图9是根据实施例的依据包括tisin的薄膜的硅含量而变化的实验测量的电阻率的图表。所述图表说明可通过调谐薄膜中的相对si含量(原子％)而在值的广泛范围内调谐tisin薄膜的电阻率，相对si含量又可通过调谐周期性气相沉积或ald循环中的到si前体的暴露的次数来调谐。本发明者已发现，虽然在相对较低si含量下，tisin层的电阻率依据si含量而相对缓慢地增加，但在相对较高si含量下，电阻率依据si含量而相对快速地增加。本发明者已发现，如通过如上所述的透射电子显微镜实验上验证，依据si含量的电阻率的相对快速增加通常与tisin的非晶相出现的开始910一致。将了解，所述开始910及电阻率可尤其取决于所使用的沉积温度及前体。如上文所论述，为形成至少部分非晶的tisin层，可需要高于约10％的si。虽然电阻率可因此而增加，但总厚度可相对于完全结晶层(例如tin层)减小。
88.因此，在其中具有拥有相对较高扩散势垒能力及/或相对较低表面粗糙度的薄膜是有利的境况中，可有利地调谐电极层的组合物使得包括tisin及/或tialn的薄膜是至少部分非晶的。在这些实施方案中，薄膜可基本上完全非晶或包括由非晶基质围绕的纳米晶区域。例如，电极可包含在包含ti、al/si及n的非晶基质中的tisi/tial、tin及tialn/tisin纳米晶体。在所说明实施方案中，在约1600μω-cm下的开始910对应于约10％的si的平均原子浓度。然而，在其它实施方案中，取决于所使用的沉积条件及前体，开始可对应于约10％、15％、20％或25％或在通过这些值中的任一者界定的范围内的值的平均si浓度。替代性地，开始910对应于衬底到一或多个第一沉积阶段的暴露(各自包括到ti前体及n前体的暴露的组合，而无到si及/或al前体的暴露)的次数与衬底到一或多个第二沉积阶段的暴露(各自
包括到si及/或al前体的暴露或到si及/或al前体及n前体的暴露的组合)的次数的1:1到2:1、2:1到3:1、3:1到6:1、6:1到15:1、15:1到30:1的比率，或在通过这些值中的任一者界定的范围内的比率。替代性地，这些比率可表示到ti前体的暴露的次数与到n前体的暴露的次数的比率。
89.可调谐包括tisin及/或tialn的薄膜的组合物以具有《1000μω-cm、1000μω-cm到2000μω-cm、2000μω-cm到3000μω-cm、3000μω-cm到4000μω-cm、4000μω-cm到5000μω-cm、5000μω-cm到6000μω-cm、6000μω-cm到7000μω-cm、7000μω-cm到8000μω-cm、8000μω-cm到9000μω-cm、9000μω-cm到10000μω-cm或大于10000μω-cm，或在通过这些值中的任一者界定的范围内的值的电阻率。
90.除了结晶度之外，本发明者已发现，还可通过控制到第一沉积阶段的暴露的次数及/或到第二沉积阶段的暴露的次数来控制纳米级的均匀度。在一些境况下，可控制第一及第二沉积阶段的序列以形成具有富tin及si及/或al或sin及/或aln的区域或层的薄膜，例如，包括与富si及/或富al区域或层或富sin/aln区域或层交替的富tin区域或层的纳米积层。在一些其它境况下，尽管具有暴露到第一及第二沉积阶段的相异序列，所得薄膜仍可为基本上均匀的tisin及/或tialn薄膜，如下文进一步详细描述。关于图10a及10b说明实例性实施方案。图10a说明基本上均匀的tisin层的tem图像，而图10b说明呈包括与富sin区域或层交替的富tin区域或层的纳米积层的形式的tisin层的tem图像。
91.根据各个实施例，当形成包括tisin及/或tialn的薄膜(例如，扩散势垒层)以形成如图10a中所展示的基本上均匀层时，在上文所公开的温度下沉积薄膜时，第一沉积阶段及/或第二沉积阶段的一个接一个(back-to-back)执行的次数可小于约50、30、25、20、15、10、5或在通过这些值中的任一者界定的范围内的值。当第一沉积阶段及/或第二沉积阶段的一个接一个执行的次数超过这些值时，薄膜可包括纳米积层结构。将了解，用于形成基本上均匀或纳米积层结构的第一及/或第二沉积阶段的一个接一个执行的次数可取决于各种因素，包含所使用的温度、压力及前体。例如，在相对较高温度下，原子的较高扩散混合可有利于均匀组合物，而在相对较低温度下，原子的较低扩散混合可有利于纳米积层形成。
92.本发明者已发现，有利的是，当根据本文中所公开的实施例形成包括tisin及/或tialn的薄膜时，相较于使用其它技术(例如，cvd或pvd)形成的其它扩散势垒材料(例如，tin或tisin)，还可降低表面粗糙度。当其上沉积扩散势垒的表面包括通过例如通孔或沟槽的开口暴露的非金属表面(例如，电介质表面及/或半导体表面)时，相较于其它材料或技术，降低的表面粗糙度尤其有利。在经沉积时，具有上述厚度的扩散势垒可具有在扩散势垒的平均厚度的基础上的0.5％、1％、1.5％、2％、2.5％、3％、3.5％、4％、4.5％及5％，或在通过这些值中的任一者界定的范围内的值或更低值的均方根(rms)表面粗糙度。替代性地，在经沉积时，具有上述厚度的扩散势垒可具有小于0.5nm、0.4nm、0.3nm、0.2nm、0.1nm或在通过这些值中的任一者界定的范围内的值或更低值的均方根(rms)表面粗糙度值。经降低的rms粗糙度又可改进扩散势垒层的保形性。
93.应用
94.根据本文中所公开的各个实施例的使用各种工艺参数形成的包括tisin或tisin的薄膜可用于各种应用中，尤其在衬底包括具有可受益于本文中所公开的各种有利特性的相对较高表面积、相对较高纵横比结构及/或非金属表面的形貌的情况下。实例性应用包含
用以加衬里于具有超过1、2、5、10、20、50、100、200或在通过这些值中的任一者界定的范围内的值的纵横比(例如，定义为深度除以顶部宽度的比率)的通孔、孔、沟槽、腔或类似结构的沉积。
95.图11说明在形成用于形成于可经重度掺杂的有源半导体衬底区域上的接触结构(例如，源极或漏极触点)的扩散势垒的上下文中的一个实例性应用。说明半导体装置1100的部分，其包含材料1104，包括电介质材料(例如氧化硅或氮化硅)的电介质层1108(例如，层间电介质(ild)层)形成于材料1104上。为形成到衬底1104的各种区域(包含各种经掺杂区域，例如，源极及漏极区域)的触点，可形成穿过电介质层1108的通孔或沟槽。所述通孔或所述沟槽可暴露各种非金属表面，例如，通孔的包括衬底表面(例如，硅衬底表面)的经暴露底表面，以及电介质侧壁。此后，可根据本文中所描述的各个实施例以类似于图6a到6c中所展示的方式用包括tisin及/或tialn的薄膜保形地涂覆通孔的底表面及侧表面。此后，可用更具导电性的材料(尤其金属或金属合金，例如，w、al或cu)填充经加衬里通孔以形成接触插塞1116。例如，可通过cvd使用(例如)wf6用钨填充通孔。
96.出于上文所描述的各种原因，根据实施例形成的势垒层1112可为有利的。另外，归因于势垒层1112的保形性质，可基本上减小在后续金属填充工艺期间的夹断(pinching off)的倾向。另外，如上文所描述，势垒层1112可提供跨其有效材料输送阻碍，例如，掺杂物(b、p)从衬底1104向外扩散，以及来自接触插塞形成过程的反应物、蚀刻剂及金属(例如，f、cl、w或cu)向内扩散。可通过降低的表面粗糙度、增加的阶梯覆盖率、部分非晶的形态(其可为部分纳米晶)及/或均匀/纳米积层形态来增强势垒效应。相对于tin薄膜，可以较低厚度实现这些有利效应。此外，如上文所描述，逐层生长模式可减小势垒层1112的总体接触电阻。
97.根据本文中所公开的各个实施例形成的包括tisin及/或tialn的薄膜的其它应用包含(仅举几例)形成于凹入衬底中的各种导电结构(例如，埋藏式电极或线)、电极(例如，dram电容器电极或栅极电极)、用于较高金属层级的金属化势垒(例如，用于cu触点/线的通孔/沟槽中的势垒)、高纵横比垂直棒状电极或用于三维存储器的通孔及硅穿孔(tsv)。
98.尽管本文中已参考特定实施例描述本发明，但这些实施例并不用于限制本发明且是出于说明性目的而陈述。所属领域的技术人员将明白，可在不脱离本发明的精神及范围的情况下进行修改及改进。
99.本文中所公开的各个实施例的此类简单修改及改进是在所公开技术的范围内，且此外，所公开技术的特定范围将通过随附权利要求书予以定义。
100.在前文中，将了解，实施例中的任一者的任何特征可与实施例的任何其它者的任何其它特征组合或用实施例的任何其它者的任何其它特征组合置换。
101.除非上下文另有清楚要求，否则在描述及权利要求书各处，字词“包括(comprise/comprising)”、“包含(include/including)”及类似者应解释为包含意义，与排他性或详尽性意义相反；即，解释为“包含(但不限于)”的意义。如本文中通常所使用，字词“耦合”是指可直接连接或通过一或多个中间元件连接的两个或多于两个元件。同样地，如本文中通常所使用，字词“连接”是指可直接连接或通过一或多个中间元件连接的两个或多于两个元件。此外，字词“在本文中”、“在上文”、“在下文”及类似含义的字词在于本技术案中使用时应是指本技术案整体而非指本技术案的任何特定部分。在上下文允许的情况下，上文具体
实施方式中的使用单数或复数的字词也可分别包含复数或单数。关于两个或多于两个项的列表的字词“或”，所述字词涵盖所有以下字词解释：所述列表中的项中的任一者、所述列表中的所有项及所述列表中的项的任何组合。
102.此外，除非另有明确陈述或在如所使用的上下文内以其它方式理解，否则本文中使用的条件语言(尤其例如“可以(can/could)”、“可能(might)”、“可(may)”、“例如(e.g./for example/such as)”、及类似者)一般希望传达某些实施例包含而其它实施例不包含特定特征、元件及/或状态。因此，此条件语言一般并不希望暗示一或多个实施例在任何情况下需要特征、元件及/或状态，或这些特征、元件及/或状态是否包含于任何特定实施例中或在任何特定实施例中执行。
103.虽然已描述某些实施例，但这些实施例仅通过实例呈现，且并不希望限制本公开的范围。实际上，本文中所描述的新颖设备、方法及系统可以多种其它形式体现；此外，可在不脱离本公开的精神的情况下在本文中所描述的方法及系统的形式上作出各种省略、置换及改变。例如，虽然以给定布置呈现特征，但替代实施例可用不同组件及/或传感器形貌执行类似功能性，且可删除、移动、添加、细分、组合及/或修改一些特征。这些特征中的每一者可以多种不同方式实施。可组合上文所描述的各个实施例的元件及动作的任何合适组合以提供进一步实施例。上文所描述的各种特征及过程可彼此独立地实施，或可以各种方式组合。本公开的特征的所有可能组合及子组合希望落在本公开的范围内。