一种碳化硅MCT器件及其制造方法与应用与流程

一种碳化硅mct器件及其制造方法与应用
技术领域
1.本发明属于半导体器件技术领域，特别是涉及碳化硅mos栅控晶闸管(mos-controlled thyristor，mct)器件及其制造方法与应用。


背景技术：

2.mct是一种新型双极复合器件，它是在普通晶闸管中集成mos开关，通过mos开关的通断来控制晶闸管的开启和关断。所以，mct器件既有晶闸管良好的阻断和通态特性，又具有mos场效应管输入阻抗高，驱动功率低和开关速度快的优点。mct器件克服了晶闸管速度慢、不能自关断和高压mos场效应管高导通压降大的缺点。当门极相施加正的脉冲电压，mct的漏极电流使内部npn晶体管导通，同时npn晶体管的集电极电流使内部pnp晶体管导通，而pnp晶体管的集电极电流又促使了npn晶体管的导通，这样的正反馈，使mct迅速由截止转入导通，处于擎住状态；而当门极相对于阴极加负脉冲电压，pnp晶体管的基极－发射极被短路，使pnp晶体管截止，从而破坏了晶体管的擎住条件，使mct关断。mct的导通能力优于另一种常见的双极复合器件igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)，但其控制难度相比于igbt更难，制作工艺更复杂。然而，在牵引和高压dc变换领域中，对大容量，高输入阻抗电力电子器件的迫切需要，激励着对mct的研究。
3.目前硅基mct器件的工艺已经逐渐成熟，而碳化硅mct器件在国外尚处于预研中，尚未出现产品。


技术实现要素：

4.本发明的主要目的在于克服上述背景技术的缺陷，提供一种碳化硅mct器件及其制造方法与应用。
5.为实现上述目的，本发明采用以下技术方案：
6.一种碳化硅mct器件，所述碳化硅mct器件从下到上依次包括n型碳化硅衬底、n型碳化硅缓冲层、p型漂移层、n型基区；所述n型基区上部从左到右依次设有第一p型沟道区、p型阳极区和第二p型沟道区，所述第一p型沟道区和第二p型沟道区分别包裹有第一n型阳极区和第二n型阳极区；所述n型基区顶部一侧设有沟槽，所述沟槽侧壁覆盖有沟槽栅氧化层，所述沟槽内部填充第一栅电极，形成沟槽栅结构；所述n型基区顶部另一侧覆盖有平面栅氧化层，在所述平面栅氧化层上部填充第二栅电极，形成平面栅结构。
7.优选地，所述沟槽栅结构和所述平面栅结构上方均覆盖有介质层，所述介质层顶部设有阳极金属，所述n型碳化硅衬底背面设有阴极金属。
8.优选地，所述沟槽深度为2.5μm至3.5μm；所述沟槽深度大于所述n型基区深度，且小于所述p型漂移层深度。
9.优选地，所述n型基区掺杂浓度为1e16cm-3
至2e17cm-3
，所述第一p型沟道区和第二p型沟道区掺杂浓度均为1e16cm-3
至2e17cm-3
。
10.优选地，所述p型阳极区深度为0.4μm至1.2μm，所述第一p型沟道区和第二p型沟道
区的深度为0.5μm至1μm，所述n型基区的深度为1.5μm至3μm，所述p型阳极区深度大于所述第一p型沟道区和所述第二p型沟道区深度，且小于所述n型基区深度。
11.优选地，所述沟槽栅氧化层和平面栅氧化层厚度均为30nm至60nm，且沟槽栅氧化层厚度与平面栅氧化层厚度相同；所述第一栅电极和第二栅电极的厚度为0.6μm至1μm。
12.优选地，所述介质层的厚度为0.6μm至2μm；所述阳极金属分为三层，从下到上依次与碳化硅材料接触为100nmni、50nmti和4μm al。
13.一种所述碳化硅mct器件的制造方法，包括：
14.s1、在n型碳化硅衬底上依次外延生长n型碳化硅缓冲层、p型漂移层、n型基区；
15.s2、在所述n型基区顶部离子注入形成第一p型沟道区、第一n型阳极区、p型阳极区、第二p型沟道区和第二n型阳极区，并进行注入离子激活；
16.s3、在所述n型基区顶部一侧刻蚀沟槽；
17.s4、氧化形成沟槽栅氧化层及平面栅氧化层；
18.s5、沉积、表面平整化并刻蚀形成第一栅电极和第二栅电极。
19.优选地，还包括：
20.s6、沉积、表面平整化并刻蚀形成介质层；
21.s7、制备欧姆接触的阳极金属和背面阴极金属。
22.一种所述的碳化硅mct器件在高压大电流领域的应用。
23.本发明具有如下有益效果：本发明的碳化硅mct器件采用平面栅结构与沟槽栅结构结合，相比于传统的硅基mct结构，通过刻蚀工艺代替多次离子注入，减少两次光刻，大幅降低的器件工艺难度，提高了器件产品良率，更适用于碳化硅器件工艺，大大减少了总体工艺复杂度；相比于碳化硅基igbt器件，本发明的碳化硅mct器件具有更大的导通电流，解决了高压器件导通电流过小的问题，尤其适用于能源互联网等高压大电流应用领域。因此，本发明具有制备方法简单，碳化硅mct器件导通性能好的特点，适合作为高压大功率电力电子领域的基础元器件。
附图说明
24.图1为本发明优选实施例中的碳化硅mct器件的结构示意图；
25.图2为本发明优选实施例中的碳化硅mct器件的制造方法流程图；
26.图3～图8是本发明优选实施例中的碳化硅mct器件的制造方法的不同步骤得到的器件结构的示意图。
具体实施方式
27.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
28.参阅图1，本发明实施例提供一种碳化硅mct器件，其从下到上依次包括n型碳化硅衬底1、n型碳化硅缓冲层2、p型漂移层3、n型基区4；n型基区4的上部从左到右依次设有第一p型沟道区5、p型阳极区7和第二p型沟道区5’，第一p型沟道区5和第二p型沟道区5’分别包裹有第一n型阳极区6和第二n型阳极区6’(即第一p型沟道区5包裹有第一n型阳极区6，第二
p型沟道区5’包裹有第二n型阳极区6’)；n型基区4的顶部一侧设有沟槽，沟槽的侧壁覆盖有沟槽栅氧化层8，沟槽的内部填充有第一栅电极9，形成沟槽栅结构；n型基区4的顶部另一侧覆盖有平面栅氧化层8’，在平面栅氧化层8’的上部填充有第二栅电极9’，形成平面栅结构。
29.在优选的实施例中，参阅图1，沟槽栅结构和平面栅结构上方均覆盖有介质层10，介质层10的顶部设有阳极金属11，n型碳化硅衬底1的背面设有阴极金属12。
30.在优选的实施例中，沟槽的深度为2.5μm至3.5μm；沟槽的深度大于n型基区4的深度，且小于p型漂移层3的深度。
31.在优选的实施例中，n型基区4的掺杂浓度为1e16cm-3
至2e17cm-3
，第一p型沟道区5和第二p型沟道区5’的掺杂浓度均为1e16cm-3
至2e17cm-3
。通过这样的掺杂浓度设计，可以使得在正常的栅电极控制范围内，off-fet和on-fet能够分别开启和关断。
32.在优选的实施例中，p型阳极区7的深度为0.4μm至1.2μm，第一p型沟道区5和第二p型沟道区5’的深度均为0.5μm至1μm，n型基区4的深度为1.5μm至3μm，p型阳极区7的深度大于第一p型沟道区5和第二p型沟道区5’的深度，且小于n型基区4的深度。
33.在优选的实施例中，沟槽栅氧化层8和平面栅氧化层8’的厚度均为30nm至60nm，且沟槽栅氧化层8的厚度与平面栅氧化层8’的厚度相同；第一栅电极9和第二栅电极9’的厚度均为0.6μm至1μm。
34.在优选的实施例中，介质层10的厚度为0.6μm至2μm；阳极金属11分为三层，从下到上依次与碳化硅材料接触为100nmni、50nmti和4μmal，也即，阳极金属11中与碳化硅材料接触的是ni层，在ni层上是ti层，在ti层上是al层。
35.在一个具体的示例中，碳化硅mct器件中的n型碳化硅衬底1为4
°
偏角n型碳化硅衬底；在n型碳化硅衬底1上方的n型碳化硅缓冲层2的厚度为1μm，掺杂浓度为1e18cm-3
；在n型碳化硅缓冲层2上方的p型漂移层3的掺杂浓度1.5e14cm-3
至1e15cm-3
，厚度为60μm至300μm，在p型漂移层3上方的n型基区4的掺杂浓度为1e16cm-3
至2e17cm-3
，深度为1.5μm至3μm；n型基区4的上部从左到右依次设有第一p型沟道区5(深度为0.5μm至1μm，掺杂浓度为1e16cm-3
至2e17cm-3
)、p型阳极区7(掺杂浓度为1e19cm-3
以上的高掺杂)和第二p型沟道区5’(深度为0.5μm至1μm，掺杂1e16cm-3
至2e17cm-3
)，第一p型沟道区5和第二p型沟道区5’分别包裹有第一n型阳极区6(掺杂浓度为1e19cm-3
以上的高掺杂)和第二n型阳极区6’(掺杂浓度为1e19cm-3
以上的高掺杂)，p型阳极区7位于碳化硅mct器件的中央。n型基区4的顶部一侧的沟槽的深度为2.5μm至3.5μm，其深度大于n型基区4的深度，沟槽的侧壁覆盖有沟槽栅氧化层8(厚度为30nm至60nm)，沟槽的内部填充有第一栅电极9(多晶硅电极)，形成沟槽栅结构；n型基区4的顶部另一侧覆盖有平面栅氧化层8’(厚度为30nm至60nm)，在平面栅氧化层8’的上部填充有第二栅电极9’(多晶硅电极)，形成平面栅结构。沟槽栅结构和平面栅结构上方均覆盖有介质层10，介质层10的顶部设有阳极金属11，其中，阳极金属11分为三层，从下到上依次与碳化硅材料接触为100nmni、50nmti和4μmal，n型碳化硅衬底1的背面设有阴极金属12。
36.参阅图2，本发明实施例还提供一种碳化硅mct器件的制造方法，包括如下步骤：
37.s1、在n型碳化硅衬底1上依次外延生长n型碳化硅缓冲层2、p型漂移层3和n型基区4，形成如图3所示的结构；
38.s2、在n型基区4的顶部离子注入形成第一p型沟道区5、第一n型阳极区6、p型阳极
区7、第二p型沟道区5’和第二n型阳极区6’，并进行注入离子激活；具体地，在p型区域注入al离子，n型区域注入n离子，并1700℃下进行20min注入离子激活，形成如图4所示的结构；
39.s3、在n型基区4的顶部一侧刻蚀沟槽，形成如图5所示的结构；具体地，刻蚀气体可以选择体积比5:1:6的sf6、o2和hbr；
40.s4、氧化形成沟槽栅氧化层8及平面栅氧化层8’；具体地，在1450℃高温条件下干氧氧化，使得沟槽的侧壁的沟槽栅氧化层8与平面栅氧化层8’具有相同的氧化速率，形成沟槽氧化层及平面槽栅氧层8’，厚度均为50nm，之后进行no退火，形成如图6所示的结构。
41.s5、沉积、表面平整化并刻蚀形成第一栅电极9和第二栅电极9’；具体地，使用lpcvd(low pressure chemical vapor deposition，低压化学气相沉积)，沉积p型掺杂多晶硅，厚度0.6μm至1μm，之后使用cmp进行表面平整化并刻蚀多晶硅，形成第一栅电极9和第二栅电极9’，形成如图7所示的结构。
42.在优选的实施例中，碳化硅mct器件的制造方法还包括如下步骤：
43.s6、沉积、表面平整化并刻蚀形成介质层10；具体地，使用lpcvd沉积层间介质层sio2，厚度为0.6μm至2μm，用cmp进行表面平整化后，刻蚀形成介质层10，形成如图8所示的结构。
44.s7、制备欧姆接触的阳极金属11和背面阴极金属12，得到如图1所示的碳化硅mct器件；具体地，正面溅射100nm金属ni，在1000℃下快速热退火2min后，湿法腐蚀去除未反应的ni，溅射50nm金属ti并蒸发4μm金属al，刻蚀金属形成pad结构，在n型碳化硅衬底1的背面溅射100nm金属ni后，激光退火形成欧姆接触，最终形成如图1所示的碳化硅mct器件。
45.本发明实施例还提供一种所述的碳化硅mct器件在高压大电流领域的应用。
46.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。