一种碳化硅MCT器件及其制造方法与应用与流程

技术特征：
1.一种碳化硅mct器件，其特征在于，所述碳化硅mct器件从下到上依次包括n型碳化硅衬底(1)、n型碳化硅缓冲层(2)、p型漂移层(3)、n型基区(4)；所述n型基区上部从左到右依次设有第一p型沟道区(5)、p型阳极区(7)和第二p型沟道区(5’)，所述第一p型沟道区(5)和第二p型沟道区(5’)分别包裹有第一n型阳极区(6)和第二n型阳极区(6’)；所述n型基区(4)顶部一侧设有沟槽，所述沟槽侧壁覆盖有沟槽栅氧化层(8)，所述沟槽内部填充第一栅电极(9)，形成沟槽栅结构；所述n型基区(4)顶部另一侧覆盖有平面栅氧化层(8’)，在所述平面栅氧化层(8’)上部填充第二栅电极(9’)，形成平面栅结构。2.根据权利要求1所述的碳化硅mct器件，其特征在于：所述沟槽栅结构和所述平面栅结构上方均覆盖有介质层(10)，所述介质层(10)顶部设有阳极金属(11)，所述n型碳化硅衬底(1)背面设有阴极金属(12)。3.根据权利要求1所述的碳化硅mct器件，其特征在于：所述沟槽深度为2.5μm至3.5μm；所述沟槽深度大于所述n型基区(4)深度，且小于所述p型漂移层(3)深度。4.根据权利要求1所述的碳化硅mct器件，其特征在于：所述n型基区(4)掺杂浓度为1e16cm-3
至2e17cm-3
，所述第一p型沟道区(5)和第二p型沟道区(5’)掺杂浓度均为1e16cm-3
至2e17cm-3
。5.根据权利要求1所述的碳化硅mct器件，其特征在于：所述p型阳极区(7)深度为0.4μm至1.2μm，所述第一p型沟道区(5)和第二p型沟道区(5’)的深度为0.5μm至1μm，所述n型基区(4)的深度为1.5μm至3μm，所述p型阳极区(7)深度大于所述第一p型沟道区(5)和所述第二p型沟道区(5’)深度，且小于所述n型基区(4)深度。6.根据权利要求1所述的碳化硅mct器件，其特征在于：所述沟槽栅氧化层(8)和平面栅氧化层(8’)厚度均为30nm至60nm，且沟槽栅氧化层(8)厚度与平面栅氧化层(8’)厚度相同；所述第一栅电极(9)和第二栅电极(9’)的厚度均为0.6μm至1μm。7.根据权利要求2所述的碳化硅mct器件，其特征在于：所述介质层(10)的厚度为0.6μm至2μm；所述阳极金属(11)分为三层，从下到上依次与碳化硅材料接触为100nm ni、50nm ti和4μm al。8.一种如权利要求1-7任一项所述碳化硅mct器件的制造方法，其特征在于：包括：s1、在n型碳化硅衬底(1)上依次外延生长n型碳化硅缓冲层(2)、p型漂移层(3)、n型基区(4)；s2、在所述n型基区(4)顶部离子注入形成第一p型沟道区(5)、第一n型阳极区(6)、p型阳极区(7)、第二p型沟道区(5’)和第二n型阳极区(6’)，并进行注入离子激活；s3、在所述n型基区(4)顶部一侧刻蚀沟槽；s4、氧化形成沟槽栅氧化层(8)及平面栅氧化层(8’)；s5、沉积、表面平整化并刻蚀形成第一栅电极(9)和第二栅电极(9’)。9.根据权利要求8所述碳化硅mct器件的制造方法，其特征在于：还包括：s6、沉积、表面平整化并刻蚀形成介质层(10)；s7、制备欧姆接触的阳极金属(11)和背面阴极金属(12)。10.一种如权利要求1-7任一项所述的碳化硅mct器件在高压大电流领域的应用。

技术总结
一种碳化硅MCT器件，其从下到上依次包括n型碳化硅衬底(1)、n型碳化硅缓冲层(2)、p型漂移层(3)、n型基区(4)；n型基区上部从左到右依次设有第一p型沟道区(5)、p型阳极区(7)和第二p型沟道区(5’)，第一p型沟道区(5)和第二p型沟道区(5’)分别包裹有第一n型阳极区(6)和第二n型阳极区(6’)；n型基区(4)顶部一侧设有沟槽，沟槽侧壁覆盖有沟槽栅氧化层(8)，沟槽内部填充第一栅电极(9)，形成沟槽栅结构；n型基区(4)顶部另一侧覆盖有平面栅氧化层(8’)，在平面栅氧化层(8’)上部填充第二栅电极(9)，形成平面栅结构。本发明的器件导通性能好，适合作为高压大功率电力电子领域的基础元器件。压大功率电力电子领域的基础元器件。压大功率电力电子领域的基础元器件。


技术研发人员：温正欣 和巍巍 汪之涵 张学强 喻双柏
受保护的技术使用者：深圳基本半导体有限公司
技术研发日：2022.03.10
技术公布日：2022/7/12