基于GOA的显示面板的制作方法

基于goa的显示面板
技术领域
1.本技术涉及显示技术领域，尤其涉及一种基于goa的显示面板。


背景技术：

2.goa(gate driver on array，阵列基板行驱动)电路在显示面板的显示系统中占据着重要的作用，是驱动显示面板正常工作的重要组成部分。goa电路将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描。采用goa技术可以使显示面板的边框更窄和更薄，显示面板的集成度更高。
3.相关技术中，goa电路包括多个级传的goa单元。某一级goa单元输出异常，会造成下一级以及后续其他级的级传出现问题，从而导致显示画面出现水平密集线现象，影响显示的均匀性。


技术实现要素：

4.有鉴于此，本技术提出了一种基于goa的显示面板，能够在goa单元输出异常时使所述上拉控制单元正常输出，进而提升各goa单元之间级传的稳定性，避免出现水平密集线现象，改善显示画面的质量。
5.根据本技术的一方面，提供了一种基于goa的显示面板，所述基于goa的显示面板包括像素单元阵列以及goa电路，所述像素单元阵列与所述goa电路电连接，所述像素单元阵列包括以行列形式排列的多个像素单元，所述goa电路包括至少两个级传的goa单元，其中，至少一个所述goa单元包括第一反相单元、开关单元以及上拉控制单元：所述第一反相单元，用于接收在前goa单元输出的级传信号和/或行扫描信号，所述行扫描信号用于对所述像素单元阵列中的至少一行像素单元进行扫描；所述开关单元，分别与所述第一反相单元以及所述上拉控制单元电连接，所述开关单元用于在所述在前goa单元输出的级传信号和/或行扫描信号异常时打开；所述上拉控制单元，用于接收在前goa单元输出的级传信号和/或行扫描信号。
6.进一步地，在第n级goa单元中，所述第一反相单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管，其中，所述第一晶体管的第一端口分别与该第一晶体管的第三端口以及所述第三晶体管的第三端口电连接，用于接收第一控制信号；所述第一晶体管的第二端口分别与所述第三晶体管的第一端口以及所述第二晶体管的第三端口电连接；所述第二晶体管的第一端口与所述第四晶体管的第一端口电连接，用于接收第n-6级级传信号，其中，n为大于6的任意正整数；所述第二晶体管的第二端口与所述第四晶体管的第二端口电连接，用于接收第一电源电压；所述第三晶体管的第二端口分别与所述第四晶体管的第三端口以及所述开关单元电连接。
7.进一步地，所述开关单元包括第五晶体管，其中，所述第五晶体管的第一端口分别与所述第三晶体管的第二端口以及所述第四晶体管的第三端口电连接；所述第五晶体管的第二端口与所述上拉控制单元电连接，用于接收第n-6级级传信号；所述第五晶体管的第三
端口与所述上拉控制单元电连接，用于接收第n-6级行扫描信号。
8.进一步地，所述上拉控制单元包括第六晶体管，其中，所述第六晶体管的第一端口与所述第五晶体管的第二端口电连接，用于接收第n-6级级传信号；所述第六晶体管的第三端口与所述第五晶体管的第三端口电连接，用于接收第n-6级行扫描信号。
9.进一步地，所述第一反相单元接收的级传信号与所述上拉控制单元接收的级传信号相同，所述第一反相单元接收的行扫描信号与所述上拉控制单元接收的行扫描信号相同。
10.进一步地，第n级goa单元还包括上拉单元，所述上拉单元包括第七晶体管、第八晶体管以及输出电容，其中，所述第七晶体管的第一端口分别与所述输出电容的一端、第八晶体管的第一端口以及第六晶体管的第二端口电连接，形成第一内部结点；所述第七晶体管的第二端口与所述输出电容的另一端电连接，用于输出第n级行扫描信号；所述第七晶体管的第三端口与所述第八晶体管的第二端口电连接，用于接收第n级时钟信号；所述第八晶体管的第二端口用于接收第n级级传信号。
11.进一步地，第n级goa单元还包括下拉单元，所述下拉单元包括第九晶体管以及第十晶体管，其中，所述第九晶体管的第一端口与所述第十晶体管的第一端口电连接，用于接收第n 6级行扫描信号；所述第九晶体管的第二端口用于接收第二电源电压；所述第九晶体管的第三端口与所述第七晶体管的第二端口电连接；所述第十晶体管的第二端口与所述第一内部结点电连接，所述第十晶体管的第三端口分别与所述第二晶体管的第二端口以及所述第四晶体管的第二端口电连接，形成第二内部结点。
12.进一步地，第n级goa单元还包括第一下拉维持单元，所述第一下拉维持单元包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管，其中，所述第十一晶体管的第一端口分别与该第十一晶体管的第二端口以及所述第十三晶体管的第二端口电连接，用于接收第二控制信号；所述第十一晶体管的第三端口分别与所述第十三晶体管的第一端口以及所述第十二晶体管的第三端口电连接；所述第十二晶体管的第一端口与所述第一内部结点电连接，所述第十二晶体管的第二端口与所述第二内部结点电连接；所述第十三晶体管的第三端口分别与所述第十五晶体管的第一端口以及所述第十四晶体管的第三端口电连接；所述第十四晶体管的第一端口与所述第一内部结点电连接，所述第十四晶体管的第二端口与所述第二内部结点电连接；所述第十五晶体管的第二端口与所述第七晶体管的第二端口电连接，所述第十五晶体管的第三端口与所述第一内部结点电连接；所述第十六晶体管的第一端口与所述第十五晶体管的第一端口电连接，所述第十六晶体管的第二端口与所述第一内部结点电连接，所述第十六晶体管的第三端口与所述第二内部结点电连接。
13.进一步地，第n级goa单元还包括第二下拉维持单元，所述第二下拉维持单元包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管以及第二十二晶体管，其中，所述第十七晶体管的第一端口分别与该第十七晶体管的第三端口以及所述第十九晶体管的第二端口电连接，用于接收第三控制信号；所述第十七晶体管的第二端口分别与所述第十九晶体管的第一端口以及所述第十八晶体管的第二端口电连接；所述第十八晶体管的第一端口与所述第一内部结点电连接，所述第十八晶体管的第二端口与所述第二内部结点电连接；所述第十九晶体管的第二端口分别与所述第二十一晶体管的第一端
口以及所述第二十晶体管的第三端口电连接；所述第二十晶体管的第一端口与所述第一内部结点电连接，所述第二十晶体管的第二端口与所述第二内部结点电连接；所述第二十一晶体管的第二端口用于接收所述第二电源电压，所述第二十一晶体管的第三端口与所述第七晶体管的第二端口电连接；所述第二十二晶体管的第一端口与所述第二十一晶体管的第一端口电连接，所述第二十二晶体管的第二端口与所述第二内部结点电连接，所述第二十二晶体管的第三端口与所述第一内部结点电连接。
14.进一步地，所述基于goa的显示面板中，任一晶体管的第一端口为该晶体管的栅极，任一晶体管的第二端口为该晶体管的源极，任一晶体管的第二端口为该晶体管的漏极；或者，任一晶体管的第一端口为该晶体管的栅极，任一晶体管的第二端口为该晶体管的漏极，任一晶体管的第二端口为该晶体管的源极。
15.通过在至少一个所述goa单元中设置第一反相单元、开关单元以及上拉控制单元，并利用所述上拉控制单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所述第一反相单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所述开关单元在所述在前goa单元输出的级传信号和/或行扫描信号异常时打开，根据本技术的各方面能够在goa单元输出异常时使所述上拉控制单元正常输出，进而提升各goa单元之间级传的稳定性，避免出现水平密集线现象，改善显示画面的质量。
附图说明
16.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
17.图1示出相关技术中的goa电路的示意图。
18.图2示出本技术实施例的goa单元的示意图。
19.图3示出本技术实施例的goa单元的示意图。
具体实施方式
20.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
21.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
22.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
23.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本技术的主旨。
24.图1示出相关技术中的goa电路的示意图。
25.如图1所示，相关技术中的goa电路包括多个级传的goa单元，goa单元11可以为相关技术中的第n级goa单元，上拉控制单元12为晶体管t11。其中，晶体管t11的栅极接入第n-4级上拉控制信号st(n-4)，晶体管t11的源极与电路节点q(n)电连接，晶体管t11的漏极接入第n-4级栅极信号g(n-6)。该第n级goa单元的输出为g(n)。
26.对于图1中的goa单元，若该级goa单元的输出g(n)输出异常，由于各goa单元相互级联，当前级的输出作为下一级的输入，因此第n级goa单元之后的goa单元，例如第(n 1)级goa单元、第(n 2)级goa单元等goa单元的输出也会出现问题。同时，由于显示面板的各个像素单元基于各级goa单元输出的栅极信号进行驱动，因此，各个像素单元的驱动时序会出现紊乱，导致显示画面出现疏密不一的现象，例如水平方向出现密集的线，无法保证显示的均匀性以及正确性。
27.有鉴于此，本技术主要提供一种基于goa的显示面板，所述基于goa的显示面板包括像素单元阵列以及goa电路，所述像素单元阵列与所述goa电路电连接，所述像素单元阵列包括以行列形式排列的多个像素单元，所述goa电路包括至少两个级传的goa单元，其中，至少一个所述goa单元包括第一反相单元、开关单元以及上拉控制单元：所述第一反相单元，用于接收在前goa单元输出的级传信号和/或行扫描信号，所述行扫描信号用于对所述像素单元阵列中的至少一行像素单元进行扫描；所述开关单元，分别与所述第一反相单元以及所述上拉控制单元电连接，所述开关单元用于在所述在前goa单元输出的级传信号和/或行扫描信号异常时打开；所述上拉控制单元，用于接收在前goa单元输出的级传信号和/或行扫描信号。
28.通过在至少一个所述goa单元中设置第一反相单元、开关单元以及上拉控制单元，并利用所述上拉控制单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所述第一反相单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所述开关单元在所述在前goa单元输出的级传信号和/或行扫描信号异常时打开，本技术能够在goa单元输出异常时使所述上拉控制单元正常输出，进而提升各goa单元之间级传的稳定性，避免出现水平密集线现象，改善显示画面的质量。
29.其中，所述基于goa的显示面板可包括控制单元，所述控制单元可用于生成例如时钟信号、电源电压等信号。所述时钟信号可以是周期性的方波，所述电源电压可以是低电压，也可以是高电压。可以理解，本技术对于所述控制单元的具体实现并不限定。
30.进一步地，第n级goa单元可接收第n-1级goa单元发送的第n-1级级传信号，并生成第n级级传信号，将第n级级传信号送至第n 1级goa单元。其中，n为正整数。值得注意的是，第n级goa单元也可接收对应的时钟信号以及电源电压，并根据接收第n-1级goa单元发送的第n-1级级传信号、时钟信号以及电源电压生成第n级级传信号以及与第n行像素单元对应的行扫描信号。例如，所述与第n行像素单元对应的行扫描信号可包括与第n行像素单元对应的行扫描信号g(n)。
31.图2示出本技术实施例的goa单元的示意图。
32.如图2所示，goa单元20可以为所述基于goa的显示面板中第n级goa单元，该goa单元可包括第一反相单元21、开关单元22、上拉控制单元23、上拉单元24、下拉单元25、第一下拉维持单元26以及第二下拉维持单元27。
33.进一步地，在第n级goa单元中，所述第一反相单元包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管，其中，所述第一晶体管的第一端口分别与该第一晶体管的第三端口以及所述第三晶体管的第三端口电连接，用于接收第一控制信号；所述第一晶体管的第二端口分别与所述第三晶体管的第一端口以及所述第二晶体管的第三端口电连接；所述第二晶体管的第一端口与所述第四晶体管的第一端口电连接，用于接收第n-6级级传信号，其中，n为大于6的任意正整数；所述第二晶体管的第二端口与所述第四晶体管的第二端口电连接，用于接收第一电源电压；所述第三晶体管的第二端口分别与所述第四晶体管的第三端口以及所述开关单元电连接。
34.参见图2，在第n级goa单元中，所述第一反相单元包括第一晶体管t71、第二晶体管t72、第三晶体管t73以及第四晶体管t74。
35.其中，所述第一晶体管t71的第一端口分别与该第一晶体管t71的第三端口以及所述第三晶体管t73的第三端口电连接，用于接收第一控制信号lc；所述第一晶体管t71的第二端口分别与所述第三晶体管t73的第一端口以及所述第二晶体管t72的第三端口电连接；所述第二晶体管t72的第一端口与所述第四晶体管t74的第一端口电连接，用于接收第n-6级级传信号st(n-6)，其中，n为大于6的任意正整数；所述第二晶体管t72的第二端口与所述第四晶体管t74的第二端口电连接，用于接收第一电源电压vssq；所述第三晶体管t73的第二端口分别与所述第四晶体管t74的第三端口以及所述开关单元电连接。
36.进一步地，所述开关单元包括第五晶体管，其中，所述第五晶体管的第一端口分别与所述第三晶体管的第二端口以及所述第四晶体管的第三端口电连接；所述第五晶体管的第二端口与所述上拉控制单元电连接，用于接收第n-6级级传信号；所述第五晶体管的第三端口与所述上拉控制单元电连接，用于接收第n-6级行扫描信号。
37.参见图2，所述开关单元包括第五晶体管t23，其中，所述第五晶体管t23的第一端口分别与所述第三晶体管的第二端口以及所述第四晶体管的第三端口电连接；所述第五晶体管t23的第二端口与所述上拉控制单元电连接，用于接收第n-6级级传信号st(n-6)；所述第五晶体管t23的第三端口与所述上拉控制单元电连接，用于接收第n-6级行扫描信号g(n-6)。
38.进一步地，所述上拉控制单元包括第六晶体管，其中，所述第六晶体管的第一端口与所述第五晶体管的第二端口电连接，用于接收第n-6级级传信号；所述第六晶体管的第三端口与所述第五晶体管的第三端口电连接，用于接收第n-6级行扫描信号。
39.参见图2，所述上拉控制单元包括第六晶体管t11，其中，所述第六晶体管t11的第一端口与所述第五晶体管的第二端口电连接，用于接收第n-6级级传信号st(n-6)；所述第六晶体管t11的第三端口与所述第五晶体管的第三端口电连接，用于接收第n-6级行扫描信号g(n-6)。
40.其中，所述第一反相单元接收的级传信号与所述上拉控制单元接收的级传信号相同，所述第一反相单元接收的行扫描信号与所述上拉控制单元接收的行扫描信号相同。例如，所述第一反相单元接收的级传信号与所述上拉控制单元接收的级传信号均可以是st(n-6)，所述第一反相单元接收的行扫描信号与所述上拉控制单元接收的行扫描信号均可以是g(n-6)。可以理解，所述第一反相单元接收的级传信号与所述上拉控制单元接收的级传信号、所述第一反相单元接收的行扫描信号与所述上拉控制单元接收的行扫描信号也可以是其他级的级传信号以及行扫描信号，本技术对此并不限定。
41.进一步地，第n级goa单元还包括上拉单元，所述上拉单元包括第七晶体管、第八晶体管以及输出电容，其中，所述第七晶体管的第一端口分别与所述输出电容的一端、第八晶体管的第一端口以及第六晶体管的第二端口电连接，形成第一内部结点；所述第七晶体管的第二端口与所述输出电容的另一端电连接，用于输出第n级行扫描信号；所述第七晶体管的第三端口与所述第八晶体管的第二端口电连接，用于接收第n级时钟信号；所述第八晶体管的第二端口用于接收第n级级传信号。
42.参见图2，第n级goa单元还包括上拉单元，所述上拉单元包括第七晶体管t21、第七晶体管t22以及输出电容c
bt
，其中，所述第七晶体管t21的第一端口分别与所述输出电容c
bt
的一端、第七晶体管t22的第一端口以及第六晶体管的第二端口电连接，形成第一内部结点q(n)；所述第七晶体管t21的第二端口与所述输出电容c
bt
的另一端电连接，用于输出第n级行扫描信号g(n)；所述第七晶体管t21的第三端口与所述第七晶体管t22的第二端口电连接，用于接收第n级时钟信号ck(n)；所述第七晶体管t22的第二端口用于接收第n级级传信号st(n)。
43.其中，第一内部结点q(n)可以进行预充。第n级行扫描信号g(n)可以为高电平，g(n)在扫描第n行像素单元之外的其他行的像素单元时可为低电平。
44.进一步地，第n级goa单元还包括下拉单元，所述下拉单元包括第九晶体管以及第十晶体管，其中，所述第九晶体管的第一端口与所述第十晶体管的第一端口电连接，用于接收第n 6级行扫描信号；所述第九晶体管的第二端口用于接收第二电源电压；所述第九晶体管的第三端口与所述第七晶体管的第二端口电连接；所述第十晶体管的第二端口与所述第一内部结点电连接，所述第十晶体管的第三端口分别与所述第二晶体管的第二端口以及所述第四晶体管的第二端口电连接，形成第二内部结点。
45.参见图2，第n级goa单元还包括下拉单元，所述下拉单元包括第九晶体管t31以及第十晶体管t41，其中，所述第九晶体管t31的第一端口与所述第十晶体管t41的第一端口电连接，用于接收第n 6级行扫描信号；所述第九晶体管t31的第二端口用于接收第二电源电压vssg；所述第九晶体管t31的第三端口与所述第七晶体管的第二端口电连接；所述第十晶体管t41的第二端口与所述第一内部结点电连接，所述第十晶体管t41的第三端口分别与所述第二晶体管的第二端口以及所述第四晶体管的第二端口电连接，形成第二内部结点(即vssq)。
46.进一步地，第n级goa单元还包括第一下拉维持单元，所述第一下拉维持单元包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管，其中，所述第十一晶体管的第一端口分别与该第十一晶体管的第二端口以及所述第十三晶体管的第二端口电连接，用于接收第二控制信号；所述第十一晶体管的第三端口分别与所述第十三晶体管的第一端口以及所述第十二晶体管的第三端口电连接；所述第十二晶体管的第一端口与所述第一内部结点电连接，所述第十二晶体管的第二端口与所述第二内部结点电连接；所述第十三晶体管的第三端口分别与所述第十五晶体管的第一端口以及所述第十四晶体管的第三端口电连接；所述第十四晶体管的第一端口与所述第一内部结点电连接，所述第十四晶体管的第二端口与所述第二内部结点电连接；所述第十五晶体管的第二端口与所述第七晶体管的第二端口电连接，所述第十五晶体管的第三端口与所述第一内部结点电连接；所述第十六晶体管的第一端口与所述第十五晶体管的第一端口电连接，所述第十六晶体管的第二端口与所述第一内部结点电连接，所述第十六晶体管的第三端口与所述第二内部结点电连接。
47.继续参见图2，第n级goa单元还包括第一下拉维持单元，所述第一下拉维持单元包括第十一晶体管t61、第十二晶体管t62、第十三晶体管t63、第十四晶体管t64、第十五晶体管t33以及第十六晶体管t43，其中，所述第十一晶体管t61的第一端口分别与该第十一晶体管t61的第二端口以及所述第十三晶体管t63的第二端口电连接，用于接收第二控制信号lc2；所述第十一晶体管t61的第三端口分别与所述第十三晶体管t63的第一端口以及所述第十二晶体管t62的第三端口电连接；所述第十二晶体管t62的第一端口与所述第一内部结点电连接，所述第十二晶体管t62的第二端口与所述第二内部结点电连接；所述第十三晶体管t63的第三端口分别与所述第十五晶体管t33的第一端口以及所述第十四晶体管t64的第三端口电连接；所述第十四晶体管t64的第一端口与所述第一内部结点电连接，所述第十四晶体管t64的第二端口与所述第二内部结点电连接；所述第十五晶体管t33的第二端口与所述第七晶体管的第二端口电连接，所述第十五晶体管t33的第三端口与所述第一内部结点电连接；所述第十六晶体管t43的第一端口与所述第十五晶体管t33的第一端口电连接，所述第十六晶体管t43的第二端口与所述第一内部结点电连接，所述第十六晶体管t43的第三端口与所述第二内部结点电连接。
48.进一步地，第n级goa单元还包括第二下拉维持单元，所述第二下拉维持单元包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管以及第二十二晶体管，其中，所述第十七晶体管的第一端口分别与该第十七晶体管的第三端口以及所述第十九晶体管的第二端口电连接，用于接收第三控制信号；所述第十七晶体管的第二端口分别与所述第十九晶体管的第一端口以及所述第十八晶体管的第二端口电连接；所述第十八晶体管的第一端口与所述第一内部结点电连接，所述第十八晶体管的第二端口与所述第二内部结点电连接；所述第十九晶体管的第二端口分别与所述第二十一晶体管的第一端口以及所述第二十晶体管的第三端口电连接；所述第二十晶体管的第一端口与所述第一内部结点电连接，所述第二十晶体管的第二端口与所述第二内部结点电连接；所述第二十一晶体管的第二端口用于接收所述第二电源电压，所述第二十一晶体管的第三端口与所述第七晶体管的第二端口电连接；所述第二十二晶体管的第一端口与所述第二十一晶体管的第一端口电连接，所述第二十二晶体管的第二端口与所述第二内部结点电连接，所述第二十
二晶体管的第三端口与所述第一内部结点电连接。
49.参见图2，第n级goa单元还包括第二下拉维持单元，所述第二下拉维持单元包括第十七晶体管t51、第十八晶体管t52、第十九晶体管t53、第二十晶体管t54、第二十一晶体管t32以及第二十二晶体管t42，其中，所述第十七晶体管t51的第一端口分别与该第十七晶体管t51的第三端口以及所述第十九晶体管t53的第二端口电连接，用于接收第三控制信号lc1；所述第十七晶体管t51的第二端口分别与所述第十九晶体管t53的第一端口以及所述第十八晶体管t52的第二端口电连接；所述第十八晶体管t52的第一端口与所述第一内部结点电连接，所述第十八晶体管t52的第二端口与所述第二内部结点电连接；所述第十九晶体管t53的第二端口分别与所述第二十一晶体管t32的第一端口以及所述第二十晶体管t54的第三端口电连接；所述第二十晶体管t54的第一端口与所述第一内部结点电连接，所述第二十晶体管t54的第二端口与所述第二内部结点电连接；所述第二十一晶体管t32的第二端口用于接收所述第二电源电压，所述第二十一晶体管t32的第三端口与所述第七晶体管的第二端口电连接；所述第二十二晶体管t42的第一端口与所述第二十一晶体管t32的第一端口电连接，所述第二十二晶体管t42的第二端口与所述第二内部结点电连接，所述第二十二晶体管t42的第三端口与所述第一内部结点电连接。
50.其中，vssq可以为第一低电位，vssg可以为第二低电位。vssq以及vssg均可以预先设置。
51.进一步地，所述基于goa的显示面板中，任一晶体管的第一端口可以是该晶体管的栅极，任一晶体管的第二端口可以是该晶体管的源极，任一晶体管的第二端口可以是该晶体管的漏极；或者，任一晶体管的第一端口可以是该晶体管的栅极，任一晶体管的第二端口可以是该晶体管的漏极，任一晶体管的第二端口可以是该晶体管的源极。即本技术中的任一晶体管可以是n型，也可以是p型。可以理解，本技术对于晶体管的类型并不限定。
52.示例性的，在图2中，若第n-6级上拉控制信号st(n-6)输出异常，会导致上拉控制单元中的晶体管t11无法打开。因此，本技术实时例增加一组反相器以及至少一个晶体管。在实际工作时，当第n-6级上拉控制信号st(n-6)输出异常为低电位时，利用反相单元可将晶体管t74的栅极(即a点)输出为高电位，进而使得t23的栅极(即b点)设置为高电位，使得晶体管t23打开。此时，g(n-6)输入时，可以将该高电位正常传输到晶体管t11的栅极，从而使晶体管t11打开，保证该第n级级传正常进行，从而减轻水平密集线产生几率。
53.图3示出本技术实施例的goa单元的示意图。
54.与图2不同的是，图3针对的是行扫描信号输出异常的情况。如图3所示，晶体管t72的第一端口接收的是第n-6级行扫描信号g(n-6)。若第n-6级行扫描信号g(n-6)输出异常，会导致上拉控制单元中的晶体管t11无法打开。因此，本技术实时例增加一组反相器以及至少一个晶体管。在实际工作时，当第n-6级行扫描信号g(n-6)输出异常为低电位时，利用反相单元可将晶体管t74的栅极(即a点)输出为高电位，进而使得t23的栅极(即b点)设置为高电位，使得晶体管t23打开。此时，st(n-6)输入正常为高电位时，则g(n-6)变化为高电位，从而使晶体管t11打开，保证该第n级级传正常进行，从而减轻水平密集线产生几率。
55.综上所述，本技术通过在至少一个所述goa单元中设置第一反相单元、开关单元以及上拉控制单元，并利用所述上拉控制单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所述第一反相单元接收在前goa单元输出的级传信号和/或行扫描信号，利用所
述开关单元在所述在前goa单元输出的级传信号和/或行扫描信号异常时打开，能够在goa单元输出异常时使所述上拉控制单元正常输出，进而提升各goa单元之间级传的稳定性，避免出现水平密集线现象，改善显示画面的质量，适用于例如液晶显示面板的多种类型的显示面板。
56.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
57.以上对本技术实施例所提供的基于goa的显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。