阵列基板、显示面板和显示装置的制作方法

1.本技术属于阵列基板技术领域，尤其涉及一种阵列基板、显示面板和显示装置。


背景技术：

2.随着显示技术的不断发展，人们对于显示屏的品质需求也不断提升，其中对于大视角的需求就尤为明显，所以各家公司纷纷采取各种方式提升大视角，其中多畴像素结构应运而生。
3.多畴像素结构中，像素电极中划分为不同方向的多个显示畴，阵列基板空间有限。
4.同时，为了改善视觉色差或者视觉色偏，通常将子像素区分为主像素和次像素，主像素和次像素均沿行方向依次排布，主像素包括主像素电极和主薄膜晶体管，次像素包括次像素电极、次薄膜晶体管和电荷共享薄膜晶体管，主薄膜晶体管为主像素电极充电、次薄膜晶体管为次像素电极充电、电荷共享薄膜晶体管为次像素电极放电，从而使得主像素和次像素产生不同的电位，以增大视角，其中，电荷共享薄膜晶体管与阵列基板上的公共电极连接，通过公共电极放电，导致公共电极贯穿连接于每列的各电荷共享薄膜晶体管，降低了阵列基板的开口率。


技术实现要素：

5.本技术的目的在于提供一种阵列基板，通过将电荷共享薄膜晶体管连接至同列另一行的子像素的主像素电极，提升阵列基板的开口率以及提高充电率。
6.本技术实施例的第一方面提出了一种阵列基板，包括多条数据线、多条扫描线和像素阵列，所述数据线用于输入对应极性的数据信号，所述扫描线用于逐行输入行开启信号，所述像素阵列包括阵列排布的子像素，每一子像素包括分别与同一所述数据线和同一所述扫描线连接的主像素和次像素；
7.所述主像素包括主像素电极和主薄膜晶体管，所述主像素电极通过所述主薄膜晶体管对应连接所述数据线和所述扫描线；
8.所述次像素包括次像素电极、次薄膜晶体管和电荷共享薄膜晶体管；
9.所述次像素电极通过所述次薄膜晶体管对应连接所述数据线和所述扫描线；
10.所述电荷共享薄膜晶体管的栅极与对应所述扫描线连接，所述电荷共享薄膜晶体管的漏极与所述次像素电极连接，所述电荷共享薄膜晶体管的源极通过导电结构与同列另一行的所述子像素的主像素电极连接，其中，本行所述子像素和同列另一行的所述子像素依次逐行驱动。
11.可选地，所述导电结构与所述主像素电极异层设置，所述主像素电极与所述次像素电极同层设置，所述导电结构沿同列当前行的次像素电极的竖直主干的正下方延伸，并通过过孔连接同列下一行的所述主像素电极。
12.可选地，所述主像素电极和所述次像素电极分别包括四个显示畴；
13.所述主像素电极包括临近同列上一行的次像素电极的两个同行的第一显示畴和
第二显示畴，以及远离同列上一行的次像素电极的两个同行的第三显示畴和第四显示畴；
14.所述导电结构沿同列当前行的次像素电极的竖直主干的下方延伸至同列下一行的所述主像素电极中的第一显示畴和第二显示畴的边缘中心点的正下方，并通过过孔连接所述主像素电极。
15.可选地，所述主像素电极和所述次像素电极分别包括四个显示畴；
16.所述导电结构沿同列当前行的次像素电极的竖直主干的下方延伸至同列下一行的所述主像素电极的四个显示畴的中心位置的正下方，并通过过孔连接所述主像素电极。
17.可选地，所述导电结构与所述主像素电极异层设置，所述主像素电极与所述次像素电极同层设置，所述阵列基板还包括：
18.第一公共电极，各所述主像素电极与所述第一公共电极边缘部分重叠形成主存储电容，各所述次像素电极与所述第一公共电极边缘部分重叠形成次存储电容；
19.所述导电结构与所述第一公共电极异层设置；
20.所述导电结构沿所述第一公共电极的正上方或者正下方延伸，并通过过孔连接至同列下一行的所述主像素电极的对应显示畴的边缘位置。
21.可选地，所述导电结构还沿所述同列下一行的所述主像素电极的水平主干的下方延伸，并通过过孔连接至所述主像素电极的对应显示畴的中心位置。
22.可选地，所述导电结构与所述主像素电极异层设置，所述主像素电极与所述次像素电极同层设置，所述导电结构与所述数据线异层设置；
23.所述导电结构沿同列子像素共同连接的所述数据线的正上方或者正下方延伸，并连接至同列下一行的所述主像素电极的对应显示畴的边缘位置。
24.可选地，所述导电结构还沿所述同列下一行的所述主像素电极的水平主干的下方延伸，并通过过孔连接至所述主像素电极的对应显示畴的中心位置。
25.本技术实施例的第二方面提出了一种显示面板，包括彩膜基板、液晶层和如上所述的阵列基板，所述液晶层设置于所述彩膜基板和所述阵列基板之间。
26.本技术实施例的第三方面提出了一种显示装置，包括背光模组、显示面板驱动电路和如上所述的显示面板，所述显示面板驱动电路与所述显示面板对应连接，所述背光模组与所述显示面板相对设置。
27.本技术实施例与现有技术相比存在的有益效果是：阵列基板中，每一子像素的电荷共享薄膜晶体管的源极通过导电结构与同列另一行的子像素的主像素电极连接，本行子像素与同列另一行的子像素逐行驱动，电荷共享薄膜晶体管通过另一行的主像素电极放电，原贯穿结构的公共电极变成多条分段的导电结构，提升了阵列基板的开口率，同时，对另一行的主像素电极实现预充电，提升主像素的充电率，提升显示面板的显示效果。
附图说明
28.图1为本技术实施例一提供的阵列基板的电路示意图；
29.图2为本技术实施例一提供的阵列基板的充电波形示意图；
30.图3为本技术实施例二和实施例三提供的阵列基板的结构示意图；
31.图4为本技术实施例二和实施例三提供的阵列基板的剖面结构示意图；
32.图5为本技术实施例四提供的阵列基板的结构示意图；
33.图6为本技术实施例四提供的阵列基板的剖面结构示意图；
34.图7为本技术实施例五提供的阵列基板的第一种结构示意图；
35.图8为本技术实施例五提供的阵列基板的剖面结构示意图；
36.图9为本技术实施例五提供的阵列基板的第二种结构示意图；
37.图10为本技术实施例六提供的阵列基板的第一种结构示意图；
38.图11为本技术实施例六提供的阵列基板的剖面结构示意图；
39.图12为本技术实施例六提供的阵列基板的第二种结构示意图；
40.图13为本技术实施例七提供的显示面板的结构示意图；
41.图14为本技术实施例八提供的显示装置的结构示意图。
42.其中，图中各附图标记为:
43.100-显示面板，200-显示面板驱动电路，300-背光模组，1-阵列基板，2-彩膜基板，3-液晶层，10-子像素，20-数据线，30-扫描线，11-主像素，12-次像素，13-导电结构，14-走线区，15-过孔，111-主像素电极，112-公共电极，121-次像素电极，t1-主薄膜晶体管，t2-次薄膜晶体管，t3-电荷共享薄膜晶体管，c1-主液晶电容，c2-次液晶电容，cf_com-彩膜基板的公共电极。
具体实施方式
44.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
45.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
46.实施例一
47.本技术实施例的第一方面提出了一种阵列基板1。
48.阵列基板1包括多条数据线20、多条扫描线30和像素阵列，多条数据线20沿水平方向间隔排布，多条扫描线30沿竖直方向依次排布，数据线20和扫描线30交叉设置，数据线20用于输入对应极性的数据信号，扫描线30用于逐行输入行开启信号，像素阵列包括阵列排布的子像素10，子像素10对应连接数据线20和扫描线30，并受控充电或者放电。
49.其中，如图1所示，每一子像素10包括分别与同一数据线20和同一扫描线30连接的主像素11和次像素12；
50.主像素11包括主像素电极111和主薄膜晶体管t1，主像素电极111通过主薄膜晶体管t1对应连接数据线20和扫描线30；
51.次像素12包括次像素电极121、次薄膜晶体管t2和电荷共享薄膜晶体管t3；
52.次像素电极121通过次薄膜晶体管t2对应连接数据线20和扫描线30；
53.电荷共享薄膜晶体管t3的栅极与对应扫描线30连接，电荷共享薄膜晶体管t3的漏极与次像素电极121连接，电荷共享薄膜晶体管t3的源极通过导电结构13与同列另一行的子像素10的主像素电极111连接，其中，本行子像素10和同列另一行的子像素10依次逐行驱
动。
54.本实施例中，主薄膜晶体管t1的栅极连接该子像素10对应的扫描线30，主薄膜晶体管t1的源极连接该子像素10对应的数据线20，主薄膜晶体管t1的漏极与主像素电极111连接，主像素电极111与彩膜基板2的公共电极cf_com形成主液晶电容c1。
55.次薄膜晶体管t2栅极连接该子像素10对应的扫描线30，次薄膜晶体管t2的源极连接该子像素10对应的数据线20，次薄膜晶体管t2的漏极与次像素电极121连接，次像素电极121与彩膜基板2的公共电极cf_com形成次液晶电容c2。
56.电荷共享薄膜晶体管t3的栅极与该子像素10对应的扫描线30连接，电荷共享薄膜晶体管t3的漏极与该子像素10的次像素电极121连接，电荷共享薄膜晶体管t3的源极通过导电结构13与同列另一行的子像素10的主像素电极111连接。
57.其中，本行子像素10和同列另一行的子像素10依次逐行驱动，即本行子像素10在前输入行开启信号，另一行子像素10在后输入行开启信号，实现依次逐行开启对应薄膜晶体管并输入对应的数据信号，从而实现主薄膜晶体管t1为主像素电极111充电、次薄膜晶体管t2为次像素电极121充电、电荷共享薄膜晶体管t3为次像素电极121放电，从而使得主像素11和次像素12产生不同的电位，以增大视角。
58.电荷共享薄膜晶体管t3通过另一行待驱动的子像素10的主像素电极111实现放电工作，参考图2，相对原贯穿结构的公共电极，放电结构变成多条分段的导电结构13，提升了阵列基板1的开口率。
59.同时，电荷共享薄膜晶体管t3放电至另一行待驱动的子像素10的主像素电极111，为另一行的主像素电极111进行预充电，另一行的主像素电极111的充电能力增强，充电率提高，从而提升显示面板100的显示效果。
60.如图2所示，第n行扫描线30输入行开启信号时，子像素10的主像素电极111和次像素电极121进行充电，输入的数据信号的极性和第n 1行子像素10输入的数据信号的极性是相反的，所以第n行的电荷共享薄膜晶体管t3朝着相反极性的第n 1行的子像素10的主像素电极111放电。
61.第n 1行扫描线30输入行开启信号时，所要充的数据信号和第n行的数据信号极性相同，所以第n行电荷共享薄膜晶体管t3的放电即为对第n 1行的主像素电极111的预充电，第n 1行的主像素电极111的充电能力增强，充电率提高，从而提升显示面板100的显示效果。
62.并且，在第n 1行子像素10充电时，第n行的各薄膜晶体管关闭，对第n行的充电不会产生影响。
63.其中，根据扫描方向，本行子像素10的电荷共享薄膜晶体管t3可与上一行的子像素10的主像素电极111连接，或者与下一行的子像素10的主像素电极111连接，具体连接位置根据需求对应设计，在此不做具体限制。
64.导电结构13与另一行的主像素电极111的连接方式可根据预充电效果、走线需求对应选择，例如连接至另一行的主像素电极111的边缘位置，或者中心位置，具体方式不限。
65.同时，导电结构13可采用可采用对应类型材料，为了保证显示效果以及放电效果，导电结构13为铟锡氧化物半导体透明导电膜(indium tin oxides，ito)。
66.可选地，每一子像素10还包括走线区14，走线区14位于每一子像素10的主像素电
极111和次像素电极121之间；
67.扫描线30、主薄膜晶体管t1、次薄膜晶体管t2和电荷共享薄膜晶体管t3对应设置于走线区14，各走线区14横贯各列子像素10的主像素电极111和次像素电极121的中间区域，形成相邻行的走线区14，扫描线30沿行方向无需弯折设置，简化阵列基板1的制程。
68.本技术实施例与现有技术相比存在的有益效果是：阵列基板1中，每一子像素10的电荷共享薄膜晶体管t3的源极通过导电结构13与同列另一行的子像素10的主像素电极111连接，本行子像素10与同列另一行的子像素10逐行驱动，电荷共享薄膜晶体管t3通过另一行的主像素电极111放电，原贯穿结构的公共电极变成多条分段的导电结构13，提升了阵列基板1的开口率，同时，对另一行的主像素电极111实现预充电，提升主像素11的充电率，提升显示面板100的显示效果。
69.实施例二
70.基于实施例一的基础上进行细化和优化，如图3和图4所示，导电结构13与主像素电极111异层设置，主像素电极111与次像素电极121同层设置，导电结构13沿同列当前行的次像素电极121的竖直主干的正下方延伸，并通过过孔15连接同列下一行的主像素电极111。
71.本实施例中，主像素电极111和次像素电极121中具有条状的竖直主干，竖直主干将主像素电极111和次像素电极121分别划分为两边大小相等的显示畴，主像素电极111和次像素电极121还包括条状的水平主干，竖直主干和水平主干中心垂直相交，且将像素电极平均分为四个显示畴，导电结构13沿同列上一行的次像素电极121的竖直主干的下方异层延伸连接同列下一行的主像素电极111，导电结构13沿像素电极的显示畴的中间位置走线，导电结构13与像素电极形成的存储电容保持稳定状态，不影响显示效果。
72.其中，导电结构13与像素电极的过孔位置可对应设置，可设置于主像素电极111的边缘侧，或者内部中心点。
73.实施例三
74.基于实施例二的基础上进行细化和优化，为了简化阵列基板1的制程和结构，导电结构13与像素电极的过孔位置设置于主像素电极111的边缘侧，具体地，主像素电极111和次像素电极121分别包括四个显示畴；
75.主像素电极111包括临近同列上一行的次像素电极121的两个同行的第一显示畴和第二显示畴，以及远离同列上一行的次像素电极121的两个同行的第三显示畴和第四显示畴；
76.请继续参阅图3和图4，导电结构13沿同列当前行的次像素电极121的竖直主干的下方延伸至同列下一行的主像素电极111中的第一显示畴和第二显示畴的边缘中心点的正下方，并通过过孔15连接主像素电极111，过孔15位置可直接在同列相邻行的间隙设置，不影响主像素电极111和次像素电极121对应的显示畴，保证显示面板100的整体显示效果，同时，缩短了每段导电结构13的长度，且仅需从次像素电极121下方走线，简化了阵列基板1的制程和结构。
77.实施例四
78.基于实施例二的基础上进行细化和优化，为了保证主像素电极111的每一显示畴的充电效果，保持相同的充电率，在另一实施例中，如图5和图6所示，导电结构13沿同列当
前行的次像素电极121的竖直主干的下方延伸至同列下一行的主像素电极111的四个显示畴的中心位置的正下方，并通过过孔15连接主像素电极111。
79.本实施例中，过孔15位置设置于主像素电极111四个显示畴的中心位置，当共享薄膜晶体管t3通过导电结构13放电至主像素电极111时，过孔15位置相当于充电端，每一显示畴相对于充电端具有同等大小的路径，电荷达到每一显示畴对应位置时间相等，充电效率相同，保证显示效果。
80.实施例五
81.基于实施例一的基础上进行细化和优化，如图7和图8所示，导电结构13与主像素电极111异层设置，主像素电极111与次像素电极121同层设置，阵列基板1还包括：
82.第一公共电极112，各主像素电极111与第一公共电极112边缘部分重叠形成主存储电容，各次像素电极121与第一公共电极112边缘部分重叠形成次存储电容；
83.导电结构13与第一公共电极112异层设置；
84.导电结构13沿第一公共电极112的正上方或者正下方延伸，并通过过孔15连接至同列下一行的主像素电极111的对应显示畴的边缘位置。
85.本实施例中，各主像素电极111与第一公共电极112边缘部分重叠形成主存储电容，各次像素电极121与第一公共电极112边缘部分重叠形成次存储电容，确保子像素10在主薄膜晶体管t1和次薄膜晶体管t2关闭状态下画面正常显示，各第一公共电极112接入相同大小的公共电极电压信号，保证公共电极电压信号的稳定性，并且阵列基板1上的第一公共电极112与彩膜基板2上的公共电极cf_com的电压信号相同，从而屏蔽像素边缘的不规律电场，避免液晶分子导向紊乱出现暗纹。
86.同时，由于第一公共电极112分布于阵列基板1的各主像素11和次像素12的边缘，导电结构13跟随第一公共电极线112并从同列上一行的子像素的次像素电极121连接至同列下一行的主像素电极111，方便布线，同时可简化阵列基板1的制程，同时，连接至显示畴的边缘位置时，不影响主像素电极111和次像素电极121对应的显示畴，保证显示面板100的整体显示效果。
87.进一步地，为了保证主像素电极111的每一显示畴的充电效果，保持相同的充电率，如图9所示，导电结构13还沿同列下一行的主像素电极111的水平主干的下方延伸，并通过过孔15连接至主像素电极111的对应显示畴的中心位置，当共享薄膜晶体管t3通过导电结构13放电至主像素电极时，过孔15位置相当于充电端，每一显示畴相对于充电端具有同等大小的路径，电荷达到每一显示畴对应位置时间相等，充电效率相同，保证显示效果。
88.实施例六
89.基于实施例一的基础上进行细化和优化，如图10和图11所示，导电结构13与主像素电极111异层设置，主像素电极111与次像素电极121同层设置，导电结构13与数据线20异层设置；
90.导电结构13沿同列子像素10共同连接的数据线20的正上方或者正下方延伸，并连接至同列下一行的主像素电极111的对应显示畴的边缘位置。
91.本实施例中，同列的主像素11和次像素12与同一数据线20连接，因此，导电结构13跟随数据线20的走线路径走线，可简化阵列基板1的制程，方便走线，同时，连接至显示畴的边缘位置时，不影响主像素电极111和次像素电极121对应的显示畴，保证显示面板100的整
体显示效果。
92.进一步地，为了保证主像素电极111的每一显示畴的充电效果，保持相同的充电率，如图12所示，导电结构13还沿同列下一行的主像素电极111的水平主干的下方延伸，并通过过孔15连接至主像素电极111的对应显示畴的中心位置，当共享薄膜晶体管t3通过导电结构13放电至主像素电极111时，过孔15位置相当于充电端，每一显示畴相对于充电端具有同等大小的路径，电荷达到每一显示畴对应位置时间相等，充电效率相同，保证显示效果。
93.实施例七
94.本技术还提出一种显示面板100，如图13所示，该显示面板100包括彩膜基板2、液晶层3以及阵列基板1，该阵列基板1的具体结构参照上述实施例，由于本显示面板100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
95.本实施例中，彩膜基板2包括上偏光片、彩色滤光片、公共电极cf_com以及上配向层，阵列基板1包括下配向层、驱动层以及下偏光片，其中，驱动层为薄膜晶体管驱动层，驱动层用于配合公共电极层驱动液晶层3的液晶分子，阵列基板1上设置有对应的数据线20、扫描线30、像素阵列和第一公共电极。
96.实施例八
97.本技术还提出一种显示装置，如图14所示，该显示装置包括背光模组300、显示面板驱动电路200和显示面板100，该显示装置的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，显示面板驱动电路200与显示面板100对应连接，背光模组300与显示面板100相对设置。
98.本实施例中，显示面板驱动电路200包括源极驱动电路、栅极驱动电路和公共电极电压电路，还可包括驱动所需的时序控制器和电源管理集成电路，时序控制器控制源极驱动电路和栅极驱动电路逐行扫描，同时，公共电极电压电路获取电源管理集成电路输出的模拟电压，并转换为对应大小的公共电极电压信号并通过阵列基板1等结构输出至彩膜基板2的公共电极cf_com，以及输出至阵列基板1上的第一公共电极112，彩膜基板2的公共电极cf_com上的公共电极电压信号与源极驱动电路输出的数据信号配合驱动液晶分子，并配合背光模组300显示对应的图像信息。
99.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。