电流导引型数模转换器中的嵌入式可变输出功率(VOP)的制作方法

电流导引型数模转换器中的嵌入式可变输出功率(vop)
技术领域
1.各种实施例一般涉及数模转换器(dac)。


背景技术：

2.在各种电子系统中，信息可以在数字信号格式与模拟信号格式之间转换。例如，经数字编码的数据流可以作为模拟信号传输并且通过数模转换器(dac)转换为模拟格式。
3.dac可以用于多种应用。例如，dac可以用于音乐播放器中，以将数字数据流转换为模拟音频信号。dac还可以用于通信系统。通信系统通过数据链路将数据从发射器传输到接收器。在传输之前，以数字格式编码的数据可以通过dac转换为模拟格式。dac所生成的模拟信号可以被可变增益放大器(vga)放大，然后，模拟信号可以被vga放大。驱动发射器的天线的射频(rf)功率放大器可以将低功率射频信号(例如，经放大的模拟信号)转换为功率更高的信号。在射频功率放大器的输入处施加不同的偏置电压可以使射频功率放大器在不同模式下操作。
4.具有嵌入式可变增益放大器的dac(例如，电流导引型dac)可以应用于发射器，以执行数据格式转换和放大。具有嵌入式可变增益放大器的dac的性能可能取决于各种因素，诸如例如，dac的分辨率、线性性能和转换速度。


技术实现要素：

5.设备和相关方法涉及通过调整相对于施加到可编程尾电流源的尾电流控制信号处于相反极性的施加到可编程分路电流源对的分路电流控制信号，来将dac中的开关单元的总电流维持在可控操作点。在一个说明性示例中，总电流可以流过开关单元的差分支路。例如，该可编程分路电流源对可以被配置为补偿对可编程尾电流源的调整。在一个说明性示例中，尾电流和分路电流可以流过共源共栅晶体管对。在各种示例中，控制可编程分路电流源以补偿对尾电流源的调整可以例如准许受控共模电压或操作点，以便在更宽泛的输出电压动态范围内降低设备电压应力。
6.各种实施例可以实现一个或多个优点。例如，一些实施例可以允许独立于板级电源设置dac的输出功率。因此，连接到dac的功率放大器(例如，rf功率放大器)可以接收不同的偏置电压以满足不同的设计规范。此外，dac的输出功率在操作期间可以是动态可编程的，使得dac中的共源共栅晶体管所承受的电(例如，电压)应力可以被管理。因而，可以有利地提高dac的可靠性。
7.一些实施例还可以包括一种耦合到偏置节点电压和晶体管差分对的漏电极的可变电阻网络。因此，dac的输出功率范围可能会扩宽。在一些实施例中，差分电阻网络可以是可编程的，以进一步调整供应给晶体管差分对的漏电极的偏置节点电压。因此，dac的输出功率范围可以进一步扩宽，同时保持板级电源恒定。在包含电容的一些实施例中，可以有利地提高dac的高频性能。在一些实施例中，两个可编程分路电流源也可以用于增强dac的线性性能。
8.在一个示例性方面中，一种电路包括(a)开关单元电路，包括至少一个开关单元，该至少一个开关单元中的每个开关单元具有(a1)晶体管差分对，这些晶体管具有相应的第一控制节点和第二控制节点、相应的第一分路节点和第二分路节点、以及尾电流节点；(a2)可编程尾电流源，具有两个端子，被配置为汲取与尾电流控制信号成比例的电流，其中一个端子耦合到尾电流节点而另一端子耦合到预定参考电压；(a3)第一可编程分路电流源，具有两个端子，被配置为汲取与第一分路电流控制信号成比例的电流，其中一个端子耦合到第一分路节点而另一端子耦合到预定参考电压；以及(a4)第二可编程分路电流源，具有两个端子，被配置为汲取与第二分路电流控制信号成比例的电流，其中一个端子耦合到第二分路节点而另一端子耦合到预定参考电压。该电路还包括(b)差分电阻对，耦合在偏置节点与晶体管差分对的对应分路节点之间。第一可编程分路电流源和第二可编程分路电流源被配置为：通过将第一分路电流控制信号和第二分路电流控制信号调整为相对于尾电流控制信号处于相反极性，来将开关单元的总电流维持在可控操作点，来补偿对尾电流的调整。
9.在一些实施例中，至少一个开关单元中的每个开关单元还可以包括(a5)共源共栅晶体管对，耦合在差分电阻对的对应电阻与晶体管差分对的对应分路节点之间。在一些实施例中，该电路还可以包括控制电路，该控制电路被配置为根据预定电路参数来生成第一分路电流控制信号和第二分路电流控制信号。在一些实施例中，电路参数还可以包括第一电阻和第二电阻的电阻值。
10.在一些实施例中，控制电路还可以包括处理引擎和耦合到处理引擎并包含指令程序的数据存储部，当由处理引擎执行时，这些指令程序使得处理引擎执行操作以响应于第一查找表而生成第一分路控制信号和第二分路控制信号，该第一查找表根据尾电流控制信号存储针对分路电流控制信号的一个或多个预定设置。
11.在一些实施例中，电路还可以包括(c)可编程电阻，耦合在电源节点与偏置节点之间，其中可编程电阻包括可变电阻，该可变电阻被配置为响应于可变电阻编程信号(vrps)，将偏置节点处的电压调整到预定电阻值集合中的一个电阻值。在一些实施例中，控制电路还可以被配置为响应于存储针对vrps的一个或多个预定设置的第二查找表，生成vrps。在一些实施例中，电路参数还可以包括偏置节点处的电压值。在一些实施例中，电路还可以包括电容，该电容被布置为与可编程电阻的至少一部分并联配置。在一些实施例中，第一分路控制信号和第二分路控制信号可以相对于彼此独立可控的。
12.在另一示例性方面中，一种方法包括(a)提供晶体管差分对，该晶体管差分对具有相应的第一控制节点和第二控制节点、相应的第一分路节点和第二分路节点、以及尾电流节点；(b)提供具有两个端子的可编程尾电流源，将可编程尾电流源配置为汲取与尾电流控制信号成比例的电流，将一个端子耦合到尾电流节点而将另一端子耦合到预定参考电压；(c)提供具有两个端子的第一可编程分路电流源，将第一可编程分路电流源配置为汲取与第一分路电流控制信号成比例的电流，将一个端子耦合到第一分路节点而将另一端子耦合到预定参考电压；(d)提供具有两个端子的第二可编程分路电流源，将第二可编程分路电流源配置为汲取与第二分路电流控制信号成比例的电流，并且将一个端子耦合到第二分路节点而将另一端子耦合到预定参考电压；以及(e)在偏置节点与晶体管差分对的对应分路节点之间耦合差分电阻对。第一可编程分路电流源和第二可编程分路电流源被配置为：通过将第一分路电流控制信号和第二分路电流控制信号调整为相对于尾电流控制信号处于相
反极性，来将开关单元的总电流维持在可控操作点，来补偿对尾电流的调整。
13.在一些实施例中，该方法还可以包括：(f)在差分电阻对的对应电阻与晶体管差分对的对应分路节点之间耦合共源共栅晶体管对。在一些实施例中，该方法还可以包括：将控制电路配置为根据预定电路参数生成第一分路电流控制信号和第二分路电流控制信号。在一些实施例中，其中电路参数还可以包括第一电阻和第二电阻的电阻值。在一些实施例中，控制电路可以包括处理引擎和耦合到处理引擎并包含指令程序的数据存储部，当由处理引擎执行时，这些指令程序使得处理引擎执行操作以响应于第一查找表而生成第一分路器电流控制信号和第二分路器电流控制信号，该第一查找表根据尾电流控制信号存储针对分路电流控制信号的一个或多个预定设置。
14.在一些实施例中，该方法还可以包括：提供耦合在电源节点与偏置节点之间的可编程电阻，其中可编程电阻包括可变电阻，该可变电阻被配置为响应于可变电阻编程信号(vrps)，将偏置节点处的电压调整到预定电阻值集合中的一个电阻值。在一些实施例中，控制电路还可以被配置为响应于存储vrps的一个或多个预定设置的第二查找表，生成vrps。在一些实施例中，电路参数还可以包括偏置节点处的电压值。在一些实施例中，该方法还可以包括：提供以与可编程电阻的至少一部分并联配置布置的电容。在一些实施例中，第一分路控制信号和第二分路控制信号可以相对于彼此独立可控的。
15.各种实施例的细节在附图和以下描述中得以阐述。根据描述和附图以及权利要求，其他特征和优点将是显而易见的。
附图说明
16.图1描绘了可以在其上实现所公开的电路和过程的示例性可编程集成电路(ic)。
17.图2描绘了在通信系统中实现的示例性数模转换器(dac)。
18.图3描绘了电流导引型dac的示例性架构。
19.图4a描绘了参考图3所描述的dac的示例性控制电路。
20.图4b描绘了用于实现参考图3所描述的dac的示例性方法的流程图。
21.图5描绘了电流导引型dac的另一示例性架构。
22.图6描绘了用于参考图5所描述的dac的另一示例性控制电路。
23.图7描绘了由控制电路执行以调整参考图5所描述的dac的电路设置的示例性方法的流程图。
24.图8描绘了电流导引型dac的另一示例性架构。
25.图9图示了可以在其上实现所公开的电路和过程的另一示例性片上系统(soc)。
26.各图中相同的附图标记表示相同的元件。
具体实施方式
27.设备和相关方法涉及通过调整相对于施加到可编程尾电流源的尾电流控制信号处于相反极性的施加到可编程分路电流源对的分路电流控制信号，来将dac中的开关单元的总电流维持在可控操作点。在一个说明性示例中，总电流可以流过开关单元的差分支路。例如，该可编程分路电流源对可以被配置为补偿对可编程尾电流源的调整。在一个说明性示例中，尾电流和分路电流可以流过共源共栅晶体管对。在各种示例中，控制可编程分路电
流源以补偿对尾电流源的调整可以例如准许受控共模电压或操作点，以便在更宽泛的输出电压动态范围内降低设备电压应力。
28.为了帮助理解，本文档组织如下。参考图1简要介绍适用于执行数据通信和信号转换的示例性平台(例如，fpga)。其次，参考图2至图4b，对可以生成不同输出电压的示例性数模转换器(dac)、可以用于为电流源提供控制信号以对dac进行编程以生成不同输出电压的示例性控制电路以及实现dac的方法进行了讨论。参考图5至图8，讨论转向dac的其他示例性实施例、控制电路以及如何工作以生成用于电流源的控制信号以对dac进行编程的示例性方法。最后，参考图9，简要介绍了适用于执行数据通信和信号转换的另一示例性平台(例如，soc)。
29.图1描绘了可以在其上实现所公开的电路和过程的示例性可编程集成电路(ic)。可编程ic 100包括fpga逻辑。可编程ic 100可以使用各种可编程资源实现并且可以被称为片上系统(soc)。fpga逻辑的各种示例可以包括阵列中的几种不同类型的可编程逻辑块。
30.例如，图1图示了包括大量不同的可编程图块的可编程ic 100，这些可编程图块的可编程ic 100包括多千兆位收发器(mgt)101、可配置逻辑块(clb)102、随机存取存储器(bram)块103、输入/输出块(iob)104、配置和时钟逻辑(config/clock)105、数字信号处理块(dsp)106、专用输入/输出块(i/o)107(例如，时钟端口)和其他可编程逻辑108(例如，数字时钟管理器、模数转换器、系统监测逻辑)。可编程ic 100包括专用处理器块(proc)110。可编程ic 100可以包括内部和外部重配置端口(未示出)。
31.在各种示例中，可以使用mgt 101来实现串行器/解串器。mgt 101可以包括各种数据串行器和解串器。数据串行器可以包括各种多路复用器实现方式。数据解串器可以包括各种解复用器实现方式。
32.在fpga逻辑的一些示例中，每个可编程图块包括可编程互连元件(int)111，该可编程互连元件(int)111具有去往和来自每个相邻图块中的对应互连元件的标准化互连124。因此，可编程互连元件一起实现了所图示的fpga逻辑的可编程互连结构。如图1中包括的示例所示，可编程互连元件int 111包括去往和来自同一图块内的可编程逻辑元件的内部连接120。如图1中包括的示例所示，可编程互连元件int 111包括去往和来自同一图块内的可编程互连元件int 111的内部int连接122。
33.例如，clb 102可以包括可以被编程以实现用户逻辑的可配置逻辑元件(cle)112以及单个可编程互连元件int 111。bram 103可以包括bram逻辑元件(brl)113和一个或多个可编程互连元件。在一些示例中，包括在图块中的互连元件的数目可能取决于图块的高度。在所描画的实现方式中，bram图块的高度与五个clb相同，但还可以使用其他数字(例如，四个)。dsp图块106可以包括dsp逻辑元件(dspl)114和一个或多个可编程互连元件。iob 104可以包括例如输入/输出逻辑元件(iol)115的两个实例和可编程互连元件int 111的一个实例。连接到例如i/o逻辑元件115的实际i/o接合焊盘可以使用层叠在各种所图示的逻辑块上方的金属制造，并且可以不局限于输入/输出逻辑元件115的区域。
34.在所描画的实现方式中，靠近管芯的中心的柱状区域(如图1中的阴影所示)用于配置、时钟和其他控制逻辑。从列延伸的水平区域109将时钟和配置信号分布在可编程ic 100的宽度上。应当指出，对“柱状”区域和“水平”区域的引用相对于以纵向方位查看绘图。
35.利用图1所示的架构的一些可编程ic可能包括附加逻辑块，这些逻辑块破坏了构
成可编程ic的大部分的常规柱状结构。附加逻辑块可以是可编程块和/或专用逻辑。例如，图1所示的处理器块proc110跨越若干列clb 102和bram 103。
36.图1图示了示例性可编程ic架构。列中逻辑块的数目、列的相对宽度、列的数目和次序、列中包含的逻辑块的类型、逻辑块的相对大小以及互连/逻辑实现方式纯粹作为示例提供。例如，在实际可编程ic中，可以在clb 102出现的任何地方包括多于一个相邻列的clb102，以促进用户逻辑的有效实现。
37.在一些实施例中，收发器的一些部分可以嵌入在集成电路(例如，fpga)中以在通信期间执行数据传输和/或数据接收。数模转换器(dac)用于将数字信号转换为模拟信号。可变增益放大器可以嵌入在dac(例如，电流导引型dac)中，以为功率放大器(pa)提供期望输出功率。pa可以放大经调制的信号并且将经调制的信号递送到天线以通过通信介质传输。在一些情形下，期望输出功率可能会有所不同，以使pa在不同模式下工作。通过对dac的电路设置进行编程，可以在不改变板级电源v
dd
的情况下实现不同的输出电压。
38.图2描绘了在通信系统中实现的示例性数模转换器(dac)。在这个所描画的示例中，通信系统200包括基站205。基站205可以用于从一些数据通信设备传输和接收数据。在该示例性示例中，基站205向便携式通信设备(例如，蜂窝电话)210传输数字信号。基站205包括集成电路(ic)215以执行从基站205到蜂窝电话210的数据通信。ic 215可以包括fpga。
39.在这个所描绘的示例中，ic 215包括数模转换器(dac)230。数字信号225被dac 230接收，并且被转换为模拟信号235。然后，模拟信号235被放大器(例如，功率放大器)240放大以形成经放大的模拟信号245。经放大的模拟信号245被递送到天线250以供通过通信介质(未示出)传输。在一些实施例中，ic 215还可以包括用于在放大之前处理模拟信号235的一个或多个滤波器。
40.dac 230包括锁存器255。锁存器255可以生成栅极控制信号集合。在一些实施例中，dac 230还可以包括解码器(未示出)，该解码器被配置为接收数字信号225并且将数字信号225中的字转换为二进制信号。锁存器255可以耦合到解码器的输出以生成栅极控制信号。dac 230还包括开关单元电路260。栅极控制信号可以用于控制开关单元电路260中的开关。dac 230还包括用作开关单元电路260的端接电阻的差分电阻网络265。在无线电应用中，依据数据要传输的距离，差分模拟数据信号的幅度可能会发生改变。因此，可以调整dac230的输出功率以完成传输。开关单元电路260被设计为动态调整dac 230的输出功率。参考图3对dac架构的示例进行更详细的描述。在一些实施例中，dac 230还可以包括用于进一步调整输出功率的可变电阻网络270。参考图5对具有可变电阻网络的dac架构的示例进行更详细的描述。ic 215包括控制电路275，该控制电路275被配置为控制开关单元电路260的设置以动态调整dac 230的输出功率。参考图4a对控制电路275的示例进行更详细的描述。
41.图3描绘了电流导引型dac的示例性架构。在这个所描绘的示例中，电流导引型dac 230包括为开关单元电路260生成栅极控制信号的锁存器255。在这个所描绘的示例中，锁存器255包括多个锁存器切片。电流导引型dac 230还包括开关单元电路260。二进制信号可以被施加到开关单元电路260中的开关以将电流调节到电流导引型dac 230的正输出。在这个实施例中，开关单元电路260包括开关单元310的多个切片(例如，四个切片)。在一些实施例中，开关单元电路260可以包括并联连接的1和128之间的开关单元。例如，开关单元电路260
可以包括并联连接的63个开关单元。锁存器255中的每个锁存器切片可以为开关单元电路260中的开关单元生成对应栅极控制信号集合。例如，锁存器256的第一切片生成开关单元电路260中的第一开关单元310的栅极控制信号305a和305b。
42.开关单元310包括第一开关/晶体管(例如，mosfet、bjt)对。第一开关对包括第一晶体管315和第二晶体管320。在这个所描绘的示例中，第一晶体管对315和320是n型金属氧化物半导体场效应晶体管(nmosfet)。第一晶体管315和第二晶体管320具有各自的控制节点(例如，栅电极)cp和cn，在这些控制节点上，各自的栅极控制信号305a、305b(例如，差分栅极电压)被接收。第一晶体管对还具有各自的第一分路节点(例如，漏极)sp和第二分路节点sn以及源极。第一nmosfet 315和第二nmosfet 320的两个源极在尾电流节点tc处耦合。
43.开关单元310还包括耦合在尾电流节点tc与预定参考电压(例如，gnd)之间的可编程尾电流源335a。具有幅度i
dac
的电流被供应给可编程尾电流源335a。尾电流控制信号(tccs)被施加到可编程尾电流源335a以对幅度i
dac
进行编程。开关单元310还包括耦合在第一分路节点sp与预定参考电压(例如，gnd)之间的第一可编程分路电流源335b。第一分路电流控制信号(sccs1)被施加到第一可编程分路电流源335b以对第一电流幅度i
shunt1
进行编程。开关单元310还包括耦合在第二分路节点sn与预定参考电压(例如，gnd)之间的第二可编程分路电流源335c。第二分路电流控制信号(sccs2)被施加到第二可编程分路电流源335b以对第二电流幅度i
shunt2
进行编程。因此，流过开关单元310的总电流可以表示为i
total
＝i
dac
i
shunt1
i
shunt2
。两个可编程分路电流源可能具有不同的电流值以抵消不对称性能。
44.第一可编程分路电流源和第二可编程分路电流源335b至335c被配置为通过调整相对于尾电流控制信号处于相反极性的第一分路电流控制信号和第二分路电流控制信号，来将开关单元的总电流维持在可控操作点，来补偿对尾电流的调整。通过调整分路电流幅度i
shunt1
和i
shunt2
，可以动态调整流过开关315和320的电流，差分输出电压v
outp
和v
outn
可以是可编程的，而共模电压v
cm
可以维持恒定或处于预定可控操作点。
45.在一些实施例中，第一可编程分路电流源335b和第二可编程分路电流源335c可以由相同的分路电流控制信号控制以具有相同的幅度i
shunt
，并且流过开关单元310的总电流可以表达为i
total
＝i
dac
2i
shunt
。在一些实施例中，两个可编程分路电流源335b至335c还可以用于提高dac 230的线性性能。在一些实施例中，可编程尾电流源335a的另一端子可以耦合到接地电位gnd，并且第一可编程分路电流源和第二可编程分路电流源335b至335c可以耦合到不同的参考电压，以降低两个可编程分路电流源335b至335c两端的电压应力。
46.在这个所描绘的示例中，开关单元310还包括共源共栅晶体管对325和330。在这个所描绘的示例中，共源共栅晶体管325和330是nmosfet。共源共栅晶体管325和330的两个源极耦合到相应的第一分路节点sp和第二分路节点sn。共源共栅晶体管325和330可以降低米勒效应，并且进一步调节dac 230的输出节点op和on处的电压v
outp
和v
outn
。共源共栅晶体管325和330的各自栅极被配置为接收使能信号(未示出)。在一些实施例中，开关和晶体管可以是p沟道金属氧化物半导体场效应晶体管(pmosfet)。
47.dac 230还包括差分电阻网络265。差分电阻网络265耦合在板级电源v
dd
与开关单元电路260之间。差分电阻网络265包括耦合到共源共栅晶体管325和330的相应漏极的第一端接电阻340和第二端接电阻345。流过共源共栅晶体管325的电流的幅度可能为i
casp
，并且流过共源共栅晶体管330的电流的幅度可能为i
casn
。
48.当栅极控制信号305a至305b是0或1时，两个栅极控制信号305a至305b可以通过左端接电阻340将第一开关单元310中的电流调节到左侧或通过右端接电阻345调节到右侧。通过对两个可编程分路电流源335b和335c的电流幅度(例如，i
shunt1
、i
shunt2
)进行编程，可以动态调整可编程尾电流源335a的电流幅度i
dac
，而不改变共模电压v
cm
。因此，可以根据栅极控制信号305a和305b调整差分输出电压v
outp
和v
outn
，因而，可以在不改变开关单元310的板级电源v
dd
情况下调整输出功率(例如，差分输出电压v
outdiff
＝v
outp-v
outn
)，并且共模输出电压v
cm
可以保持恒定或进行调整。另外，由于差分输出电压v
outp
和v
outn
是可编程的(例如，v
outp
和v
outn
都被编程为小于或等于2.65v)，所以可以控制共源共栅晶体管325-330所承受的应力，以改善dac的可靠性。
49.图4a描绘了用于参考图3所描述的dac的示例性控制电路。控制电路275包括处理引擎410，该处理引擎410被配置为接收(例如，来自用户的)命令信号405，然后生成sccs1、sccs2和tccs。控制电路275还包括耦合到处理引擎410的非易失性存储器(nvm)415。nvm 415包含指令程序，这些指令程序当由处理引擎410执行时，使得处理引擎执行操作以生成sccs1、sccs2和tccs。参考图4对由处理引擎410执行的示例性操作进行更详细的描述。
50.nvm 415还包括第一查找表(lut)，该lut存储预先计算的电路设置和对应电流源编程信号(例如，sccs1、sccs2和tccs)。例如，第一lut可以包括期望i
dac
值、板级电源v
dd
、端接电阻r
term
、可编程分路电流源i
shunt1
和i
shunt2
的电流值、以及对应电流源编程信号(例如，sccs1＝sccs2和i
shunt1
＝i
shunt2
)，这些电流源编程信号对可编程分路电流源和可编程尾电流源进行编程以获得预定电流值i
dac
和差分输出电压v
outp
和v
outn
。因此，可以设置最大差分输出电压v
outp
和最小差分输出电压v
outn
。例如，当v
dd
＝3v并且端接电阻r
term 340和345均为50ohm时，为了获得期望差分输出电压v
outdiff
(例如，0v、0.12v、0.15v、0.25v、0.4v、0.5v、
……
)，流过两个开关315和320的对应电流幅度i
dac
(例如，20ma，10ma、......)可以通过选择对应电流幅度i
shunt1
和i
shunt2
(例如，2ma、7ma、......)来获得。然后，处理引擎410可以检索对应电流源编程信号(例如，sccs1、sccs2和tccs)，并且将所检索的电流源编程信号(例如，sccs1、sccs2和tccs)施加到可编程分路电流源335b至335c和尾电流源335a，以获得对应电流幅度i
shunt1
、i
shunt2
和i
dac
。因此，可以在不改变板级电源v
dd
的情况下调整输出功率(例如，差分输出电压v
outdiff
＝v
outp-v
outn
)，并且可以保持开关单元310的共模输出电压v
cm
恒定(例如，2.0v)或处于可控操作点(例如，2.2v)。另外，由于差分输出电压v
outp
和v
outn
是可编程的(例如，v
outp
和v
outn
都被编程为小于或等于最大限制(例如，2.65v))，所以可以控制共源共栅晶体管325至330所承受的应力以提高dac的可靠性。
51.图4b描绘了实现参考图3所描述的dac的示例性方法的流程图。对实现dac 230的示例性方法400b(例如，当开关单元电路260具有一个开关单元310时)进行讨论。方法400b包括：在425处，提供晶体管差分对(例如，晶体管差分对315和320)，该晶体管差分对具有相应的第一控制节点和第二控制节点(例如，控制节点cp和cn)、相应的第一分路节点和第二分路节点(例如，分路节点sp和sn)和尾电流节点(例如，尾电流节点tc)。方法400b还包括：在430处，提供第一电流源(例如，可编程尾电流源335a)，该第一电流源与尾电流控制信号(例如，tccs)成比例，并且具有两个端子；将可编程尾电流源335a的一个端子耦合到尾电流节点tc；并且将可编程尾电流源335a的另一端子耦合到预定参考电压(例如，接地电位gnd)。
52.方法400b还包括：在435处，提供第一可编程分路电流源(例如，第一可编程分路电流源335b)，该第一可编程分路电流源与第一分路电流控制信号(例如，sccs1)成比例，并且具有两个端子；将第一可编程分路电流源335b的一个端子耦合到第一分路节点sp；并且将第一可编程分路电流源335b的另一端子耦合到预定参考电压gnd。方法400b还包括：在440处，提供第二可编程分路电流源(例如，第二可编程分路电流源335c)，该第二可编程分路电流源与第二分路电流控制信号(例如，sccs2)成比例，并且具有两个端子；将第二可编程分路电流源335c的一个端子耦合到第二分路节点sn；并且将第二可编程分路电流源335c的另一端子耦合到预定参考电压gnd。
53.方法400b还包括：在445处，提供差分电阻对(例如，差分电阻网络265，具有第一端接电阻340和第二端接电阻345)，该差分电阻对耦合在提供参考电压源(例如，v
dd
)的偏置节点与晶体管差分对315、320的对应分路节点sp、sn之间。例如，第一端接电阻340耦合在电压源v
dd
与第一分路节点sp之间，并且第二端接电阻345耦合在电压源v
dd
与第二分路节点sn之间。
54.方法400b还包括：在450处，将第一可编程分路电流源和第二可编程分路电流源配置为通过调整相对于尾电流控制信号处于相反极性的第一分路电流控制信号和第二分路电流控制信号，来把开关单元的总电流维持在可控操作点，以补偿对尾电流的调整。通过对两个可编程分路电流源335b和335c的电流幅度进行编程，在不改变335a、335b和335c的总共模电流的情况下，可以动态调整可编程尾电流源335a的电流幅度i
dac
。因此，在不改变板级电源v
dd
的情况下，可以调整dac 230的输出功率。
55.图5描绘了电流导引型dac的另一示例性架构。在这个所描绘的示例中，dac 500包括锁存器255、具有可编程分路电流源的开关单元电路260、以及差分电阻网络265。在这个所描绘的示例中，dac500还包括可变电阻网络270。可变电阻网络270是通过偏置节点555与差分电阻网络265连接的共模可变电阻网络。可变电阻网络270的另一端耦合到外部板级电源v
dd
。
56.可以对可变电阻网络270的电阻进行编程以使偏置节点555获得期望电压v
term
。因而，可以调整流过开关单元电路260的总电流。可变电阻网络270包括一个或多个电阻(例如，电阻560、565、570)。可变电阻网络270还包括一个或多个开关(例如，开关575、580、585、590)。一个或多个开关中的每个开关由可变电阻编程信号(vrps)控制。vrps也可以由控制电路275生成。可变电阻网络270中的电阻和开关形成具有不同电阻的多个电阻路径。通过选择不同的vrps，可以获得不同的电阻值。因此，对于流过开关单元的总电流的不同值，在偏置节点555处获得相同的电压v
term
，允许选定增益模式和/或选定信号摆动。
57.在一些实施例中，开关可以是数字开关。在一些实施例中，开关可以是金属氧化物半导体场效应晶体管(mosfet)。在各种实现方式中，可编程可变电阻网络270可以有利地使得dac 500能够以范围得以拓宽的电源电压(例如，v
dd
)进行操作。另外，一些实施例可以自适应地调理信号以匹配负载规范范围。dac 500还包括与可变电阻网络270并联的电容器595。当dac 500在高频下工作时，电容器595可以有利地提高dac 500的性能。
58.通过进一步引入可变电阻网络270，差分电阻网络265和开关单元电路260可以接收独立于外部板级电源v
dd
的可控共模电压，可以对偏置节点555处的电压值v
term
进行编程。dac 500可能能够生成范围得以拓宽的输出功率。因此，可以独立设置差分增益电平，并且
板级电源v
dd
可以针对电流源335a至335c的不同总电流值保持恒定。通过引入可变电阻网络270，可以进一步减少那些晶体管315、320、325、330的可靠性问题。在一些实施例中，可变电阻网络270可以布置在芯片外。在一些实施例中，可变电阻网络270可以由例如fpga215上的硬件资源形成或修改(例如，修整)。
59.图6描绘了用于参考图5所描述的dac的另一示例性控制电路。在这个所描绘的示例中，控制电路600包括处理引擎610，该处理引擎610被配置为接收(例如，来自用户的)命令信号605，然后生成电流源编程信号csps和可变电阻编程信号vrps。控制电路600还包括耦合到处理引擎610的非易失性存储器(nvm)615。nvm 615包含指令程序，这些指令当由处理引擎610执行时，使得处理引擎610执行以下操作：生成电流控制信号(例如，sccs1、sccs2和tccs)和可变电阻编程信号vrps。参考图6对由处理引擎610执行的示例性操作进行更详细的描述。
60.nvm 615还包括第二查找表(lut)，该第二lut存储预先计算的电路设置和对应电流源编程信号。例如，在该第二lut中，第二查找表包含期望i
dac
值、板级电源v
dd
、端接电阻r
term
、对应差分输出电压输出v
outp
和v
outn
、可编程分路源的电流值、对应电流控制信号(例如，sccs和tccs)的信息、可变电阻网络270的对应电阻r
var
和对应vrps的信息。通过引入可编程分路电流源和可变电阻网络270，差分电阻网络265和开关单元电路260可以接收独立于外部板级电源v
dd
的可控共模电压，并且dac的输出电压可以被动态调整。
61.图7描绘了由控制电路执行以调整参考图5所描述的dac的电路设置的示例性方法的流程图。如参考图6所讨论的，nvm 615包含指令程序，这些指令程序当由处理引擎610执行时，使得处理引擎610执行以下操作：生成电流控制信号(例如，sccs1、sccs2和tccs)和vrps。方法700包括：在705处，通过处理引擎610确定施加到dac 500的板级电源电压v
dd
。方法700还包括：在710处，通过处理引擎610确定要供应给电流源335a的电流幅度i
dac
。方法700还包括：在715处，确定dac 500的电路规格(例如，差分电阻r
term 340和345的电阻或差分电阻网络265的电阻和可变电阻网络270的电阻路径)。
62.方法700还包括：在720处，通过处理引擎610确定dac是否包括可变电阻网络。如果dac(例如，dac 230)不包括可变电阻网络270，则在725处，处理引擎610从第一查找表(例如，图4a所示的查找表)选择可编程分路电流源335b至335c的电流幅度值，并且在730处，检索对应sccs1、sccs2和tccs，并且将所检索的sccs1、sccs2和tccs分别施加到可编程分路电流源335b至335c和可编程尾电流源。因此，可编程分路电流源335b至335c被配置为具有对应电流幅度。因而，可以获得对应电流幅度i
dac
，并且可以生成期望输出功率。
63.如果dac(例如，dac 230)包括可变电阻网络270，则在735处，处理引擎610从第二查找表(例如，图6所示的查找表)中选择可编程分路电流源335b至335c的电流幅度，并且在740处，为dac500选择可变电阻网络270中的对应电阻路径(以及偏置节点555处的电压)。方法700还包括：在745处，检索对应sccs1、sccs2、tccs和vrps，并且将所检索的sccs1、sccs2、tccs和vrps施加到dac 500。因而，可以获得对应电流幅度i
dac
。dac 500可能能够生成范围得以拓宽的输出功率，并且可以生成期望输出功率。
64.图8描绘了电流导引型dac的另一示例性架构。在图8中的dac 800中，图5所示的差分电阻网络265已被第二差分电阻网络805代替。第二差分电阻网络805耦合到可操作以提供输出电压v
out
的开关单元电路260。第二差分电阻网络805是可编程的并且在可变差分电
阻编程信号(vdrps)的控制下。vdrps也可以由控制电路275生成。
65.在这个所描绘的示例中，第二差分电阻网络805包括耦合到共源共栅晶体管325的漏极的第一端接电阻340和耦合到共源共栅晶体管330的漏极的第二端接电阻345。第二差分电阻网络805还包括第一可编程差分电阻路径与第一端接电阻340并联。第一可编程差分电阻路径包括与第一开关815串联连接的第三端接电阻810。可以通过控制第一开关815来启用或禁用第一可编程差分电阻路径。第二差分电阻网络805还包括并联连接到第二端接电阻345的第二可编程差分电阻路径。第二可编程差分电阻路径包括与第二开关825串联连接的第四端接电阻820。可通过控制第二开关825来启用或禁用第二可编程差分电阻路径。控制电路275可用于产生可变差分电阻编程信号(vdrps)以控制第一可编程差分电阻路径和第二可编程差分电阻路径。例如，可以应用vdrps来打开或关闭第一开关815和第二开关820以改变差分电阻。因此，可以改变流入开关单元电路260的总电流。例如，在一些实施例中，dac可以包括第二差分电阻网络805而不是可变电阻网络270和第二差分电阻网络805。
66.通过对第二差分电阻网络805和可变电阻网络270进行编程，可以独立设置dac 800中的公共电阻和差分电阻的值，同时保持板级电源v
dd
恒定，流过开关单元电路260的总电流可以被调整。通过调整供应给可编程分路电流源335b至335c的电流，可以动态改变供应给可编程尾电流源335a的电流，然后可以动态改变dac的输出功率。
67.在这个所描绘的示例中，dac 230与控制电路275和放大器240被布置在相同的集成电路(例如，ic 215)上，在另一实施例中，dac 230可以在不同的ic(例如，另一可编程逻辑)实现以执行信号转换，并且控制电路275可以放置在ic 215中以控制dac 230的输出功率。在一些实施例中，dac 230可以实现为硬块固定电路系统。例如，专用集成电路(asic)可以向dac提供定制硬件电路系统。在一些实施例中，开关单元电路260、差分电阻网络265和/或可变电阻网络270可以在不同的集成电路中或在片上系统(soc)的不同位置中实现。
68.在一些实施例中，dac 230/500/800和/或控制电路275的功能中的一些或全部功能可以在处理器中实现，该处理器被配置为执行存储在数据存储器中的指令集合以控制信号转换并且调整dac的输出功率。处理器可以布置在同一集成电路上，该集成电路可以是具有放大器240的可编程ic(例如，fpga)。例如，dac 230和数据存储器可以在片上系统(soc)的可编程逻辑块中实现或使用soc的固定电路系统在硬块中实现，并且放大器240和处理器可以使用例如soc的固定电路系统在另一硬块中实现。
69.图9图示了可以在其上实现所公开的电路和过程的另一示例性片上系统(soc)。在图9的示例中，所图示的soc 900的各种不同的子系统或区域可以在单个集成封装内提供的单个管芯上实现。在其他示例中，不同子系统可以在作为单个集成封装提供的多个互连管芯上实现。
70.在该示例中，soc 900包括具有带有不同功能的电路系统的多个区域。在该示例中，soc 900可选地包括数据处理引擎(dpe)阵列902。soc 900包括可编程逻辑(pl)区域904(以下称为(多个)pl区域或pl)、处理系统(ps)906、网络片上(noc)908和一个或多个硬连线电路块910。dpe阵列902被实现为多个互连的、硬连线的和可编程的处理器，这些处理器具有到soc 900的其他区域的接口。
71.pl 904是可以被编程为执行特定功能的电路系统。作为示例，pl904可以实现为现场可编程门阵列类型的电路系统。pl 904可以包括可编程电路块阵列。pl 904内的可编程
电路块的示例包括但不限于可配置逻辑块(clb)、专用随机存取存储器块(bram和/或ultraram或uram)、数字信号处理块(dsp)、时钟管理器和/或延迟锁定环路(dll)。
72.pl 904内的每个可编程电路块通常包括可编程互连电路系统和可编程逻辑电路系统。可编程互连电路系统通常包括由可编程互连点(pip)互连的大量不同长度的互连线。通常，互连线(例如，在每个线的基础上)被配置为提供基于每个位的连接性(例如，其中每个线传送单个信息位)。可编程逻辑电路系统使用可以包括例如查找表、寄存器、算术逻辑等的可编程元件来实现用户设计的逻辑。可编程互连电路系统和可编程逻辑电路系统可以通过将配置数据加载到定义可编程元件的配置和操作方式的内部配置存储器单元中来编程。
73.ps 906被实现为作为soc 900的一部分制造的硬连线电路系统。ps 906可以被实现为或包括多种不同处理器类型中的任一处理器类型，每个处理器类型都能够执行程序代码。例如，ps 906可以实现为单独处理器，例如，能够执行程序代码的单个核心。在另一示例中，ps 906可以实现为多核心处理器。在又一示例中，ps 906可以包括一个或多个核心、模块、协处理器、接口和/或其他资源。ps 906可以使用多种不同类型的架构中的任一类型的架构来实现。可以用于实现ps 906的示例架构可以包括但不限于arm处理器架构、x86处理器架构、gpu架构、移动处理器架构、dsp架构、或能够执行计算机可读指令或程序代码的其他合适架构。
74.noc 908包括用于在soc 900中的端点电路之间共享数据的互连网络。端点电路可以布置在dpe阵列902、pl区域904、ps 906和/或硬连线电路块910中。noc 908可以包括具有专用开关的高速数据路径。在一个示例中，noc 908包括水平路径、垂直路径或水平路径和垂直路径两者。图9所示的区域的布置和数目仅是一个示例。noc 908是soc 900内可用于连接选定部件和/或子系统的公共基础设施的示例。
75.noc 908提供与pl 904、ps 906和硬连线电路块910中的选定硬连线电路块的连接性。noc 908是可编程的。在与其他可编程电路系统一起使用的可编程noc的情况下，要通过noc 908路由的网络未知，直至创建用于在soc 900内实现的用户电路设计。可以通过将配置数据加载到内部配置寄存器来对noc 908进行编程，这些内部配置寄存器定义了noc 908内的元件(诸如开关和接口)如何配置和操作以在开关之间以及在noc接口之间传递数据。
76.noc 908被制造为soc 900的一部分，并且虽然不可物理修改，但可以被编程为在用户电路设计的不同主电路与不同从电路之间建立连接。例如，noc 908可以包括多个可编程开关，这些可编程开关能够建立连接用户指定的主电路和从电路的分组交换网络。在这方面，noc 908能够适于不同的电路设计，其中每个不同的电路设计具有在可以通过noc 908耦合的soc 900中的不同位置处实现的主电路和从电路的不同组合。noc 908可以被编程为在用户电路设计的主电路和从电路之间路由数据，例如，应用数据和/或配置数据。例如，noc 908可以被编程为将在pl 904内实现的不同的用户指定的电路系统与ps 906和/或dpe阵列902、不同的硬连线电路块和/或soc 900外部的不同电路和/或系统耦合。
77.硬连线电路块910可以包括输入/输出(i/o)块和/或用于向soc 900、存储器控制器等外部的电路和/或系统发送和接收信号的收发器。不同i/o块的示例可以包括单端和伪差分i/o以及高速差分时控收发器。进一步地，硬连线电路块910可以被实现为执行特定功能。硬连线电路块910的示例包括但不限于密码引擎、数模转换器、模数转换器等。soc 900
内的硬连线电路块910在本文中可以不时地被称为应用特定块。
78.在图9的示例中，pl 904在两个单独区域中示出。在另一示例中，pl 904可以实现为可编程电路的统一区域。在又一示例中，pl 904可以实现为多于两个的不同的可编程电路系统区域。pl 904的特定组织并非旨在作为限制。在这方面，soc 900包括一个或多个pl区域904、ps 906和noc 908。可以可选地包括dpe阵列902。
79.在其他示例实现方式中，soc 900可以包括位于ic的不同区域中的两个或更多个dpe阵列902。在其他示例中，soc 900可以实现为多管芯ic。在这种情况下，每个子系统都可以在不同管芯上实现。不同管芯可以使用诸如将管芯并排堆叠在中介层上之类的多种可用多管芯ic技术中的任一多管芯ic技术、使用其中ic实现为多芯片模块的堆叠管芯架构(mcm)等进行通信链接。在多管芯ic示例中，应当领会，每个管芯可以包括单个子系统、两个或更多个子系统、一个子系统和另一部分子系统、或它们的任何组合。
80.可编程集成电路(ic)是指一种包括可编程逻辑的设备。可编程设备或ic的示例是现场可编程门阵列(fpga)。fpga的特征在于包括可编程电路块。可编程电路块的示例包括但不限于输入/输出块(iob)、可配置逻辑块(clb)、专用随机存取存储器块(bram)、数字信号处理块(dsp)、处理器、时钟管理器、以及延迟锁定环路(dll)。现代可编程ic已经演变为包括与一个或多个其他子系统相结合的可编程逻辑。例如，一些可编程ic已经演变为片上系统或“soc”，这鞋片上系统或“soc”包括可编程逻辑和硬连线处理器。其他种类的可编程ic包括附加子系统和/或不同子系统。
81.尽管可以使用可重新配置的可编程逻辑块(例如，fpga)来实现各种实施例，但是可以在固定实例化(例如，asic)中实现其他实施例，或在具有可编程逻辑的单个集成电路(例如，soc)中组合。例如，尽管asic实现方式中的专用硬块电路系统一旦在集成电路中实例化就可能不可重新配置，但是asic实现方式在一些实现方式中可以提供关于例如功耗和/或管芯区域的最小化平台。
82.尽管已经参考附图描述了各种实施例，但其他实施例也是可能的。例如，控制电路275可以在dac 230中实现。在另一示例中，放大器240可以在ic 215外部实现。
83.可以使用包括各种电子硬件的电路系统来实现各种示例。作为示例而非限制，硬件可以包括晶体管、电阻器、电容器、开关、集成电路和/或其他设备。在各种示例中，电路可以包括模拟和/或数字逻辑、分立部件、迹线和/或制造在包括各种集成电路(例如，fpga、asic)的硅衬底上的存储器电路。在一些实施例中，电路可以牵涉到通过处理器执行的经预编程指令和/或软件的执行。例如，各种系统可能牵涉到硬件和软件两者。
84.实施例的一些方面可以实现为计算机系统。例如，各种实现方式可以包括数字和/或模拟电路系统、计算机硬件、固件、软件或它们的组合。装置元件可以在有形地体现在信息载体中的计算机程序产品中实现，例如，在机器可读存储设备中实现，以供通过固定硬件处理器执行；并且方法可以由可编程处理器执行，该可编程处理器执行指令程序，以通过对输入数据进行操作并且生成输出来执行各种实施例的功能。一些实施例可以有利地在一个或多个计算机程序中实现，该一个或多个计算机程序可以在包括至少一个处理器的可编程系统上执行，该至少一个处理器被耦合为从数据存储器、至少一个输入和/或至少一个输出接收数据和指令并且将数据和指令传输到数据存储器、至少一个输入和/或至少一个输出。数据存储器可以包括例如存储器空间中的一个或多个寄存器或存储器位置。计算机程序是
指令集合，这些指令可以直接或间接地在计算机中用于执行某种活动或产生某种结果。计算机程序可以以包括编译语言或解释语言在内的任何形式的编程语言编写，并且可以以任何形式部署，这些形式包括作为独立程序或作为模块、部件、子例程或适用于计算环境中的其他单元。
85.在各种实施例中，一种计算机系统可以包括非暂态存储器。存储器可以连接到一个或多个处理器，该一个或多个处理器可以被配置为用于存储数据和计算机可读指令，这些计算机可读指令包括处理器可执行程序指令。一个或多个处理器可以访问数据和计算机可读指令。处理器可执行程序指令当由一个或多个处理器执行时，可以使得一个或多个处理器执行各种操作。
86.已经对若干个实现方式进行了描述。然而，应当理解，可以做出各种修改。例如，如果所公开的技术的步骤按不同的顺序执行或如果所公开的系统的部件以不同方式组合，或如果这些部件补充有其他部件，则可以实现有利结果。因而，其他实现方式在所附权利要求的范围内。