半导体器件的制作方法

半导体器件
1.相关申请的交叉引用
2.本技术要求于2021年1月6日提交的申请号为10-2021-0001448的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
3.本公开涉及一种半导体器件，并且更具体地涉及包括形成在晶片的划线内部以帮助晶片切割的一个或更多个凹口图案的开放区域。


背景技术：

4.近来，随着半导体器件的集成度增加，设置在裸片之间的划线的宽度会减小。因此，很难应用作为物理分割方法的刀片切割。


技术实现要素：

5.本发明的各个实施例提供一种半导体器件，其能够通过在晶片的划线上设置一个或更多个凹口图案来使致裂应力(crack stress)集中以提高晶片的可分割性。
6.此外，本发明的实施例提供一种半导体器件，其能够通过局部地去除划线中的金属薄膜并使分割能量沿裸片表面的垂直方向传播来提高晶片的可分割性。
7.根据本发明的一个实施例，一种半导体器件包括：裸片区，它们在晶片中彼此间隔开；划线区，它们被设置在相邻的裸片区之间并覆盖有金属材料层；以及一个或更多个开放区域，其被设置在划线区中的每一个划线区中并通过局部地去除金属材料层而形成，其中，每个开放区域包括指示划线区延伸的方向的一个或更多个凹口图案。
8.根据本发明的另一个实施例，一种半导体器件包括：裸片区，它们在晶片中彼此间隔开并且在每个裸片区处形成每个都包括电容器的半导体器件；划线区，它们被设置在相邻的裸片区之间并覆盖有金属材料层，该金属材料层覆盖电容器的上电极；一个或更多个开放区域，在所述一个或更多个开放区域处，金属材料层被从划线区局部地去除，每个开放区域包括一个或更多个凹口图案，每个凹口图案指示相应的划线区延伸的方向。
9.本发明的实施例通过包括一个或更多个开放区域来提高晶片的可分割性，在该开放区域处金属材料层被从划线区去除。
10.根据本发明的实施例，每一个都指示划线区延伸的方向的一个或更多个凹口图案被设置在每个开放区域中以使致裂应力集中，从而增加晶片的可分割性。
附图说明
11.图1是示出根据本发明的实施例的半导体器件的平面图。
12.图2a至2f是示出根据本发明的其他实施例的半导体器件的平面图。
13.图3a和3b是示出根据本发明的其他实施例的半导体器件的截面图。
具体实施方式
14.这里描述的各个实施例将参考截面图、平面图和框图来进行描述，它们是本发明的理想示意图。因此，附图的结构可以因制造技术和/或公差而被修改。本发明的实施例可以不限于附图所示的具体结构，而是可以包括根据制造工艺而产生的结构的任何变化。相应地，附图中所示的区域和区域的形状旨在说明元件的区域的特定结构，并不用于限制本发明的范围。
15.由于半导体器件的集成度的增加，提出了一种隐形(stealth)切割方法来代替刀片切割方法。隐形切割方法通过向晶片内部照射激光束并通过利用局部熔化来利用单晶硅的内部致裂。隐形切割方法可以被执行为通过用激光能量切割晶片的内部、然后通过将外部压力施加到贴在晶片的背面的胶带以切割晶片的表皮来分离裸片。当对贴在晶片背面的胶带施加压力时，胶带会伸展，晶片会因为胶带的伸展而立即被向上弯曲，并且裸片被个体地分离。隐形切割方法具有几个优点，因为在用激光直接切割表面时不会产生碎片，并且作为切割线的宽度的切口(kerf)很窄，所以可以在晶片上放置许多芯片。
16.然而，形成在晶片的划线的上部的金属材料是切割工艺的障碍。金属材料被包括在包括金属薄膜图案的光标记(photo key)中。金属材料也被包括在测试图案中以进行工艺监视。
17.因此，以下描述的本发明的实施例旨在提供一种没有切割工艺障碍并且具有改进的晶片可分割性的半导体器件。本发明的实施例将dram器件图示为半导体器件的示例。然而，本发明不限于此，并且可以适用于包括多个裸片区和多个划线区的任何半导体器件。
18.图1是示出根据本发明的实施例的半导体器件的平面图。
19.如图1所示，晶片100可以包括划线区110和由划线区110限定的裸片区120。
20.裸片区120是其中形成用于信号处理的半导体器件的区。半导体器件可以包括其中设置有存储单元的单元区和围绕该单元区的非单元区。外围区(也可以被称为非单元区)可以围绕单元区并且可以包括用于接收电信号和向存储单元发送电信号(也称为in/out)的核心/外围(也称为core/peri)区。诸如例如当半导体器件包括dram时，栅极、位线和电容器可以例如沿着与晶片100的表面垂直的方向被形成在单元区中。除了核心/外围区之外，外围区还可以包括用于在切割工艺期间防止致裂的芯片保护区。
21.当多个单元区被切割并分离成单位芯片时，划线区110可以用作切割线。划线区110可以包括辅助结构，例如光标记、电评估图案和测量位点(measuring site)。电评估图案可以包括用于当单元区中形成多个结构时测量每层的个体或集成电信号的测试图案。当单元区中形成多个结构时，测量位点可以是用于物理测量的光学位点(optical site)，诸如每层的厚度。例如，在光刻工艺期间，当单元区中形成多个结构时，光标记可以是用于对准下部结构的图案。划线区110可在切割工艺期间被部分或全部地去除。
22.划线区110可以包括沿第一方向延伸的第一划线区110a和沿第二方向延伸的第二划线区110b。第一方向和第二方向可以垂直相交。第一划线区110a和第二划线区110b可以垂直相交。裸片区120可以随着第一划线区110a和第二划线区110b相交而被限定。第一划线区110a可以包括多个第一直线区，多个第一直线区在第一方向上延伸且设置成以恒定距离(也称为第一间隔)彼此间隔开，该第一间隔可取决于裸片区120的尺寸。第二划线区110b可以包括多个第二直线区，多个第二直线区在第二方向上延伸且设置成以恒定距离(也称为
第二间隔)彼此间隔开，该第二间隔可以取决于裸片区120的尺寸。第一间隔和第二间隔可以相同或不同。划线区110的线宽和间隔可以取决于每个裸片区120的尺寸。
23.图2a至2f是示出根据本发明的实施例的一个或更多个凹口图案的示例的平面图。图2a至2f是由图1中的参考数字130指示的部分(即靠近第一划线区110a和第二划线区110b彼此相交之处的区域)的放大视图。在图2a至图2f中描述的实施例可以等同地应用于设置在图1所示的裸片区之间的所有划线区。
24.如图2a所示，一个或更多个开放区域10可以形成在划线区110中并且可以包括一个或更多个凹口图案10n。开放区域10可以减少划线区110中金属材料的绝对数量。凹口图案10n可以执行作为应力触发，以通过在晶片切割工艺期间集中并传递分割应力来提高晶片的可分割性。
25.形成在划线区110的顶部部分上的材料层可以通过开放区域10和凹口图案10n被局部地去除。材料层可以包括可在晶片切割工艺期间用作障碍物的材料。材料层可以包括例如金属材料，并且具体地可以包括构成顶在根据本发明实施例的裸片区120的器件工艺期间被一起形成的电容器的顶电极的金属材料。本发明的实施例不限于此。本发明可以适用于其中在裸片区120的器件工艺期间金属材料被覆盖在划线区上的任何工艺。
26.每个开放区域10的与裸片区120毗邻的两个侧壁可以以恒定距离与毗邻的裸片区120间隔开。每个凹口图案10n可以至少形成在每个开放区域10的不与裸片区120毗邻的一个侧壁上。每个凹口图案10n可以形成在每个开放区域10的不与裸片区120毗邻的两个侧壁上。每个凹口图案10n可以形成为指示每个开放区域10所设置在的划线区110的延伸方向。例如，当每个开放区域10设置在沿第一方向延伸的第一划线区110a(参考图1)上时，每个凹口图案10n可以被形成为指示第一方向。当每个开放区域10设置在沿第二方向延伸的第二划线区110b(参考图1)上时，每个凹口图案10n可以被形成为指示第二方向。当每个开放区域10设置在分别沿第一方向和第二方向延伸的相应的第一划线区110a和第二划线区110b中时，每个凹口图案10n可以被形成为指示划线区的相应的延伸方向。
27.每个凹口图案10n可以包括从每个开放区域10的侧壁突出的长度dl和宽度d2。在图2a的该实施例中，每个凹口图案的长度d1可以等于或长于每个凹口图案的宽度d2，以最大化应力触发。一个或更多个凹口图案10n可以形成在每个开放区域10的不与裸片区120毗邻的至少一个侧壁上或者形成在每个开放区域10的不与裸片区120毗邻的两个相对侧壁上。凹口图案10n可以彼此间隔开。在另一实施例中，至少一个或更多个凹口图案10n可以被形成在每个开放区域10的侧壁上，并且至少一个或更多个凹口图案10n可以无间隙地被连续排列。
28.当在隐形切割和晶片扩展切割之后产生的致裂能量接触金属薄膜图案时，凹口图案10n可以诱导致裂应力沿由凹口图案10n指示的方向传递。通过对裸片区120诱导致裂应力的这种传递，能够提高晶片的可分割性并防止膜分层(delamination)的发生。
29.每个开放区域10可以在光标记形成时一起被形成。根据本发明的其他实施例，每个开放区域10可以用作光标记。根据本发明的其他实施例，每个开放区域10可以在光标记形成之前或之后通过单独的掩模工艺来被形成。根据本发明的其他实施例，每个开放区域10可以被形成在与光标记间隔开的区域中。
30.根据如图2b所示的本发明的一个实施例，每个开放区域10可以被图案化，以使得
一个或更多个用于确认与下层叠加的叠加标记图案(overlay key pattern)20可以保留。作为一个示例，图2b示出了每个开放区域10中保留两个叠加标记图案20，但本实施例不限于此。根据如图2c所示的本发明的一个实施例，每个开放区域10可以被图案化成使得用于确认晶片与器件之间的对准的对准标记图案(align key pattern)30可以保留在每个开放区域10中。根据如图2d所示的本发明的实施例，多个开放区域10可以在划线区110内部沿划线区110延伸的第一方向或第二方向以恒定距离彼此间隔开。例如，如图2d所示，在第一划线区110a和第二划线区110b中的每一个中可以间隔开地形成两个或更多个开放区域10，但是本实施例不限于此。根据如图2e所示的本发明的一个实施例，开放区域10可以被图案化成使得每个凹口图案10n指示朝向开放区域10内部的方向。根据如图2f所示的本发明的一个实施例，开放区域10可以被图案化成使得每个凹口图案10n仅指示一个方向。换句话说，每一开放区域10可以包括在一个侧壁上指示朝向开放区域10的内部的方向的每一凹口图案10n以及在与所述一个侧壁相对的另一侧壁上指示朝向开放区域10的外部的方向的每一凹口图案10n。本发明的所描述的实施例示出了开放区域10的各种示例。然而，本发明不限于所示的实施例。应当理解，本发明所属领域的普通技术人员在阅读了所述实施例后会想到其他示例，在其中凹口图案10n的方向、开放区域10的尺寸和数量可以被调整或设置得即使不同然而也不脱离本发明的范围和目的。
31.金属材料可以根据开放区域10形成在划线区110的顶部上。例如，通过局部去除构成电容器的顶电极的金属材料层，划线区110中金属材料的绝对数量可以减少。因此，随着晶片切割期间的分割能量在晶片表面的垂直方向上传播，可以更容易地执行切割工艺。
32.此外，通过局部去除形成在划线区110的顶部上的金属材料的一部分，可以提前防止从划线区110完全去除金属材料所导致的问题。换言之，由于从划线区110完全去除金属材料导致的残留物或颗粒集中在图案的侧壁上而引起的诸如金属线接触插塞“未开路”或接触插塞与电容器之间的短路的问题可以被提前防止。
33.图3a和3b是示出根据本发明的其他实施例的半导体器件的截面图。图3a是沿图2a所示的线a-a’截取的截面图。图3b是沿图2a所示的线b-b’截取的截面图。图3a和3b可以包括与图2b至图2d所示的结构相同的结构。图3a和3b也可以包括根据本发明的实施例的包括开放区域和凹口图案的所有结构的其他截面图所示的相同结构。
34.如图3a和3b中所示，划线区110可以被设置在相邻的裸片区120之间。保护结构210可以形成在与划线区110毗邻的每个裸片区120中。裸片区120的与划线区110毗邻的部分可以是芯片保护区。保护结构210可以用于保护形成在单元区中的半导体器件。
35.可以在划线区110中形成用于光标记的板状结构dc。能够在金属线的形成期间用作光标记的布线材料层220可以被设置在板状结构dc的上部上。绝缘层(图中未示出)可以被设置在板状结构dc和布线材料层220之间。虽然未示出，但是具有与单元区中的电容器相同的结构的测试器件110可以与用于光标记的板状结构dc毗邻地形成在划线区110中。
36.板状结构dc可以包括金属材料层、绝缘层和金属材料层的堆叠结构。在绝缘层的上部和下部上的金属材料层可以被应用作为在单元区中形成半导体器件的期间充当叠加标记和/或对准标记的光标记。绝缘层可以由多个层制成，并且还可以包括支撑件。支撑件可以被设置在多个绝缘层之间并且适合于防止电容器塌陷。
37.板状结构dc的顶部金属材料层和单元区中的电容器的上电极可以由相同的材料
并且同时形成。板状结构dc可能在随后的晶片切割工艺期间阻碍裸片分割工艺。因此，通过形成局部去除板状结构dc的一部分的开放区域10(如图3b所示)并特别地通过形成凹口图案10n(如图3a所示)，锯切应力可以被集中在划线区延伸的方向上。
38.上述发明不受本文所描述的实施例或附图的限制。鉴于本发明，其他的添加、删减或修改对于本领域普通技术人员来说是显而易见的，并且旨在落入所附权利要求的范围内。