半导体结构及其形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.具有优秀亚阈值特性的tfet(tunneling field effect transistor)器件可以与传统cmos器件混合集成来降低电路的整体功耗，电路中高频部分由常规cmos器件完成，低频部分由tfet器件完成。在与现有cmos工艺兼容的前提下，tfet器件的结构和性能还不稳定，有较大的改进空间。
3.因此，有必要提供更可靠、更有效的技术方案。


技术实现要素：

4.本技术提供一种半导体结构及其形成方法，可以避免栅极层被大量粒子注入导致多晶穿透效应，杂质粒子进入沟道而影响器件性能。
5.本技术的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域以及隔离所述第一区域和所述第二区域的隔离结构，所述第一区域和所述第二区域的半导体衬底中分别形成有第一阱区和第二阱区；分别在所述第一区域和所述第二区域的半导体衬底上形成预先掺杂的第一栅极层和第二栅极层；分别在所述第一栅极层和所述第二栅极层两侧的半导体衬底中形成轻掺杂源极和轻掺杂漏极；分别在所述第一栅极层和所述第二栅极层两侧形成侧墙；分别在所述第一栅极层和所述第二栅极层两侧的半导体衬底中形成重掺杂源极和重掺杂漏极；在所述半导体衬底上形成覆盖所述半导体衬底和所述第一栅极层和第二栅极层的层间介质层；在所述层间介质层中形成贯穿所述层间介质层且电连接所述第一栅极层和第二栅极层的接触结构。
6.在本技术的一些实施例中，分别在所述第一区域和所述第二区域的半导体衬底上形成预先掺杂的第一栅极层和第二栅极层的方法包括：在所述半导体衬底上依次形成第一栅氧层和预先掺杂的第一栅极层；去除位于第二区域上的所述第一栅氧层和预先掺杂的第一栅极层；在所述第二区域上和所述预先掺杂的第一栅极层上依次形成第二栅氧层和预先掺杂的第二栅极层；去除高于所述预先掺杂的第一栅极层的第二栅氧层和预先掺杂的第二栅极层；去除不在沟道上方的第一栅氧层和预先掺杂的第一栅极层以及第二栅氧层和预先掺杂的第二栅极层。
7.在本技术的一些实施例中，去除位于第二区域上的所述第一栅氧层和预先掺杂的第一栅极层的方法包括：在所述第一区域上的第一栅极层表面形成光阻层；刻蚀去除位于第二区域上的第一栅氧层和第一栅极层；去除所述光阻层。
8.在本技术的一些实施例中，形成所述第一栅氧层的方法包括热氧化工艺，形成所述预先掺杂的第一栅极层的方法包括原位掺杂工艺。
9.在本技术的一些实施例中，形成所述第二栅氧层的方法包括热氧化工艺，形成所述预先掺杂的第二栅极层的方法包括原位掺杂工艺。
10.在本技术的一些实施例中，所述第一栅极层和所述第一阱区的掺杂类型相反，所述第二栅极层和所述第二阱区的掺杂类型相反。
11.在本技术的一些实施例中，所述第一栅极层的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，所述第二栅极层的浓度为1
×
10
19-1
×
10
21
atom/cm3。
12.在本技术的一些实施例中，所述第一栅极层的掺杂粒子包括磷、硼、砷、铟、锑，所述第二栅极层的掺杂粒子包括磷、硼、砷、铟、锑。
13.在本技术的一些实施例中，所述轻掺杂源极和轻掺杂漏极的掺杂类型相反，所述重掺杂源极和重掺杂漏极的掺杂类型相反。
14.本技术的另一个方面提供一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域以及隔离所述第一区域和所述第二区域的隔离结构，所述第一区域和所述第二区域的半导体衬底中分别形成有第一阱区和第二阱区；预先掺杂的第一栅极层和第二栅极层，分别位于所述第一区域和所述第二区域的半导体衬底上；轻掺杂源极和轻掺杂漏极，分别位于所述第一栅极层和所述第二栅极层两侧的半导体衬底中；侧墙，位于所述第一栅极层和所述第二栅极层两侧；重掺杂源极和重掺杂漏极，分别位于所述第一栅极层和所述第二栅极层两侧的半导体衬底中；层间介质层，位于所述半导体衬底上覆盖所述半导体衬底和所述第一栅极层和第二栅极层；接触结构，贯穿所述层间介质层且电连接所述第一栅极层和第二栅极层。
15.在本技术的一些实施例中，所述第一栅极层和所述第一阱区的掺杂类型相反，所述第二栅极层和所述第二阱区的掺杂类型相反。
16.在本技术的一些实施例中，所述第一栅极层的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，所述第二栅极层的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3。
17.在本技术的一些实施例中，所述第一栅极层的掺杂粒子包括磷、硼、砷、铟、锑，所述第二栅极层的掺杂粒子包括磷、硼、砷、铟、锑。
18.在本技术的一些实施例中，所述轻掺杂源极和轻掺杂漏极的掺杂类型相反，所述重掺杂源极和重掺杂漏极的掺杂类型相反。
19.本技术所述的半导体结构及其形成方法，使用原位掺杂工艺来形成预先掺杂的栅极层，可以避免栅极层被大量粒子注入导致多晶穿透效应，杂质粒子进入沟道而影响器件性能。
附图说明
20.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
21.图1至图12为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
22.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制
造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
23.下面结合实施例和附图对本发明技术方案进行详细说明。
24.在tfet的形成工艺中，由于源极和漏极的掺杂类型是相反的，因此tfet的源极和漏极会注入相反类型的杂质离子，而这会导致不同类型的杂质离子注入到多晶硅栅极中，在多晶硅栅极中形成pn结，严重影响多晶硅栅极的功能。
25.为了保证多晶硅栅极正确掺杂，通常通过提前注入(pre-doing)来实现预先掺杂，防止因杂质补偿导致掺杂类型反转。即提前在多晶硅栅极中注入大剂量的杂质离子(通常是源极和漏极掺杂浓度的2-3倍)，这样后续形成源极和漏极时即使向多晶硅栅极注入不同类型的杂质离子，由于反型的杂质离子被多晶硅栅极中的高浓度杂质离子中合，不会再形成pn结。
26.然而由于tfet杂质补偿比例较大，对应的提前掺杂需要的注入剂量也较高，典型剂量例如为5e15atom/cm3，大剂量注入容易损伤多晶硅，导致多晶穿透效应，杂质离子进入沟道影响晶体管性能。
27.针对上述问题，本技术提供一种半导体结构的形成方法，使用原位掺杂工艺来形成预先掺杂的栅极层，可以避免栅极层被大量粒子注入导致多晶穿透效应，杂质粒子进入沟道而影响器件性能。
28.图1至图12为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面参考附图对本技术实施例所述的半导体结构的形成方法进行详细说明。
29.本技术的实施例提供一种半导体结构的形成方法，包括：参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102以及隔离所述第一区域101和所述第二区域102的隔离结构103，所述第一区域101和所述第二区域102的半导体衬底100中分别形成有第一阱区111和第二阱区112；参考图2至图8，分别在所述第一区域101和所述第二区域102的半导体衬底100上形成预先掺杂的第一栅极层121和第二栅极层122。
30.参考图1所示，提供半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102以及隔离所述第一区域101和所述第二区域102的隔离结构103，所述第一区域101和所述第二区域102的半导体衬底100中分别形成有第一阱区111和第二阱区112。
31.在本技术的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。
32.在本技术的一些实施例中，所述隔离结构103的材料包括氧化硅、氮化硅或氮氧化硅等。所述隔离结构103用于隔离所述第一区域101和所述第二区域102的半导体衬底中的有源器件。
33.在本技术的一些实施例中，所述第一阱区111和第二阱区112由所述第一区域101和所述第二区域102中的半导体衬底掺杂形成。
34.在本技术的一些实施例中，所述第一阱区111可以是掺杂有p型掺杂剂(例如，硼、铟、铝或镓)的p型阱区，也可以是掺杂有n型掺杂剂(例如，磷或砷)的n型阱区；所述第二阱
区112可以是掺杂有p型掺杂剂(例如，硼、铟、铝或镓)的p型阱区，也可以是掺杂有n型掺杂剂(例如，磷或砷)的n型阱区。在本技术的一些实施例中，所述第一阱区111和所述第二阱区112的掺杂类型不同。
35.参考图2至图8，分别在所述第一区域101和所述第二区域102的半导体衬底100上形成预先掺杂的第一栅极层121和第二栅极层122。
36.参考图2所示，在所述半导体衬底100上依次形成第一栅氧层131和预先掺杂的第一栅极层121。
37.在本技术的一些实施例中，形成所述第一栅氧层131的方法包括化学气相沉积工艺、物理气相沉积工艺或热氧化工艺。
38.在本技术的一些实施例中，为了获得质量纯度更好地氧化层，形成所述第一栅氧层131的方法为热氧化工艺，参考图2，在热氧化工艺中，只有半导体衬底100表面能够氧化生成第一栅氧层131，而隔离结构103表面不会生成第一栅氧层131。
39.在本技术的一些实施例中，所述第一栅氧层131的材料包括氧化硅。
40.在本技术的一些实施例中，形成所述预先掺杂的第一栅极层121的方法包括原位掺杂工艺。所述第一栅极层121覆盖隔离结构103顶面以及第一栅氧层131表面。所述原位掺杂工艺就是在沉积栅极材料的同时就对栅极材料进行杂质粒子掺杂，从而直接形成掺杂有杂质粒子的栅极层。
41.在本技术的一些实施例中，所述第一栅极层121的材料包括多晶硅。
42.在本技术的一些实施例中，所述第一栅极层121和所述第一阱区111的掺杂类型相反。当第一阱区111为p型阱区时，所述第一栅极层121为n型掺杂；当第一阱区111为n型阱区时，所述第一栅极层121为p型掺杂。
43.在本技术的一些实施例中，所述第一栅极层121的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，为了保证后续形成源极和漏极时，不会在第一栅极层121中形成pn结，因此所述第一栅极层121的掺杂浓度要大于源极和漏极的掺杂浓度(通常是2-3倍)。
44.在本技术的一些实施例中，所述第一栅极层121的掺杂粒子包括磷、硼、砷、铟、锑等。具体地可以根据需要的粒子类型(p型或n型)选择。
45.参考图3至图5所示，去除位于第二区域102上的所述第一栅氧层131和预先掺杂的第一栅极层121。
46.参考图3所示在所述第一区域101上的第一栅极层121表面形成光阻层140；参考图4所示刻蚀去除位于第二区域102上的第一栅氧层131和第一栅极层121；参考图5所示，去除所述光阻层140。
47.参考图6所示，在所述第二区域102上和所述预先掺杂的第一栅极层121上依次形成第二栅氧层132和预先掺杂的第二栅极层122。
48.在本技术的一些实施例中，形成所述第二栅氧层132的方法包括化学气相沉积工艺、物理气相沉积工艺或热氧化工艺。
49.在本技术的一些实施例中，为了获得质量纯度更好地氧化层，形成所述第二栅氧层132的方法为热氧化工艺，参考图6，在热氧化工艺中，只有半导体衬底100表面和第一栅极层121表面能够氧化生成第二栅氧层132，而隔离结构103表面不会生成第二栅氧层132。
50.在本技术的一些实施例中，所述第二栅氧层132的材料包括氧化硅。
51.在本技术的一些实施例中，形成所述预先掺杂的第二栅极层122的方法包括原位掺杂工艺。所述第二栅极层122覆盖隔离结构103顶面以及第二栅氧层132表面。所述原位掺杂工艺就是在沉积栅极材料的同时就对栅极材料进行杂质粒子掺杂，从而直接形成掺杂有杂质粒子的栅极层。
52.在本技术的一些实施例中，所述第二栅极层122的材料包括多晶硅。
53.在本技术的一些实施例中，所述第二栅极层122和所述第二阱区112的掺杂类型相反。当第二阱区112为p型阱区时，所述第二栅极层122为n型掺杂；当第二阱区112为n型阱区时，所述第二栅极层122为p型掺杂。
54.在本技术的一些实施例中，所述第二栅极层122的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，为了保证后续形成源极和漏极时，不会在第二栅极层122中形成pn结，因此所述第二栅极层122的掺杂浓度要大于源极和漏极的掺杂浓度(通常是2-3倍)。
55.在本技术的一些实施例中，所述第二栅极层122的掺杂粒子包括包括磷、硼、砷、铟、锑等。具体地可以根据需要的粒子类型(p型或n型)选择。
56.参考图7所示，去除高于所述预先掺杂的第一栅极层121的第二栅氧层132和预先掺杂的第二栅极层122。去除所述第二栅氧层132和第二栅极层122的方法例如为化学机械研磨工艺。
57.参考图8所示，去除不在沟道上方的第一栅氧层131和预先掺杂的第一栅极层121以及第二栅氧层132和预先掺杂的第二栅极层122。去除不在沟道上方的第一栅氧层131和预先掺杂的第一栅极层121以及第二栅氧层132和预先掺杂的第二栅极层122的方法例如为湿法刻蚀或干法刻蚀等。
58.在常规工艺中，形成掺杂了杂质粒子的多晶硅栅极层的方法通常是：先使用化学气相沉积工艺或物理气相沉积工艺沉积形成多晶硅栅极层；然后使用离子注入工艺在所述多晶硅栅极层中注入杂质粒子。然而由于多晶硅栅极层的杂质粒子浓度要求比较高，对应的掺杂需要的注入剂量也较高，而大剂量注入容易损伤多晶硅，导致多晶穿透效应，杂质离子进入沟道影响器件性能。为了解决上述问题，在本技术所述的半导体结构的形成方法中，所述第一栅极层121和第二栅极层122是通过原位掺杂工艺来形成的，避免了高剂量的离子注入，因此不会损伤多晶硅材料，也不会影响器件性能了。此外，本技术所述的半导体结构的形成方法中，并没有引入非常规的额外工艺步骤，因此可以和常规的cmos工艺兼容。
59.在本技术的一些实施例中，所述半导体结构的形成方法还包括：参考图9和图10，分别在所述第一栅极层和所述第二栅极层两侧的半导体衬底中形成轻掺杂源极和轻掺杂漏极；参考图11，分别在所述第一栅极层和所述第二栅极层两侧形成侧墙；参考图12，分别在所述第一栅极层和所述第二栅极层两侧的半导体衬底中形成重掺杂源极和重掺杂漏极。
60.参考图9，在所述半导体衬底100上形成第一掩膜层141，所述第一掩膜层141覆盖靠近所述隔离结构103的半导体衬底以及部分第一栅极层121和第二栅极层122；使用第一离子注入工艺在暴露出的第一区域101的半导体衬底中形成轻掺杂源极151，在暴露出的第二区域102的半导体衬底中形成轻掺杂漏极152。
61.在本技术的一些实施例中，所述第一区域101中的轻掺杂源极151的掺杂类型与所述第一阱区111的掺杂类型相同。
62.在本技术的一些实施例中，所述第二区域102中的轻掺杂漏极152的掺杂类型与所
述第二阱区112的掺杂类型相反。
63.参考图10，去除所述第一掩膜层141，在所述半导体衬底100上形成第二掩膜层142，所述第二掩膜层142覆盖所述半导体衬底的边缘部分以及靠近所述边缘的部分第一栅极层121和第二栅极层122；使用第一离子注入工艺在暴露出的第一区域101的半导体衬底中形成轻掺杂漏极161，在暴露出的第二区域102的半导体衬底中形成轻掺杂源极162。
64.在本技术的一些实施例中，所述第一区域101中的轻掺杂漏极161的掺杂类型与所述第一阱区111的掺杂类型相反。
65.在本技术的一些实施例中，所述第二区域102中的轻掺杂源极162的掺杂类型与所述第二阱区112的掺杂类型相同。
66.参考图11，去除所述第二掩膜层142，在所述第一栅氧层131和第一栅极层121以及第二栅氧层132和第二栅极层122两侧分别形成侧墙170。
67.在本技术的一些实施例中，所述侧墙170的材料包括氮化硅或氮氧化硅等。形成所述侧墙170的方法包括化学气相沉积工艺和刻蚀工艺。
68.参考图12所示，分别在所述第一栅极层121两侧的半导体衬底100中形成重掺杂源极181和重掺杂漏极191；分别在所述第二栅极层122两侧的半导体衬底100中形成重掺杂源极182和重掺杂漏极192。形成所述重掺杂源极181和重掺杂漏极191以及所述重掺杂源极182和重掺杂漏极192的方法与图9和图10所示的形成轻掺杂源极和轻掺杂漏极的方法相同，此处不再赘述。
69.在本技术的一些实施例中，同一区域中的所述轻掺杂源极和轻掺杂漏极的掺杂类型相反，同一区域中的所述重掺杂源极和重掺杂漏极的掺杂类型相反。
70.在本技术的一些实施例中，同一区域中的所述重掺杂源极的掺杂深度和掺杂浓度都高于所述轻掺杂源极的掺杂深度和掺杂浓度；同一区域中的所述重掺杂漏极的掺杂深度和掺杂浓度也都高于所述轻掺杂漏极的掺杂深度和掺杂浓度。
71.本技术实施例所述的半导体结构的形成方法还包括：在所述半导体衬底上形成覆盖所述半导体衬底和所述第一栅极层和第二栅极层的层间介质层；在所述层间介质层中形成贯穿所述层间介质层且电连接所述第一栅极层和第二栅极层的接触结构。形成所述层间介质层和所述接触结构的方法与常规工艺相似，在此不做赘述。
72.本技术所述的半导体结构的形成方法，使用原位掺杂工艺来形成预先掺杂的栅极层，可以避免栅极层被大量粒子注入导致多晶穿透效应，杂质粒子进入沟道而影响器件性能。
73.本技术的实施例还提供一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域以及隔离所述第一区域和所述第二区域的隔离结构，所述第一区域和所述第二区域的半导体衬底中分别形成有第一阱区和第二阱区；预先掺杂的第一栅极层和第二栅极层，分别位于所述第一区域和所述第二区域的半导体衬底上；轻掺杂源极和轻掺杂漏极，分别位于所述第一栅极层和所述第二栅极层两侧的半导体衬底中；侧墙，位于所述第一栅极层和所述第二栅极层两侧；重掺杂源极和重掺杂漏极，分别位于所述第一栅极层和所述第二栅极层两侧的半导体衬底中；层间介质层，位于所述半导体衬底上覆盖所述半导体衬底和所述第一栅极层和第二栅极层；接触结构，贯穿所述层间介质层且电连接所述第一栅极层和第二栅极层。
74.参考图12所示，所述半导体衬底100包括第一区域101和第二区域102以及隔离所述第一区域101和所述第二区域102的隔离结构103，所述第一区域101和所述第二区域102的半导体衬底100中分别形成有第一阱区111和第二阱区112。
75.在本技术的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。
76.在本技术的一些实施例中，所述隔离结构103的材料包括氧化硅、氮化硅或氮氧化硅等。所述隔离结构103用于隔离所述第一区域101和所述第二区域102的半导体衬底中的有源器件。
77.在本技术的一些实施例中，所述第一阱区111和第二阱区112由所述第一区域101和所述第二区域102中的半导体衬底掺杂形成。
78.在本技术的一些实施例中，所述第一阱区111可以是掺杂有p型掺杂剂(例如，硼、铟、铝或镓)的p型阱区，也可以是掺杂有n型掺杂剂(例如，磷或砷)的n型阱区；所述第二阱区112可以是掺杂有p型掺杂剂(例如，硼、铟、铝或镓)的p型阱区，也可以是掺杂有n型掺杂剂(例如，磷或砷)的n型阱区。在本技术的一些实施例中，所述第一阱区111和所述第二阱区112的掺杂类型不同。
79.继续参考图12所示，所述第一区域和所述第二区域的半导体衬底上分别形成有第一栅氧层131和预先掺杂的第一栅极层121以及第二栅氧层132和预先掺杂的第二栅极层122。
80.在本技术的一些实施例中，所述第一栅氧层131的材料包括氧化硅。
81.在本技术的一些实施例中，所述第一栅极层121的材料包括多晶硅。
82.在本技术的一些实施例中，所述第一栅极层121和所述第一阱区111的掺杂类型相反。当第一阱区111为p型阱区时，所述第一栅极层121为n型掺杂；当第一阱区111为n型阱区时，所述第一栅极层121为p型掺杂。
83.在本技术的一些实施例中，所述第一栅极层121的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，为了保证后续形成源极和漏极时，不会在第一栅极层121中形成pn结，因此所述第一栅极层121的掺杂浓度要大于源极和漏极的掺杂浓度(通常是2-3倍)。
84.在本技术的一些实施例中，所述第一栅极层121的掺杂粒子包括磷、硼、砷、铟、锑等。具体地可以根据需要的粒子类型(p型或n型)选择。
85.在本技术的一些实施例中，所述第二栅氧层132的材料包括氧化硅。
86.在本技术的一些实施例中，所述第二栅极层122的材料包括多晶硅。
87.在本技术的一些实施例中，所述第二栅极层122和所述第二阱区112的掺杂类型相反。当第二阱区112为p型阱区时，所述第二栅极层122为n型掺杂；当第二阱区112为n型阱区时，所述第二栅极层122为p型掺杂。
88.在本技术的一些实施例中，所述第二栅极层122的掺杂浓度为1
×
10
19-1
×
10
21
atom/cm3，为了保证后续形成源极和漏极时，不会在第二栅极层122中形成pn结，因此所述第二栅极层122的掺杂浓度要大于源极和漏极的掺杂浓度(通常是2-3倍)。
89.在本技术的一些实施例中，所述第二栅极层122的掺杂粒子包括包括磷、硼、砷、铟、锑等。具体地可以根据需要的粒子类型(p型或n型)选择。
90.在本技术所述的半导体结构中，所述第一栅极层121和第二栅极层122是预先掺杂的，避免了高剂量的离子注入，因此不会损伤多晶硅材料，也不会影响器件性能。
91.继续参考图12所示，所述第一栅极层121两侧的半导体衬底100中形成有轻掺杂源极151和轻掺杂漏极161；所述第二栅极层122两侧的半导体衬底100中形成有轻掺杂源极152和轻掺杂漏极162。
92.在本技术的一些实施例中，所述第一区域101中的轻掺杂源极151的掺杂类型与所述第一阱区111的掺杂类型相同。
93.在本技术的一些实施例中，所述第二区域102中的轻掺杂漏极152的掺杂类型与所述第二阱区112的掺杂类型相反。
94.在本技术的一些实施例中，所述第一区域101中的轻掺杂漏极161的掺杂类型与所述第一阱区111的掺杂类型相反。
95.在本技术的一些实施例中，所述第二区域102中的轻掺杂源极162的掺杂类型与所述第二阱区112的掺杂类型相同。
96.继续参考图12，所述第一栅极层121和所述第二栅极层122两侧形成有侧墙170。
97.在本技术的一些实施例中，所述侧墙170的材料包括氮化硅或氮氧化硅等。
98.继续参考图12所示，所述第一栅极层121两侧的半导体衬底100中还形成有重掺杂源极181和重掺杂漏极191；所述第二栅极层122两侧的半导体衬底100中还形成有重掺杂源极182和重掺杂漏极192。
99.在本技术的一些实施例中，同一区域中的所述轻掺杂源极和轻掺杂漏极的掺杂类型相反，同一区域中的所述重掺杂源极和重掺杂漏极的掺杂类型相反。
100.在本技术的一些实施例中，同一区域中的所述重掺杂源极的掺杂深度和掺杂浓度都高于所述轻掺杂源极的掺杂深度和掺杂浓度；同一区域中的所述重掺杂漏极的掺杂深度和掺杂浓度也都高于所述轻掺杂漏极的掺杂深度和掺杂浓度。
101.本技术实施例所述的半导体结构还包括：位于所述半导体衬底上覆盖所述半导体衬底和所述第一栅极层和第二栅极层的层间介质层(图中未示出)；贯穿所述层间介质层且电连接所述第一栅极层和第二栅极层的接触结构(图中未示出)。
102.本技术所述的半导体结构，使用原位掺杂工艺来形成预先掺杂的栅极层，可以避免栅极层被大量粒子注入导致多晶穿透效应，杂质粒子进入沟道而影响器件性能。
103.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
104.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
105.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加
一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
106.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
107.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。