时序控制芯片、时序控制系统、时序监控方法及显示器与流程

1.本技术涉及芯片技术领域，具体而言，本技术涉及一种时序控制芯片、时序控制系统、时序监控方法及显示器。


背景技术：

2.对于显示器来说，需要安装设定的时序输入栅极信号、数据信号、电源信号等，从而实现正常显示。其中，显示器的上电和下电过程必须按照严格的上电时序和下电时序，否则会引起显示异常甚至会导致显示模组中的器件被烧毁。
3.目前针对电源上下电时序均为芯片样品完成后通过测试确认，在量产阶段均采用设定好的时序，一旦出现问题便是批量性出现，需要全部重工处理，费时费力，更浪费成本。


技术实现要素：

4.本技术针对现有方式的缺点，提出一种时序控制芯片、时序控制系统、时序监控方法及显示器，用以解决现有技术存在的上下电不良难以发现的技术问题。
5.第一个方面，本技术实施例提供了一种时序控制芯片，所述时序控制芯片包括:
6.电源时序监测模块，被配置为对各电源信号的上电时序进行监测以获得实际上电时序，对各电源信号的下电时序进行监测以获得实际下电时序；
7.数据处理模块，被配置为获取所述实际上电时序，确定所述实际上电时序是否符合标准，若所述实际上电时序不符合标准则使各所述电源信号停止输出；获取所述实际下电时序，确定所述实际下电时序是否符合标准，若所述实际下电时序不符合标准则使各所述电源信号停止输出。
8.可选地，所述电源信号的数量为n个，n为大于或等于2的整数，所述电源时序监测模块包括：
9.上电监测单元，包括n个上电触发计时单元，第i个所述上电触发计时单元被第i个所述电源信号的上升沿触发并开始计时，且在第i 1个所述上电触发计时单元被第i 1个所述电源信号的上升沿触发时结束计时，1≤i≤n-1，并且第n个所述上电触发计时单元被第n个所述电源信号的上升沿触发时停止计时；
10.下电监测单元，包括n个下电触发计时单元，第i个所述下电触发计时单元被第i个所述电源信号的下降沿触发并开始计时，且在第i 1个所述下电触发计时单元被第i 1个所述电源信号的下降沿触发时结束计时，并且第n个所述下电触发计时单元被第n个所述电源信号的下降沿触发时停止计时。
11.可选地，所述数据处理模块包括：
12.比较单元，被配置为接收所述实际上电时序并将所述实际上电时序进行存储以形成实际上电时序表，将所述实际上电时序表与标准上电时序表进行比较以确定所述实际上电时序是否符合标准；接收所述实际下电时序并将所述实际下电时序进行存储以形成实际下电时序表，将所述实际下电时序表与标准下电时序表进行比较以确定所述实际下电时序
是否符合标准；
13.处理单元，被配置为当所述实际上电时序不符合标准时使各所述电源信号停止输出，当所述实际下电时序不符合标准时使各所述电源信号停止输出。
14.可选地，所述处理单元被配置为当所述实际上电时序和/或所述实际下电时序不符合标准时，向用于提供所述电源信号的电源管理芯片发送断电信号，以使所述电源管理芯片停止输出所述电源信号；或者
15.所述处理单元被配置为当所述实际上电时序和/或所述实际下电时序不符合标准时，向用于为提供所述电源信号的电源管理芯片供电的soc芯片发送断电信号，以使所述soc芯片停止向所述电源管理芯片供电，从而使所述电源管理芯片停止输出所述电源信号。
16.第二个方面，本技术实施例提供了一种时序控制系统，该时序控制系统包括：
17.上述的时序控制芯片；
18.电源管理芯片，被配置为提供多个电源信号；
19.soc芯片，被配置为向所述电源管理芯片提供第一供电信号且向所述时序控制芯片提供第二供电信号。
20.可选地，所述soc芯片被具体被配置为先向所述时序控制芯片提供所述第二供电信号，且在第一时序后向所述电源管理芯片提供所述第一供电信号；先停止向所述电源管理芯片提供所述第一供电信号，且在第二时序后停止向所述电源管理芯片提供所述第二供电信号。
21.可选地，所述的时序控制系统还包括：电源信号转换模块，获取所述电源管理芯片输出的各所述电源信号进行转换以降低各所述电源信号的幅值，并将降低幅值后的各所述电源信号传输至所述时序控制芯片。
22.第三个方面，本技术实施例提供了一种显示器，所述显示器包括：
23.上述的时序控制系统；
24.显示屏，与所述时序控制系统电连接。
25.第四个方面，本技术实施例提供了一种电源时序监控方法，所述电源时序监控包括：
26.对各电源信号的上电时序进行监测以获得实际上电时序；
27.确定所述实际上电时序是否符合标准，若所述实际上电时序不符合标准则使各所述电源信号停止输出；
28.对各电源信号的下电时序进行监测以获得实际下电时序；
29.确定所述实际下电时序是否符合标准，若所述实际下电时序不符合标准则使各所述电源信号停止输出。
30.可选地，对各电源信号的上电时序进行监测以获得实际上电时序，包括：
31.对各所述电源信号的上升沿进行监测以获得相邻所述电源信号的时序间隔以作为所述实际上电时序；
32.对各电源信号的下电时序进行监测以获得实际下电时序，包括：
33.对各所述电源信号的下降沿进行监测以获得相邻所述电源信号的时序间隔以作为所述实际下电时序。
34.可选地，确定所述实际上电时序是否符合标准，包括：
35.将所述实际上电时序进行存储以形成实际上电时序表；
36.将所述实际上电时序表与标准上电时序表进行比较以确定所述实际上电时序是否符合标准；
37.确定所述实际下电时序是否符合标准，包括：
38.将所述实际下电时序进行存储以形成实际下电时序表；
39.将所述实际下电时序表与标准下电时序表进行比较以确定所述实际下电时序是否符合标准。
40.可选地，使各所述电源信号停止输出，包括：
41.向所述电源管理芯片发送断电信号，以使所述电源管理芯片停止输出所述电源信号；或者
42.向soc芯片发送断电信号，以使所述soc芯片停止向所述电源管理芯片供电，从而使所述电源管理芯片停止输出所述电源信号。
43.本技术实施例提供的技术方案带来的有益技术效果包括：
44.(1)本实施例提供的时序控制芯片、时序控制系统、时序监控方法及显示器，通过增加对各电源信号的上电时序和下电时序进行监测，从而获得实际上电时序和实际下电时序，之后再利用数据处理模块确定实际上电时序和实际下电时序是否符合标准，若不符合标准能够则对异常的实际上/下电时序进行存储，以便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整；并且当实际上电时序不符合标准时还及时进行断电，以避免引起器件损伤等严重后果；
45.(2)本实施例提供的时序控制芯片、时序控制系统、时序监控方法及显示器，采用将实际上/下电时序进行存储形成相应的实际上/下电时序表，并将实际上/下电时序表和标准上/下电时序表进行对比，不仅对比方法简单，而且对实际上/下电时序进行存储能够便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整。
46.本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
47.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
48.图1为本技术实施例提供的一种时序控制芯片的结构示意图；
49.图2为本技术实施例提供的另一种时序控制芯片的结构示意图；
50.图3为本技术实施例提供的一种数据处理模块的结构示意图；
51.图4为本技术实施例提供的一种各电源信号的标准上电时序示意图；
52.图5为本技术实施例提供的一种各电源信号的实际上电时序示意图；
53.图6为本技术实施例提供的一种时序控制系统的结构示意图；
54.图7为本技术实施例提供的另一种时序控制系统的结构示意图；
55.图8为本技术实施例提供的一种时序控制系统中电源信号转换模块的结构示意图；
56.图9为本技术实施例提供的一种显示器的框架结构示意图；
57.图10为本技术实施例提供的一种电源时序监控方法的流程示意图；
58.图11为图10所示的电源时序监控方法中步骤s2的流程示意图；
59.图12为图10所示的电源时序监控方法中步骤s4的流程示意图；
60.图13为本技术实施例提供的一种具体的电源时序监控方法的流程示意图。
61.附图标记
62.1-时序控制芯片；11-电源时序监测模块；111-上电监测单元；1111-上电触发计时单元；112-下电监测单元；1121-下电触发计时单元；12-数据处理模块；121-比较单元；122-处理单元；
63.2-soc芯片；
64.3-电源管理芯片；
65.4-电源信号转换模块；41-电源信号转换单元；42-恒压电源；43-电阻；
66.1000-显示器；100-时序控制系统；200-显示屏。
具体实施方式
67.下面结合本技术中的附图描述本技术的实施例。应理解，下面结合附图所阐述的实施方式，是用于解释本技术实施例的技术方案的示例性描述，对本技术实施例的技术方案不构成限制。
68.本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。应该理解，当我们称一个元件被“连接”或“耦接”到另一元件时，该一个元件可以直接连接或耦接到另一元件，也可以指该一个元件和另一元件通过中间元件建立连接关系。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的术语“和/或”指该术语所限定的项目中的至少一个，例如“a和/或b”可以实现为“a”，或者实现为“b”，或者实现为“a和b”。
69.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
70.目前针对电源上下电时序均为样品完成后测试确认，在量产阶段均为设定好的时序，一旦出现问题便是批量性出现，需要全部重工处理，费时费力，更浪费成本。此外，针对一些因产品缺陷导致的不良，或潜在不良，无法及时规避，也会对显示器造成损伤。
71.下面以具体地实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。需要指出的是，下述实施方式之间可以相互参考、借鉴或结合，对于不同实施方式中相同的术语、相似的特征以及相似的实施步骤等，不再重复描述。
72.图1为本技术实施例提供的一种时序控制芯片的结构示意图。本实施例提供了一种时序控制芯片，如图1所示，时序控制芯片1包括电源时序监测模块11和数据处理模块12。
73.电源时序监测模块11被配置为对各电源信号的上电时序进行监测以获得实际上电时序，对各电源信号的下电时序进行监测以获得实际下电时序；
74.数据处理模块12被配置为获取实际上电时序，确定实际上电时序是否符合标准，若实际上电时序不符合标准则使各电源信号停止输出，并对异常的实际上电时间进行存
储；获取实际下电时序，确定实际下电时序是否符合标准，若实际下电时序不符合标准则对异常的实际下电时序进行存储。
75.本实施例提供的时序控制芯片1，通过增加电源时序监测模块11对各电源信号的上电时序和下电时序进行监测，从而获得实际上电时序和实际下电时序，之后再利用数据处理模块12确定实际上电时序和实际下电时序是否符合标准，若不符合标准则对异常的实际上/下电时序进行存储，以便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整；并且当实际上电时序不符合标准及时还及时进行断电，以避免引起器件损伤等严重后果。
76.图2为本技术实施例提供的另一种时序控制芯片1的结构示意图。可选地，如图2所示，本实施例提供的时序控制芯片1中，电源信号的数量为n个，n为大于或等于2的整数；电源时序监测模块11包括上电监测单元111和下电监测单元112。
77.如图2所示，上电监测单元111包括n个上电触发计时单元1111，第i个上电触发计时单元1111被第i个电源信号的上升沿触发并开始计时，且在第i 1个上电触发计时单元1111被第i 1个电源信号的上升沿触发时结束计时，1≤i≤n-1，并且第n个上电触发计时单元1111被第n个电源信号的上升沿触发时停止计时。具体如图2所示，上电触发计时单元
①
即为第1个上电触发单元，上电触发计时单元
②
即为第2个上电触发单元，上电触发计时单元即为第n个上电触发单元。
78.如图2所示，下电监测单元112包括n个下电触发计时单元1121，第i个下电触发计时单元1121被第i个电源信号的下降沿触发并开始计时，且在第i 1个下电触发计时单元1121被第i 1个电源信号的下降沿触发时结束计时，并且第n个下电触发计时单元1121被第n个电源信号的下降沿触发时停止计时。具体如图2所示，下电触发计时单元
①
即为第1个下电触发单元，下电触发计时单元
②
即为第2个下电触发单元，下电触发计时单元即为第n个下电触发单元。
79.具体地，如图2所示，上电触发计时单元1111的计时时长即为相邻的电源信号的上升沿之间的时间差，下电触发计时单元1121的计时时长即为相邻的电源信号的下降沿之间的时间差。在具体实施时，相邻的电源信号必须以设定的时间间隔依次开始输出(上升沿)或者依次停止输出(下降沿)，否则因电源信号混乱而可能引起器件烧毁等故障。因此，通过设置与电源信号数量相同的触发计时单元，通过前n-1个触发计时单元的计时时长就能够获得所有相邻的电源信号的上升沿(或下降沿)之间的时间差。
80.具体地，如图2所示，每个上电触发计时单元1111包括一个pin，在上电过程中，n个上电触发计时单元1111中的pin被依次置1使得上电触发计时单元1111被触发。每个下电触发计时单元1121也包括一个pin，在下电过程中，n个下电触发计时单元1121中的pin被依次置0使得下电触发计时单元1121被触发。
81.图3为本技术实施例提供的一种数据处理模块的结构示意图；图4为本技术实施例提供的一种各电源信号的标准上电时序示意图；图5为本技术实施例提供的一种各电源信号的实际上电时序示意图。
82.可选地，如图3所示，本实施例提供的时序控制芯片1中，数据处理模块12包括比较单元121和处理单元122。
83.如图3所示，比较单元121被配置为接收实际上电时序并将实际上电时序进行存储以形成实际上电时序表，将实际上电时序表与标准上电时序表进行比较以确定实际上电时序是否符合标准；接收实际下电时序并将实际下电时序进行存储以形成实际下电时序表，将实际下电时序表与标准下电时序表进行比较以确定实际下电时序是否符合标准；处理单元122被配置为当实际上电时序不符合标准时使各电源信号停止输出，并对异常的实际上电时序表进行存储，当实际下电时序不符合标准时则对异常的实际下电时序表进行存储。
84.例如，电源信号包括1.8v电压信号、avdd信号以及vgh信号，标准上电时序表如表1所示，实际上电时序表如图2所示。
85.表1.标准上电时序表
86.信号名1.8vavddvgh计时时序t1
上0
≥20mst2
上0
≥50ms停止检测
87.表2.实际上电时序表
88.信号名1.8vavddvgh计时时序t1
上
＝15mst2
上
＝60ms停止检测
89.如图4和图5所示，并结合表1和表2，1.8v电压信号的实际上电时序不符合标准上电时序。1.8v电源信号上电之后至少间隔t1
上0
≥20ms avdd信号才上电，avdd信号上电之后至少间隔t2
上0
≥50msvgh信号才上电。但表2中示出t1
上
为15ms，也就是avdd信号上电过早，这并不符合标准；t2
上
为60ms，也就是vgh信号正常上电。但只要有一个电源信号的上电时序不符合标准即实际上电时序表不符合标准，也就是该上电时序存在潜在风险，影响较小时并不会引起故障，但在潜在风险被激发后可能会引起器件被烧毁。同理，只要一个电源信号的实际下电时序与标准下电时序不符即为实际上电时序不符合标准，在此不再赘述。
90.需要说明的是，针对不同的上下电情况，各电源信号的时序也可能不同，例如，在某一具体实施例中，vgh信号先于avdd信号上电；并且相邻电源信号的时序间隔也有所不同，可根据具体的上下电情况进行调整。
91.本实施例提供的时序控制芯片1，采用将实际上/下电时序进行存储形成相应的实际上/下电时序表，并将实际上/下电时序表和标准上/下电时序表进行对比，不仅对比方法简单，而且对实际上/下电时序进行存储能够便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整。
92.处理单元122可以通过不同的方式使得电源信号停止输出，从而避免上下电时序问题而引起严重故障。以下对使得电源信号停止输出的不同方式进行详细说明。
93.如图3所示，在一个具体的实施例中，处理单元122被配置为当实际上电时序不符合标准时，向用于提供电源信号的电源管理芯片3(图3中未示出，请参考图6)发送断电信号，以使电源管理芯片3停止输出电源信号。
94.如图3所示，在另一个具体的实施例中，处理单元122被配置为当实际上电时序不符合标准时，向用于为提供电源信号的电源管理芯片3(图3中未示出，请参考图6)供电的soc芯片2(图3中未示出，请参考图6)发送断电信号，以使soc芯片2停止向电源管理芯片3供电，从而使电源管理芯片3停止输出电源信号。具体地，soc芯片2(system on chip，系统级芯片)，或称为片上系统，在本技术中，soc芯片2用于为时序控制芯片1以及提供电源信号的电源管理芯片3供电。
95.基于同一发明构思，本技术实施例提供了一种时序控制系统100。图6为本技术实施例提供的一种时序控制系统100的结构示意图，如图6所示，该时序控制系统100包括上述实施例中的时序控制芯片1，具有上述实施例中的时序控制芯片1的有益效果，在此不再赘述。
96.如图6所示，具体地，本实施例透镜的时序控制系统100还包括电源管理芯片3和soc芯片2。电源管理芯片3被配置为提供多个电源信号；soc芯片2被配置为向电源管理芯片3提供第一供电信号且向时序控制芯片1提供第二供电信号。
97.在本实施例提供的时序控制系统100中，soc芯片2分别为时序控制芯片1和电源管理芯片3供电，这有别于现有技术中通常采用的soc芯片2为电源管理芯片3供电，电源管理芯片3在为时序控制芯片1、显示屏200以及显示装置中的其他芯片供电。因此，相对于现有技术，本实施例提供的时序控制系统100中利用soc芯片2对时序控制芯片1独立供电，能够使时序控制芯片1脱离电源管理芯片3的限制，从而更好地对电源管理芯片3提供的各电源信号进行监测。
98.具体地，soc芯片2被具体被配置为先向时序控制芯片1提供第二供电信号，且在第一时间后向电源管理芯片3提供第一供电信号；先停止向电源管理芯片3提供第一供电信号，且在第二时间后停止向电源管理芯片3提供第二供电信号。也就是对时序控制芯片1提前启动并延迟下电，从而能够使先启动的时序控制芯片1能够对电源管理芯片3提供的各电源信号的上电过程进行监测，从而获得各电源信号的实际上电时序，使延迟下电的时序控制芯片1能够对电源管理芯片3提供的各电源信号的下电过程进行监测，从而获得各电源信号的实际下电时序。
99.具体地，第一时间应大于或等于时序控制芯片1完全启动的时长，再时序控制芯片1完全启动之后再对电源管理芯片3提供第一供电芯片以使电源管理芯片3启动并按照设定时序提供各电源信号。第二时间应满足时序控制芯片1对电源管理芯片3的下电过程的监测。
100.图7为本技术实施例提供的另一种时序控制系统100的结构示意图。可选地，如图7所示，本实施例提供的时序控制系统100还包括电源信号转换模块4，该电源信号转换模块4被配置为获取电源管理芯片3输出的各电源信号进行转换以转换为触发电压，并将触发电压传输至所述时序控制芯片1，其中触发电压小于或者等于时序控制芯片1的额定电压。触发电压不超过时序控制芯片1的额定电压，能够避免时序控制芯片1被超过额定电压的触发电压触发，从而保证时序控制芯片1不会被触发电压损坏。
101.图8为本技术实施例提供的一种时序控制系统100中电源信号转换模块4的结构示意图。具体地，如图8所示，当电源信号的数量为n个时，电源信号转换模块4包括n个电源信号转换单元41，每个电源信号转换单元41被配置为对一个电源信号进行转换以将该电源信号转换为触发电压，并将触发电源传输至相应的上电触发计时单元1111和相应的下电触发计时单元1121，触发电压小于获得等于时序控制芯片1的额定电压。
102.如图8所示，在一个具体的实施例中，电源信号转换单元41包括三极管，该三极管的栅极与电源控制芯片电连接，源极与时序控制芯片1电连接，漏极与恒压电源42的正极电连接，恒压电源42的负极接地；其中，若电源信号的电压为正电压则三极管为n型场效应管结构，若电源信号的电压为负电压则三极管为p型场效应管结构。
103.如图8所示，在本具体实施例中，多个电源信号分别是3.3v电源信号、1.8v电源信号、avdd、havdd、vcom、vgh以及vgl。其中，vgl的电压为负电压，则以与vgl电连接的三极管为p型场效应管结构，而其余各电源信号的电压均为正电压，则与这些电源信号电连接的三极管为n型场效应管结构。
104.具体地，如图8所示，每个三极管的阈值电压不同，每个电源信号能使与该电源信号连接的三极管导通，从而使恒压电源42输出的电压信号作为触发电压。例如，时序控制芯片1的额定电压为3.3v，则该恒压电压42的电压可以为3.3v或者低于3.3v的正电压。
105.基于同一发明构思，本技术实施例还提供了一种显示器1000。图9为本技术实施例提供的一种显示器1000的框架结构示意图，如图9所示，该显示器1000包括上述实施例中的时序控制系统100，具有上述实施例中的时序控制系统100的有益效果，在此不再赘述。
106.具体地，该显示器1000还包括显示屏200，显示屏200与时序控制系统100电连接。虽然并未在图9中示出，但该显示器1000还包括其他芯片，例如栅极驱动芯片、源极驱动芯片，当该显示器1000集成触控功能时，该显示器1000还包括触控芯片。
107.基于同一发明构思，本技术实施例还提供了一种电源时序监控方法。图10为本技术实施例提供的一种电源时序监控方法的流程示意图。如图10所示，该电源时序监控方法包括：
108.s1：对各电源信号的上电时序进行监测以获得实际上电时序；
109.s2：确定实际上电时序是否符合标准，若实际上电时序不符合标准则使各电源信号停止输出，并对异常的实际上电时序进行存储；
110.s3：对各电源信号的下电时序进行监测以获得实际下电时序；
111.s4：确定实际下电时序是否符合标准，若实际下电时序不符合标准则对异常的实际下电时序进行存储。
112.本实施例提供的电源时序监控方法，通过对各电源信号的上电时序和下电时序进行监测，从而获得实际上电时序和实际下电时序，之后再确定实际上电时序和实际下电时序是否符合标准，若不符合标准则对异常的实际上/下电时序进行存储，以便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整；并且当实际上电时序不符合标准及时还及时进行断电，以避免引起器件损伤等严重后果。
113.可选地，在一个具体的实施例中，步骤s1包括：对各电源信号的上升沿进行监测以获得相邻电源信号的时序间隔以作为实际上电时序。步骤s3包括：对各电源信号的下降沿进行监测以获得相邻电源信号的时序间隔以作为实际下电时序。
114.具体地，请参照图2所示的时序控制芯片1，电源信号的数量为n个，n为大于或等于2的整数；电源时序监测模块11包括上电监测单元111和下电监测单元112。上电监测单元111包括n个上电触发计时单元1111，下电监测单元112包括n个下电触发计时单元1121。
115.具体地，上电触发计时单元1111的计时时长即为相邻的电源信号的上升沿之间的时序差，下电触发计时单元1121的计时时长即为相邻的电源信号的下降沿之间的时间差。在具体实施时，相邻的电源信号必须以设定的时间间隔依次开始输出(上升沿)或者依次停止输出(下降沿)，否则因电源信号混乱而可能引起器件烧毁等故障。因此，通过设置与电源信号数量相同的触发计时单元，通过前n-1个触发计时单元的计时时长就能够获得所有相邻的电源信号的上升沿(或下降沿)之间的时间差。
116.图11为图10所示的电源时序监控方法中步骤s2的流程示意图。如图11所示，在本实施例提供的电源时序监控方法中，步骤s2包括：
117.s201：将实际上电时序进行存储以形成实际上电时序表；
118.s202：将实际上电时序表与标准上电时序表进行比较以确定实际上电时序是否符合标准。
119.图12为图10所示的电源时序监控方法中步骤s4的流程示意图。如图12所示，在本实施例提供的电源时序监控方法中，步骤s4包括：
120.s401：将实际下电时序进行存储以形成实际下电时序表；
121.s402：将实际下电时序表与标准下电时序表进行比较以确定实际下电时序是否符合标准。
122.本实施例提供的电源时序监控方法，采用将实际上/下电时序进行存储形成相应的实际上/下电时序表，并将实际上/下电时序表和标准上/下电时序表进行对比，不仅对比方法简单，而且对实际上/下电时序进行存储能够便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整。
123.本实施例提供的电源时序监控方法中，可以通过不同的方式使得电源信号停止输出，从而避免上电时序问题而引起严重故障。以下对使得电源信号停止输出的不同方式进行详细说明。
124.在一个具体的实施例中，当实际上电时序不符合标准时，向用于提供电源信号的电源管理芯片发送断电信号，以使电源管理芯片停止输出电源信号。
125.在另一个具体的实施例中，当实际上电时序不符合标准时，向用于为提供电源信号的电源管理芯片供电的soc芯片发送断电信号，以使soc芯片停止向电源管理芯片供电，从而使电源管理芯片停止输出电源信号。
126.图13为本技术实施例提供的一种具体的电源时序监控方法的流程示意图。具体地，如图13所示，请参照如图3所示的时序控制芯片1，数据处理模块12包括比较单元121和处理单元122。在一个具体的实施例中，电源信号包括1.8v电压信号、avdd信号以及vgh信号，标准上电时序表如表1所示，实际上电时序表如表2所示，结合图4和图5，avdd信号的实际上电时序不符合标准上电时序。该上电时序存在潜在风险，影响较小时并不会引起故障，但在潜在风险被激发后可能会引起器件被烧毁。需要说明的是，只要一个电源信号的实际上电时序与标准上电时序不符即为实际上电时序不符合标准。同理，只要一个电源信号的实际下电时序与标准下电时序不符即为实际上电时序不符合标准，在此不再赘述。
127.应用本技术实施例，至少能够实现如下有益效果：
128.(1)本实施例提供的时序控制芯片、时序控制系统、时序监控方法及显示器，通过增加对各电源信号的上电时序和下电时序进行监测，从而获得实际上电时序和实际下电时序，之后再利用数据处理模块确定实际上电时序和实际下电时序是否符合标准，若不符合标准能够则对异常的实际上/下电时序进行存储，以便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整；并且当实际上电时序不符合标准及时还及时进行断电，以避免引起器件损伤等严重后果；
129.(2)本实施例提供的时序控制芯片、时序控制系统、时序监控方法及显示器，采用将实际上/下电时序进行存储形成相应的实际上/下电时序表，并将实际上/下电时序表和
标准上/下电时序表进行对比，不仅对比方法简单，而且对实际上/下电时序进行存储能够便于后续确认时序有误的电源信号，从而及时发现潜在不良并进行调整。
130.本技术领域技术人员可以理解，本技术中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本技术中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本技术中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
131.术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
132.应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明，否则在本技术实施例的一些实施场景中，各流程中的步骤可以按照需求以其他的顺序执行。而且，各流程图中的部分或全部步骤基于实际的实施场景，可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行，也可以在不同的时刻被执行在执行时刻不同的场景下，这些子步骤或者阶段的执行顺序可以根据需求灵活配置，本技术实施例对此不限制。
133.以上所述仅是本技术的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术的方案技术构思的前提下，采用基于本技术技术思想的其他类似实施手段，同样属于本技术实施例的保护范畴。