基于栅下电场调制的高工作电压射频功率器件及制备方法

1.本发明属于半导体器件领域，具体涉及一种基于栅下电场调制的高工作电压射频功率器件及制备方法。


背景技术：

2.gan晶体具有很好的电学特性，如宽的禁带宽度，高击穿电场等。同时更为重要的是，gan可以形成algan/gan异质结，由于极强的压电极化和自发极化电场的存在，即使在没有任何掺杂的情况，algan/gan异质结界面也可以形成高浓度的二维电子气，同时该二维电子气具有很高的迁移率(》1500cm2/vs)，可以获得极高的峰值电子速度(3x107cm/s)和饱和电子速度(2x107cm/s)，也就是gan hemt器件。gan hemt在高电压下工作以提供高射频输出功率密度(pout)和功率附加效率(pae)，目前已广泛应用于国防和民用领域，如雷达、卫星、5g微基站。
3.和硅mosfet的发展类似，人们致力于用gan鳍型(或者三栅)结构来形成对沟道的三维包裹结构增强栅控。其次，鳍型结构能够有效调制源极电阻，削弱源极电阻rs随漏极电流增加而增加的趋势，从而展现更平的跨导，提高器件跨导的线性度。这对于5g基站、卫星通讯过程中增加信号传输的线性度十分必要。
4.但是对于常规的鳍型结构的gan hemt器件，如何提高器件击穿电压，降低关态漏电，降低功耗，提高电路效率，是一个亟待解决的问题。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种基于栅下电场调制的高工作电压射频功率器件及制备方法。本发明要解决的技术问题通过以下技术方案实现：
6.本发明提供了一种基于栅下电场调制的高工作电压射频功率器件包括：
7.衬底层；
8.缓冲层，位于所述衬底层上；
9.沟道层，位于所述缓冲层上；
10.源极，位于所述沟道层的一端；
11.漏极，位于所述沟道层的另一端；
12.插入层，位于所述沟道层上，且位于所述源极和所述漏极之间；
13.势垒层，位于所述插入层上；其中，沿着栅宽方向，在所述势垒层、所述插入层和所述沟道层内间隔设置有若干凹槽，所述凹槽的底部位于所述沟道层内；
14.钝化层，位于所述势垒层上，其中，沿着所述栅宽方向，设置有贯穿所述钝化层的栅槽，且若干所述凹槽位于所述栅槽下；
15.栅极，位于若干所述凹槽和所述栅槽中，以及部分所述钝化层的表面；
16.其中，所述凹槽靠近所述源极的边长小于其靠近所述漏极的边长。
17.在本发明的一个实施例中，在所述凹槽内壁以及所述栅极与所述势垒层之间设置
有介质层。
18.在本发明的一个实施例中，所述凹槽与未刻蚀区域呈周期性排列。
19.在本发明的一个实施例中，在一个周期内所述凹槽和所述未刻蚀区域的面积比为1：2。
20.在本发明的一个实施例中，所述凹槽呈三角形，且该三角形的顶角位于靠近所述源极的一侧，与该顶角对应的底边位于靠近所述漏极的一侧。
21.在本发明的一个实施例中，所述凹槽靠近所述漏极的边与其邻边的夹角的范围为70
°
～90
°
。
22.本发明提供了一种基于栅下电场调制的高工作电压射频功率器件的制备方法，包括：
23.s1：在衬底层上依次生长缓冲层、沟道层、插入层和势垒层；
24.s2：在所述沟道层上的一端制备源极，另一端制备漏极；
25.s3：在所述势垒层上生长钝化层；
26.s4：沿栅宽方向，刻蚀位于所述源极和所述漏极之间的所述钝化层，形成贯穿所述钝化层的栅槽；
27.s5：刻蚀位于所述栅槽下方的所述势垒层、所述插入层和所述沟道层，形成沿所述栅宽方向间隔排列的若干凹槽；
28.s6：在所述凹槽内壁以及所述势垒层上生长介质层；
29.s7：在若干所述凹槽中、所述栅槽中和部分所述钝化层上沉积栅金属，形成栅极；
30.s8：制备所述源极和所述漏极之间的金属互联层；
31.其中，所述凹槽的底部位于所述沟道层内，所述凹槽靠近所述源极的边长小于其靠近所述漏极的边长。
32.在本发明的一个实施例中，在所述s5中，所述凹槽与未刻蚀区域呈周期性排列，且在一个周期内所述凹槽和所述未刻蚀区域的面积比为1：2。
33.在本发明的一个实施例中，在所述s5中，所述凹槽靠近所述漏极端的长边与其邻边的夹角的范围为70
°
～90
°
。
34.与现有技术相比，本发明的有益效果在于：
35.本发明的基于栅下电场调制的高工作电压射频功率器件，通过设置有非对称的收敛形纳米沟道，即靠近源端的沟道较宽，靠近漏端的沟道较窄，调制栅下靠近漏侧的峰值电场强度，提升击穿特性并降低漏电和功耗，以实现更大的输出功率密度和效率。
36.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
37.图1是本发明实施例提供的一种基于栅下电场调制的高工作电压射频功率器件的俯视示意图；
38.图2a-2b是本发明实施例提供的一种基于栅下电场调制的高工作电压射频功率器件的剖面示意图；
39.图3是本发明实施例提供的一种基于栅下电场调制的高工作电压射频功率器件的制备方法示意图。
具体实施方式
40.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于栅下电场调制的高工作电压射频功率器件及制备方法进行详细说明。
41.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
42.实施例一
43.请结合参见图1、图2a和图2b，图1是本发明实施例提供的一种基于栅下电场调制的高工作电压射频功率器件的俯视示意图；图2a-2b是本发明实施例提供的一种基于栅下电场调制的高工作电压射频功率器件的剖面示意图。如图所示，本实施例的基于栅下电场调制的高工作电压射频功率器件，包括：衬底层1、缓冲层2、沟道层3、源极4、漏极5、插入层6、势垒层7、钝化层8和栅极9，沟道层3与插入层6之间形成二维电子气沟道。
44.具体地，衬底层1包括蓝宝石、sic或si中的一种。缓冲层2位于衬底层1上，其材料可以为gan。沟道层3位于缓冲层2上，其材料为i-gan。源极4，位于沟道层3的一端；漏极5，位于沟道层3的另一端。源极4和漏极5的材料采用欧姆金属，由下向上依次为ti/al/ni/au。插入层6位于沟道层3上，且位于源极4和漏极5之间，插入层6的材料为aln。势垒层7位于插入层6上，势垒层7的材料可以为algan或inaln等。钝化层8位于势垒层7上，钝化层8的材料采用sin，其厚度为120nm。
45.进一步地，在沿着栅宽方向，在势垒层7、插入层6和沟道层3内间隔设置有若干凹槽10，凹槽10的底部位于沟道层3内。
46.进一步地，在沿着栅宽方向，设置有贯穿钝化层8的栅槽11，以将势垒层7的表面露出，而且若干凹槽10位于栅槽11下。
47.进一步地，在若干凹槽10和栅槽11中，以及部分钝化层8的表面设置有栅极9。
48.在本实施例中，凹槽10靠近源极4的边长小于其靠近漏极5的边长。该凹槽10将二维电子气沟道形成非对称纳米沟道(未刻蚀区域)，即靠近源端的沟道较宽，靠近漏端的沟道较窄。
49.进一步地，在本实施例中，在凹槽10的内壁以及栅极9的栅脚与势垒层7之间设置有介质层12，该介质层12的材料为al2o3，用于抑制栅极漏电。
50.在一个具体实施例中，凹槽10呈三角形结构，且该三角形的顶角位于靠近源极4的一侧，与该顶角对应的底边位于靠近漏极5的一侧。
51.进一步地，在本实施例中，凹槽10靠近漏极4的边与其邻边的夹角的范围为70
°
～90
°
52.进一步地，凹槽10(即刻蚀区域)与未刻蚀区域呈周期性排列。具体地，沿栅宽方向，势垒层7被划分为若干个周期，优选地，各个周期的长度相同。在每个周期中，一部分势
垒层7、插入层6和沟道层3被刻蚀掉，形成至少一个凹槽10，另一部分势垒层7、插入层6和沟道层3未被刻蚀掉，形成至少一个未刻蚀区域。
53.需要说明的是，在一个周期内凹槽10(即刻蚀区域)和未刻蚀区域的面积比为1：2。
54.本实施例的基于栅下电场调制的高工作电压射频功率器件，通过刻蚀的方式形成非对称的收敛形纳米沟道，调制栅下靠近漏侧的峰值电场强度，提升击穿特性并降低漏电和功耗，以实现更大的输出功率密度和效率；
55.具体地，在本实施例中，将纳米沟道设计为非对称的收敛形纳米沟道，通过侧栅形状的改变影响栅下电场强度，尤其是栅下靠近漏侧的峰值电场强度，进而调控击穿电压。而将纳米沟道设计为收敛形，即靠近源端的沟道较宽，靠近漏端的沟道较窄时，由于其特有的沟道形状设计，使得栅下电场尤其是靠近漏侧峰值电场强度减小，小于具有传统矩形对称沟道的fin-hemt器件。正是由于特有的纳米沟道形状设计降低的栅下电场，尤其降低了栅下靠近漏侧电场强度的峰值，从而降低器件的击穿电压，使得fin-hemt器件的工作电压相对传统矩形的器件有所提高，漏电有所降低。
56.进一步地，将其应用于微波毫米波功率晶体管与功率放大器中，其工作电压高，输出功率密度高，同样输出功率时效率更高。当纳米沟道为收敛形，其击穿电压高于传统矩形对称沟道的fin-hemt器件。
57.实施例二
58.在实施例一的基础上，本实施例提供了一种基于栅下电场调制的高工作电压射频功率器件的制备方法，请参见图3，图3是本发明实施例提供的一种基于栅下场调制的低压终端器件的制备方法示意图。如图所示，本实施例的基于栅下电场调制的高工作电压射频功率器件的制备方法，包括：
59.s1：在衬底层上依次生长缓冲层、沟道层、插入层和势垒层；
60.具体地，利用mocvd设备在sic衬底上生长异质结材料，异质结材料的结构从上到下依次为：20nm al
0.25
gan/1nm aln/400nm i-gan/buffer/sic substrate。
61.s2：在沟道层上的一端制备源极，另一端制备漏极；
62.具体地，利用电子束蒸发设备在沟道层上淀积欧姆叠层金属ti/al/ni/au＝20/160/55/45nm，在n2氛围中860℃下快速热退火60s，形成源极和漏极。
63.需要说明的是，在制备源漏极之前需要进行对准标记的光刻刻蚀。
64.s3：在势垒层上生长钝化层；
65.具体地，利用pecvd设备在器件表面淀积120nm sin作为钝化层。
66.需要说明的是，在生长钝化层之前利用离子注入设备，实现器件隔离。
67.s4：沿栅宽方向，刻蚀位于源极和漏极之间的钝化层，形成贯穿钝化层的栅槽；
68.具体地，首先，利用icp刻蚀设备采用干法刻蚀的方法进行开孔刻蚀，刻蚀气体为cf4/o2，流量25/5sccm，腔室压力5mtorr，icp上电极功率80w，下电极功率10w。其次，利用icp刻蚀设备采用f基刻蚀的方法将栅脚区域的sin去除，刻蚀气体为cf4/o2，流量25/5sccm，腔室压力5mtorr，icp上电极功率80w，下电极功率10w，偏压为46v。
69.s5：刻蚀位于栅槽下方的势垒层、插入层和沟道层，形成沿栅宽方向间隔排列的若干凹槽；
70.在本实施例中，凹槽的底部位于沟道层内，凹槽靠近源极的边长小于其靠近漏极
的边长。
71.可选地，凹槽呈三角形结构，且该三角形的顶角位于靠近源极的一侧，与该顶角对应的底边位于靠近漏极的一侧。
72.具体地，采用电子束光刻和cl基刻蚀的方法刻蚀将40nm的algan势垒层完全刻掉，即进行fin图案的刻蚀，刻蚀图案倾角α(凹槽靠近漏极的边与其邻边的夹角)在90度-70度之间，沿栅宽方向一个周期内的凹槽(即刻蚀区域)和不刻蚀区域的面积比为1：2。
73.s6：在凹槽内壁以及势垒层上生长介质层；
74.具体地，利用ald设备对栅下在势垒上方生长al2o3介质材料。
75.s7：在若干凹槽中、栅槽中和部分钝化层上沉积栅金属，形成栅极；
76.具体地，利用电子束蒸发设备在凹槽、栅槽中和部分钝化层上淀积栅极叠层金属形成栅极。
77.s8：制备源极和漏极之间的金属互联层；
78.具体地，利用电子束蒸发设备淀积的互联金属，形成源极和漏极之间的金属互联层。
79.应当说明的是，在本文中，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
80.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。