半导体结构及半导体结构的制作方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。


背景技术：

2.在半导体结构，如动态随机存取存储(dynamic random access memory，dram)器件中，随着器件的不断微缩，电容之间的间距变得越来越小，相邻电容接触孔的电感耦合效应也在不断增强。相关技术中采用的隔离结构绝缘性能有限，从而影响半导体结构的使用性能。


技术实现要素：

3.本发明提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
4.根据本发明的第一个方面，提供了一种半导体结构，包括：
5.衬底；
6.存储节点接触，存储节点接触位于衬底上；
7.电容隔离结构，电容隔离结构位于衬底上，且覆盖存储节点接触的侧壁，电容隔离结构包括第一气隙。
8.在本发明的一个实施例中，电容隔离结构还包括：
9.第一隔离层，第一隔离层位于衬底上；
10.第二隔离层，第二隔离层位于衬底上；
11.其中，第一隔离层与第二隔离层间隔设置，以在第一隔离层与第二隔离层之间形成第一气隙。
12.在本发明的一个实施例中，电容隔离结构还包括：
13.第三隔离层，第三隔离层位于衬底上，第三隔离层的两端分别连接第一隔离层与第二隔离层的底端；
14.其中，第一气隙位于第三隔离层的上方。
15.在本发明的一个实施例中，电容隔离结构为至少两个，存储节点接触位于相邻两个电容隔离结构之间；
16.其中，一个电容隔离结构的第一隔离层覆盖存储节点接触的第一侧壁，另一个电容隔离结构的第二隔离层覆盖存储节点接触的第二侧壁。
17.在本发明的一个实施例中，存储节点接触为多个，电容隔离结构为多个，半导体结构还包括：
18.位线，位线位于衬底上，且沿第一方向延伸，存储节点接触与电容隔离结构沿第一方向交错设置；
19.其中，位线为多个，多个位线沿第二方向间隔设置，第一方向平行于衬底，第二方
向平行于衬底，第一方向垂直于第二方向，相邻两个位线之间设置有存储节点接触。
20.在本发明的一个实施例中，半导体结构还包括：
21.位线侧壁层，位线侧壁层位于衬底上，且覆盖位线的侧壁；
22.其中，位线侧壁层形成第一气隙相对的两个侧壁。
23.在本发明的一个实施例中，半导体结构还包括：
24.密封层，密封层位于电容隔离结构的顶端，用于密封第一气隙。
25.根据本发明的第二个方面，提供了一种半导体结构的制作方法，包括：
26.提供衬底；
27.在衬底上形成多个存储节点接触；
28.在衬底上形成电容隔离结构，电容隔离结构形成于存储节点接触之间；
29.其中，电容隔离结构包括第一气隙。
30.在本发明的一个实施例中，形成存储节点接触之前，半导体结构的制作方法还包括：
31.在衬底上形成隔离件；
32.在隔离件上形成沟槽；
33.在沟槽内形成第一隔离介质层，第一隔离介质层覆盖沟槽的侧壁；
34.在沟槽内形成第一绝缘层，第一绝缘层填充沟槽的下部；
35.在沟槽内形成第二隔离介质层，第二隔离介质层填充沟槽的上部；
36.去除第一隔离介质层两侧的隔离件，以形成第一开口；
37.其中，第一开口内形成存储节点接触。
38.在本发明的一个实施例中，形成第一气隙包括：
39.去除位于第一绝缘层上方的第二隔离介质层以及第二隔离介质层侧壁的第一隔离介质层，以在相邻两个存储节点接触之间形成第二开口；
40.在第二开口内形成第三隔离介质层，第三隔离介质层覆盖第二开口的侧壁，且与第一隔离介质层的顶端相对接；
41.去除第一绝缘层，以在第一隔离介质层和第三隔离介质层之间形成第一气隙；
42.其中，第一隔离介质层、第三隔离介质层以及第一气隙作为电容隔离结构。
43.在本发明的一个实施例中，衬底包括存储单元区和外围电路区，存储节点接触形成于存储单元区，存储单元区和外围电路区均形成有第三隔离介质层，且第三隔离介质层覆盖存储节点接触的顶端和第一绝缘层的顶端；
44.其中，在外围电路区形成掩膜层，以覆盖位于外围电路区的第三隔离介质层，刻蚀存储节点接触的顶端和第一绝缘层的顶端的第三隔离介质层，以使位于存储单元区的第三隔离介质层仅覆盖第二开口的侧壁。
45.在本发明的一个实施例中，半导体结构的制作方法，还包括：
46.在第一气隙上形成密封层，密封层覆盖存储节点接触。
47.在本发明的一个实施例中，隔离件包括位线侧壁层和第二绝缘层，位线侧壁层位于衬底上，且埋设于第二绝缘层内，位线侧壁层内形成有位线；
48.其中，第二绝缘层形成了沟槽相对的两个侧壁，去除第一隔离介质层两侧的第二绝缘层后形成了第一开口。
49.在本发明的一个实施例中，沟槽为矩形孔，位线侧壁层形成了沟槽的底壁和相对的两个侧壁。
50.本发明的半导体结构包括衬底、存储节点接触以及电容隔离结构，电容隔离结构覆盖存储节点接触的侧壁，通过使得电容隔离结构包括第一气隙，以此降低电感耦合效应，提高半导体结构的性能。
附图说明
51.通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
52.图1是根据一示例性实施方式示出的一种半导体结构的制造方法的流程示意图；
53.图2是根据一示例性实施方式示出的一种半导体结构的制造方法形成隔离件的第一个视角的结构示意图；
54.图3是根据一示例性实施方式示出的一种半导体结构的制造方法形成隔离件的第二个视角的结构示意图；
55.图4是根据一示例性实施方式示出的一种半导体结构的制造方法形成沟槽的结构示意图；
56.图5是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一隔离介质层的结构示意图；
57.图6是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一绝缘层的结构示意图；
58.图7是根据一示例性实施方式示出的一种半导体结构的制造方法去除部分第一绝缘层的结构示意图；
59.图8是根据一示例性实施方式示出的一种半导体结构的制造方法形成第二隔离介质层的结构示意图；
60.图9是根据一示例性实施方式示出的一种半导体结构的制造方法去除部分第二隔离介质层的结构示意图；
61.图10是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一开口的结构示意图；
62.图11是根据一示例性实施方式示出的一种半导体结构的制造方法形成存储节点接触的结构示意图；
63.图12是根据一示例性实施方式示出的一种半导体结构的制造方法形成第三隔离介质层的结构示意图；
64.图13是根据一示例性实施方式示出的一种半导体结构的制造方法在外围电路区形成掩膜层的结构示意图；
65.图14是根据一示例性实施方式示出的一种半导体结构的制造方法去除部分第三隔离介质层的结构示意图；
66.图15是根据一示例性实施方式示出的一种半导体结构的制造方法去除外围电路区掩膜层的结构示意图；
67.图16是根据一示例性实施方式示出的一种半导体结构的制造方法形成第一气隙的结构示意图；
68.图17是根据一示例性实施方式示出的一种半导体结构的制造方法形成密封层的结构示意图；
69.图18是根据一示例性实施方式示出的一种半导体结构的俯视图。
70.附图标记说明如下：
71.10、衬底；11、存储单元区；12、外围电路区；20、存储节点接触；21、半导体层；22、金属层；30、电容隔离结构；31、第一气隙；32、第一隔离层；33、第二隔离层；34、第三隔离层；40、位线；41、位线金属层；42、位线连接层；43、位线保护层；50、位线侧壁层；60、密封层；70、第一开口；71、隔离件；72、沟槽；73、第一隔离介质层；74、第一绝缘层；75、第二隔离介质层；76、第二开口；77、第三隔离介质层；78、掩膜层；79、第二绝缘层。
具体实施方式
72.体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
73.在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
74.本发明的一个实施例提供了一种半导体结构的制作方法，请参考图1，半导体结构的制作方法包括：
75.s101，提供衬底10；
76.s103，在衬底10上形成多个存储节点接触20；
77.s105，在衬底10上形成电容隔离结构30，电容隔离结构30形成于存储节点接触20之间；
78.其中，电容隔离结构30包括第一气隙31。
79.本发明一个实施例的半导体结构的制作方法在衬底10上形成了存储节点接触20和电容隔离结构30，且形成于存储节点接触20之间的电容隔离结构30包括第一气隙31，以此降低电感耦合效应，提高半导体结构的性能。
80.需要说明的是，形成于存储节点接触20之间的电容隔离结构30构成了存储节点接触20的侧壁隔离结构，且由于空气具有最小介电常数的特性，因此具有第一气隙31的电容隔离结构30能够降低电感耦合效应，提高半导体结构的性能。
81.具体的，衬底10可以由含硅材料形成。衬底10可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
82.在一个实施例中，形成存储节点接触20之前，半导体结构的制作方法还包括：在衬
底10上形成隔离件71；在衬底10上通过间距倍增或者其他的图案转移技术，蚀刻隔离件71并形成沟槽72；在沟槽72内形成第一隔离介质层73，第一隔离介质层73覆盖沟槽72的侧壁；在沟槽72内形成第一绝缘层74，通过蚀刻工艺将表面的第一绝缘层74去除，同时移除部分在沟槽72内的第一绝缘层74，从而使得第一绝缘层74填充沟槽72的下部；在沟槽72内第二隔离介质层75填满至沟槽72的上部；通过蚀刻将整个结构一起蚀刻；去除第一隔离介质层73两侧的隔离件71，以形成第一开口70；其中，第一开口70内形成存储节点接触20。
83.具体的，在衬底10上形成隔离件71，如图2和图3所示，隔离件71覆盖衬底10的上表面。隔离件71包括绝缘材料，如氮化硅、氧化硅等。
84.在一些实施例中，结合图2和图3，隔离件71包括位线侧壁层50和第二绝缘层79，位线侧壁层50位于衬底10上，且埋设于第二绝缘层79内，位线侧壁层50内形成有位线40。
85.具体的，位线40埋设于隔离件71内，而位线侧壁层50覆盖衬底10的上表面以及位线40的侧壁和顶壁，以此形成位线40的侧壁隔离结构。
86.结合图2，位线40包括位线金属层41、位线连接层42以及位线保护层43，位线连接层42与衬底10相连接，位线金属层41位于位线连接层42上，而位线保护层43位于位线金属层41上。其中，位线金属层41可以包括钨，位线连接层42可以包括多晶硅，位线保护层43可以包括氮化硅和氮碳化硅中的至少之一。
87.需要说明的是，对于隔离件71以及位线40的具体形成方式此处不作限定，可以根据相关技术中的制作方法形成。本实施例中，可以直接提供形成有位线40以及隔离件71的衬底10，以在此基础上形成存储节点接触20和电容隔离结构30。
88.在一些实施例中，位线侧壁层50可以包括但不限于氮化硅，氮化硅/氧化硅/氮化硅，氮碳化硅结构等。第二绝缘层79可以包括二氧化硅。第二绝缘层79填充在位线侧壁层50形成的隔离空间内，具体可以参见图2。
89.在图3的基础上，蚀刻隔离件71，并在隔离件71内形成多个沟槽72，如图4所示。其中，在本实施例中，可以采用间距倍增或者其他的图案转移技术蚀刻隔离件71。对于沟槽72的尺寸由实际需求而定，在本实施例中，沟槽72开口的尺寸为10nm-50nm，深度为250nm-350nm。
90.具体的，衬底10上覆盖位线侧壁层50，蚀刻隔离件71的第二绝缘层79，并在暴露位线侧壁层50后停止蚀刻，以此形成沟槽72。在本实施例中，位线侧壁层50形成了沟槽72的底壁。
91.在图4的基础上，在沟槽72的侧壁和底壁上形成第一隔离介质层73，并且第一隔离介质层73也覆盖隔离件71的顶部，具体覆盖第二绝缘层79，如图5所示。
92.具体的，第一隔离介质层73可以通过采用物理气相沉积(physical vapor deposition，pvd)工艺、化学气相沉积(chemical vapor deposition，cvd)工艺或原子层沉积(atomic layer deposition，ald)工艺等形成。在本实施例中，利用原子层沉积技术生长一层第一隔离介质层73，第一隔离介质层73的厚度可以为8nm-16nm。
93.在一些实施例中，第一隔离介质层73可以包括但不限于氮化硅，氮化硅/氧化硅/氮化硅，氮碳化硅结构等。在本实施例中，第一隔离介质层73和位线侧壁层50的材料可以相同。
94.在图5的基础上，在第一隔离介质层73上形成第一绝缘层74，第一绝缘层74填充满
沟槽72，且覆盖位于第二绝缘层79上方的第一隔离介质层73，如图6所示。
95.具体的，第一绝缘层74可以通过采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成。在本实施例中，利用原子层沉积技术形成第一绝缘层74，第一绝缘层74的生长厚度可以是3nm-7nm。
96.在一些实施例中，第一绝缘层74包括但不限于二氧化硅。
97.在图6的基础上，将位于沟槽72外侧的第一绝缘层74去除，并移除部分在沟槽72内的第一绝缘层74，以形成如7所示的结构。
98.在本实施例中，通过采用湿法刻蚀的方法去除部分的第一绝缘层74，残留的第一绝缘层74高度为110nm-140nm。需要说明的是，第一绝缘层74保留的高度需要高于位线金属层41，用来降低金属层之间的电感耦合效应。
99.在图7的基础上，在第一隔离介质层73和第一绝缘层74上形成第二隔离介质层75，第二隔离介质层75填满沟槽72，且覆盖第一隔离介质层73的顶部，如图8所示。
100.具体的，第二隔离介质层75可以通过采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成。在本实施例中，利用原子层沉积技术形成第二隔离介质层75，第二隔离介质层75的生长厚度可以是25nm-35nm。
101.在一些实施例中，第二隔离介质层75可以包括但不限于氮化硅，氮化硅/氧化硅/氮化硅，氮碳化硅结构等。在本实施例中，第二隔离介质层75和第一隔离介质层73的材料可以相同。
102.在图8的基础上，去除部分第二隔离介质层75、第一隔离介质层73以及第二绝缘层79，形成如图9所示的结构。
103.具体的，通过干法刻蚀的方法，将整个结构一起刻蚀，剩余的整体高度为150nm-160nm，第二隔离介质层75剩余的厚度是20nm-40nm。
104.在图9的基础上，去除第一隔离介质层73两侧的第二绝缘层79，从而形成如图10所示的多个第一开口70。由于具有剩余的第二隔离介质层75，因此第一绝缘层74不会被清洗掉。
105.具体的，通过湿法刻蚀将第二绝缘层79移除。
106.在图10的基础上，在衬底10上形成存储节点接触20，其中，存储节点接触20的部分形成于第一开口70内，如图11所示。
107.在一些实施例中，结合图11进行说明，存储节点接触20包括半导体层21，半导体层21的底端位于衬底10内；金属层22，金属层22位于半导体层21的顶端。
108.需要说明的是，对于存储节点接触20的具体形成方法此处不作限定，可以根据相关技术已知的方法进行形成，例如，在衬底10内形成孔，在衬底10的孔内以及第一开口70的底部形成半导体层21，然后在半导体层21上形成金属层22。
109.在一些实施例中，半导体层21可以包括钴硅化合物、多晶硅等材料。金属层22(还可以进一步分为金属层及接触板)可以包括金属钨、氮化钛等材料。
110.在一个实施例中，形成第一气隙31包括：去除位于第一绝缘层74上方的第二隔离介质层75以及第二隔离介质层75侧壁的第一隔离介质层73，以在相邻两个存储节点接触20之间形成第二开口76；在第二开口76内形成第三隔离介质层77，第三隔离介质层77覆盖第二开口76的侧壁，且与第一隔离介质层73的顶端相对接；去除第一绝缘层74，以在第一隔离
介质层73和第三隔离介质层77之间形成第一气隙31；其中，第一隔离介质层73、第三隔离介质层77以及第一气隙31作为电容隔离结构30。
111.具体的，在形成存储节点接触20后，去除了位于第一绝缘层74上方的第二隔离介质层75以及第二隔离介质层75侧壁的第一隔离介质层73，以在相邻两个存储节点接触20之间形成第二开口76，如图11所示，此时金属层22的顶端高于第一隔离介质层73的顶端。其中，第一隔离介质层73和第二隔离介质层75的去除可以采用湿法蚀刻工艺。需要说明的是，第二隔离介质层75被完全去除，以暴露出第一绝缘层74。
112.在图11的基础上，形成第三隔离介质层77，第三隔离介质层77覆盖第一隔离介质层73和第一绝缘层74的顶端，且覆盖金属层22的顶端。然后将位于金属层22顶端以及第一绝缘层74顶端的第三隔离介质层77去除，从而形成如图15所示的结构，最后将第一绝缘层74去除，形成如图16所示的第一气隙31。
113.在一个实施例中，衬底10包括存储单元区11和外围电路区12，存储节点接触20形成于存储单元区11，存储单元区11和外围电路区12均形成有第三隔离介质层77，且第三隔离介质层77覆盖存储节点接触20的顶端和第一绝缘层74的顶端；其中，在外围电路区12形成掩膜层78，以覆盖位于外围电路区12的第三隔离介质层77，刻蚀存储节点接触20的顶端和第一绝缘层74的顶端的第三隔离介质层77，以使位于存储单元区11的第三隔离介质层77仅覆盖第二开口76的侧壁。
114.需要说明的是，对于外围电路区12的具体结构此处不作限定，可以是相关技术中的已知结构，本实施例中重在体现，在形成第三隔离介质层77的过程中，第三隔离介质层77覆盖外围电路区12。
115.需要说明的是，图2至图11并未画出外围电路区12，而是在形成图11的存储节点接触20后，在图12至17画出了外围电路区12。
116.在图11的基础上，在存储单元区11以及外围电路区12形成如图12所示的第三隔离介质层77。
117.具体的，第三隔离介质层77可以通过采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成。在本实施例中，利用原子层沉积技术形成第三隔离介质层77，第三隔离介质层77的厚度可以是2nm-4nm。
118.在一些实施例中，第三隔离介质层77可以包括但不限于氮化硅，氮化硅/氧化硅/氮化硅，氮碳化硅结构等。在本实施例中，第三隔离介质层77和第一隔离介质层73的材料可以相同。
119.在图12的基础上，在外围电路区12形成掩膜层78，掩膜层78覆盖外围电路区12的第三隔离介质层77，如图13所示。
120.具体的，掩膜层78可以是光刻胶，保护外围电路区12不被后续制作流程破坏。
121.在图13的基础上，刻蚀位于金属层22顶端以及第一绝缘层74顶端的第三隔离介质层77，形成了如图14所示的结构。具体的，利用干法刻蚀技术将存储单元区11的第三隔离介质层77打开，仅保留第三隔离介质层77在侧壁的结构。
122.去除图14所示的掩膜层78形成了图15所示的结构，此时外围电路区12的第三隔离介质层77均保留。
123.在图15的基础上，去除第一绝缘层74，从而形成了图16所示的结构。具体的，利用
高选择比的湿法刻蚀方法，去除第一绝缘层74，使其形成空槽的结构，即形成第一气隙31。
124.在一个实施例中，半导体结构的制作方法，还包括：在第一气隙31上形成密封层60，密封层60覆盖存储节点接触20，密封层60用于封闭第一气隙31的顶端开口。
125.具体的，在图16的基础上，利用等离子体化学气相沉积的方法在表面生长一层密封层60，形成如图17所示的结构。由于其沉积速率极快，封口效果好，能够保证已经形成的空洞结构(即第一气隙31)不被填实。
126.在一些实施例中，密封层60可以包括但不限于氮化硅，氮化硅/氧化硅/氮化硅，氮碳化硅结构等。在本实施例中，密封层60和第三隔离介质层77的材料可以相同。
127.在一个实施例中，衬底10上填充隔离件71，隔离件71内有位线40，第一开口70形成于两个位线40之间。
128.在一个实施例中，隔离件71包括位线侧壁层50和第二绝缘层79，位线侧壁层50位于衬底10上，且埋设于第二绝缘层79内，位线侧壁层50内形成有位线40；其中，第二绝缘层79形成了沟槽72相对的两个侧壁，去除第一隔离介质层73两侧的第二绝缘层79后形成了第一开口70。
129.在一个实施例中，沟槽72为矩形孔，位线侧壁层50形成了沟槽72的底壁和相对的两个侧壁。
130.在一个实施例中，隔离件71包括位线侧壁层50和第二绝缘层79，位线侧壁层50位于衬底10上，且埋设于第二绝缘层79内，第一开口70形成于第二绝缘层79内，位线侧壁层50形成第一气隙31相对的两个侧壁。
131.本发明的一个实施例还提供了一种半导体结构，请参考图17和图18，半导体结构包括：衬底10；存储节点接触20，存储节点接触20位于衬底10上；电容隔离结构30，电容隔离结构30位于衬底10上，且覆盖存储节点接触20的侧壁，电容隔离结构30包括第一气隙31。
132.本发明一个实施例的半导体结构包括衬底10、存储节点接触20以及电容隔离结构30，电容隔离结构30覆盖存储节点接触20的侧壁，通过使得电容隔离结构30包括第一气隙31，以此降低电感耦合效应，提高半导体结构的性能。
133.在一个实施例中，如图17所示，存储节点接触20包括：半导体层21，半导体层21的底端位于衬底10内；金属层22，金属层22位于半导体层21的顶端。半导体层21被电容隔离结构30保护起来，有助于隔绝潜在的氧化和污染的风险，更易于大规模生产制造。
134.在一个实施例中，如图17和图18所示，电容隔离结构30还包括：第一隔离层32，第一隔离层32位于衬底10上；第二隔离层33，第二隔离层33位于衬底10上；其中，第一隔离层32与第二隔离层33间隔设置，以在第一隔离层32与第二隔离层33之间形成第一气隙31，即电容隔离结构30形成了隔离层-空气层-隔离层的绝缘结构，以此提高绝缘效果。
135.需要说明的是，第一隔离层32的高度以及第二隔离层33的高度相等。而第一气隙31的高度可以与第一隔离层32的高度以及第二隔离层33的高度均相等，或者，第一气隙31的高度可以低于第一隔离层32的高度以及第二隔离层33的高度。
136.在一个实施例中，如图17所示，电容隔离结构30还包括：第三隔离层34，第三隔离层34位于衬底10上，第三隔离层34的两端分别连接第一隔离层32与第二隔离层33的底端；其中，第一气隙31位于第三隔离层34的上方。
137.具体的，第一隔离层32、第三隔离层34以及第二隔离层33形成了一个u形的电隔离
结构，而第一隔离层32、第三隔离层34以及第二隔离层33围成的空间为第一气隙31，从而使得电容隔离结构30包括空气隔离，以此提高电容隔离结构30的隔离能力，降低电感耦合效应，提高半导体结构的性能。
138.在一个实施例中，电容隔离结构30为至少两个，存储节点接触20位于相邻两个电容隔离结构30之间；其中，一个电容隔离结构30的第一隔离层32覆盖存储节点接触20的第一侧壁，另一个电容隔离结构30的第二隔离层33覆盖存储节点接触20的第二侧壁。
139.结合图17和图18可以看出，相邻两个存储节点接触20之间均夹持有电容隔离结构30，以此形成隔离，即相邻两个存储节点接触20之间均包括第一气隙31。
140.在一个实施例中，存储节点接触20为多个，电容隔离结构30为多个，半导体结构还包括：位线40，位线40位于衬底10上，且沿第一方向延伸，存储节点接触20与电容隔离结构30沿第一方向交错设置；其中，位线40为多个，多个位线40沿第二方向间隔设置，第一方向平行于衬底10，第二方向平行于衬底10，第一方向垂直于第二方向，相邻两个位线40之间设置有存储节点接触20。
141.具体的，结合图18所示，a表示第一方向，b表示第二方向，多个位线40均设置在衬底10上，并且均沿第一方向a延伸，而多个位线40沿第二方向b间隔设置，并且相邻的两个位线40之间夹持有多个存储节点接触20。第一方向平行于衬底10，第二方向平行于衬底10，可以理解为第一方向和第二方向平行于衬底10的上表面。
142.在一个实施例中，半导体结构还包括：位线侧壁层50，位线侧壁层50位于衬底10上，且覆盖位线40的侧壁，即位线侧壁层50用于隔离相邻两个位线40。
143.结合图2所示的位线40和位线侧壁层50的基本结构，位线侧壁层50覆盖衬底10的上表面，且位线40位于位线侧壁层50内。
144.位线40包括位线金属层41、位线连接层42以及位线保护层43，位线连接层42与衬底10相连接，位线金属层41位于位线连接层42上，而位线保护层43位于位线金属层41上。其中，第一气隙31的顶端不低于位线金属层41的顶端，以此保证第一气隙31具有足够的隔离能力。
145.在一些实施例中，第一气隙31可以形成于电容隔离结构30的中部，即第一气隙31的侧壁可以均由电容隔离结构30的隔离层形成，此时第一隔离层32和第二隔离层33形成了一个周向封闭的结构，中间为第一气隙31。
146.在一些实施例中，电容隔离结构30中第三隔离层34与位线侧壁层50属于不同的生长步骤，但材料一致。
147.在一个实施例中，如图17所示，半导体结构还包括：密封层60，密封层60位于电容隔离结构30的顶端，用于密封第一气隙31。
148.在一个实施例中，半导体结构可由上述半导体结构的制作方法得到。
149.需要说明的是，半导体结构包括的各个结构层的材料可以参考半导体结构的制作方法所给出的材料，此处不作赘述。例如，第一隔离层32和第二隔离层33包括第一隔离介质层73和第三隔离介质层77，而第三隔离层34包括第一隔离介质层73。
150.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识
或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
151.应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。