形成半导体器件的方法与流程

技术特征：
1.一种用于形成半导体器件的方法，包括：在衬底上方形成材料层；在所述材料层上方形成掩模层，所述掩模层具有内应力；以及对所述掩模层执行应力补偿工艺，以调整所述掩模层的所述内应力。2.根据权利要求1所述的方法，其中，对所述掩模层执行应力补偿工艺的步骤包括对所述掩模层执行热工艺。3.根据权利要求2所述的方法，其中，所述热工艺是快速热退火工艺。4.根据权利要求2所述的方法，其中，所述热工艺是炉退火工艺。5.根据权利要求1所述的方法，其中，所述应力补偿工艺包括在所述掩模层上形成第二掩模层，所述第二掩模层相对于所述掩模层具有补偿内应力。6.根据权利要求5所述的方法，其中，所述掩模层具有拉伸内应力，并且所述第二掩模层具有压缩内应力。7.根据权利要求1所述的方法，还包括：在对所述掩模层执行所述应力补偿工艺之后对所述掩模层进行图案化。8.根据权利要求7所述的方法，其中，对所述掩模层进行图案化包括在所述掩模层上形成光刻胶层，对所述光刻胶层进行图案化，并将所述图案化光刻胶层用作蚀刻掩模来蚀刻所述掩模层。9.一种用于形成半导体器件的方法，包括：在衬底上沉积待图案化的层；在所述待图案化的层上方沉积具有内应力的掩模层；以及至少部分补偿所述掩模层的所述内应力；以及在至少部分补偿所述内应力的步骤之后对所述掩模层进行图案化。10.一种形成半导体器件的方法，包括：在衬底上形成材料层；在所述材料层上沉积掩模层，所述掩模层具有内应力值；降低所述掩模层的所述内应力值；以及在降低所述掩模层内的所述内应力值的步骤之后对所述掩模层进行图案化。

技术总结
在沉积时，硬掩模薄膜具有内应力分量，该内应力分量是掩模层的材料、厚度、沉积工艺以及下层材料和形貌的伪像。在图案化时，尤其是在图案化亚微米临界尺寸时，这种内应力可导致掩模层变形和扭曲。采用应力补偿工艺减少这种内应力的影响。例如，可采用热处理来释放应力。在另一实例中，采用具有相反内应力分量的第二掩模层抵消硬掩模层中的内应力分量。本申请的实施例还涉及形成半导体器件的方法。实施例还涉及形成半导体器件的方法。实施例还涉及形成半导体器件的方法。


技术研发人员：张君毅 王俊尧
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.01.25
技术公布日：2022/7/8