芯片封装结构及其形成方法与流程

1.本发明实施例是有关于芯片封装结构及形成芯片封装结构的方法。


背景技术：

2.在后续对扇出型晶片级封装(fan-out wafer level package，fowlp)、底部填充材料部分及封装衬底的装配处置(例如，将所述封装衬底贴合到印刷电路板(printed circuit board，pcb))期间，fowlp与底部填充材料部分之间的界面会经受机械应力。另外，在用于计算装置期间(例如，当移动装置在使用期间意外地掉落而导致机械冲击时)，扇出型晶片级封装(fowlp)与底部填充材料部分之间的界面会经受机械应力。裂纹可形成在底部填充材料中，且可在半导体管芯内或封装衬底内的半导体管芯、焊料材料部分、重布线结构和/或各种介电层中引发额外的裂纹。因此，需要抑制底部填充材料中裂纹的形成。


技术实现要素：

3.本发明实施例所揭露的一种芯片封装结构，包括扇出型封装，所述扇出型封装包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构，其中所述扇出型封装具有倒角区，在所述倒角区处，所述扇出型封装的水平表面与垂直表面经由既不水平也不垂直的斜角表面连接；封装衬底，经由焊料材料部分阵列贴合到所述扇出型封装；以及底部填充材料部分，在侧向上环绕所述焊料材料部分阵列且接触整个所述斜角表面。
4.本发明实施例所揭露的一种包括扇出型封装的结构，所述扇出型封装包括至少一个半导体管芯；环氧模塑化合物(emc)管芯框架，在侧向上环绕所述至少一个半导体管芯；以及重布线结构，位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上，其中所述扇出型封装具有倒角区，所述倒角区包括既不水平也不垂直的斜角表面，且所述斜角表面中的每一者包括所述重布线结构的表面部份及所述环氧模塑化合物管芯框架的表面部份。
5.本发明实施例所揭露的一种形成芯片封装结构的方法，包括形成扇出型封装，所述扇出型封装包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架、及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构；在所述扇出型封装的隅角处形成倒角区，其中所述倒角区包括既不水平也不垂直的斜角表面；将所述扇出型封装通过焊料材料部分阵列贴合到封装衬底；以及在所述封装衬底与所述扇出型封装之间施加底部填充材料部分，其中所述底部填充材料部分在侧向上环绕并接触所述斜角表面。
附图说明
6.结合附图阅读以下详细说明，能最好地理解本公开的各个方面。注意，根据本行业
中的标准惯例，各种特征并未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
7.图1a是根据本公开实施例的包括载体衬底及半导体管芯的例示性结构的区的垂直剖视图。
8.图1b是图1a的例示性结构的俯视图。
9.图2是根据本公开实施例的在形成环氧模塑化合物(epoxy molding compound，emc)基质之后例示性结构的区的垂直剖视图。
10.图3是根据本公开实施例的在将环氧模塑化合物(emc)基质平坦化之后例示性结构的区的垂直剖视图。
11.图4是根据本公开实施例的在形成重布线结构之后例示性结构的区的垂直剖视图。
12.图5是根据本公开实施例的在形成焊料材料部分之后例示性结构的区的垂直剖视图。
13.图6是根据本公开实施例的扇出型晶片级封装的垂直剖视图，所述扇出型晶片级封装是通过将载体衬底与图4的例示性结构分离且通过将图4的重构晶片单体化而获得。
14.图7a是根据本公开实施例的在于倒角区中形成斜角表面之后扇出型晶片级封装的第一配置的垂直剖视图。
15.图7b是图7a的扇出型晶片级封装的第一配置的仰视图。
16.图7c是根据本公开实施例的在于倒角区中形成斜角表面之后扇出型晶片级封装的第二配置的垂直剖视图。
17.图8a是根据本公开实施例的在于倒角区中形成斜角表面之后例示性结构的替代实施例的区的垂直剖视图。
18.图8b是图8a的例示性结构的替代配置的俯视图。
19.图8c是图8a及图8b的例示性结构的替代配置的区的俯视图。铰接垂直平面a-a’对应于图8a的垂直剖视图的平面。
20.图9是根据本公开实施例的在形成焊料材料部分之后例示性结构的替代配置的区的垂直剖视图。
21.图10a是根据本公开实施例的扇出型晶片级封装的垂直剖视图，所述扇出型晶片级封装是通过将载体衬底与图9的例示性结构分离且通过将图9的重构晶片单体化而获得。
22.图10b是在将图10a的扇出型晶片级封装倒置之后所述扇出型晶片级封装的垂直剖视图。
23.图10c是图10b的扇出型晶片级封装的仰视图。
24.图11是根据本公开实施例的第一例示性结构的垂直剖视图，所述第一例示性结构是通过呈第一配置的扇出型晶片级封装结合到封装衬底而获得。
25.图12是根据本公开实施例的在施加底部填充材料部分之后第一例示性结构的垂直剖视图。
26.图13a是根据本公开实施例的在将封装衬底贴合到印刷电路板(pcb)之后第一例示性结构的垂直剖视图。
27.图13b是根据本公开实施例的第一例示性结构的替代配置的垂直剖视图。
28.图13c是根据本公开实施例的第一例示性结构的另一替代配置的垂直剖视图。
29.图14a是根据本公开实施例的位于载体衬底上的重构晶片的区的垂直剖视图，在所述重构晶片中每一重构管芯包括多个半导体管芯。
30.图14b是重构晶片的区的沿着图14a的水平面b-b’的水平剖视图。
31.图15a是根据本公开实施例的在于扇出型晶片级封装上形成倒角区且将扇出型晶片级封装贴合到封装衬底以及在将所述封装衬底贴合到印刷电路板(pcb)之后第二例示性结构的垂直剖视图。
32.图15b是根据本公开实施例的第二例示性结构的替代配置的垂直剖视图。
33.图16a是根据本公开实施例的位于载体衬底上的重构晶片的区的垂直剖视图，在所述重构晶片中每一重构管芯包括系统芯片(system-on-chip，soc)管芯及高带宽存储器(high bandwidth memory，hbm)管芯。
34.图16b是重构晶片的区的沿着图14a的水平面b
–
b’的水平剖视图。
35.图16c是图16a及图16b的高带宽存储器管芯的放大垂直剖视图。
36.图17a是根据本公开实施例的在于扇出型晶片级封装上形成倒角区且将扇出型晶片级封装贴合到封装衬底之后以及在将所述封装衬底贴合到印刷电路板(pcb)之后第三例示性结构的垂直剖视图。
37.图17b是根据本公开实施例的第三例示性结构的替代配置的垂直剖视图。
38.图18是说明形成根据本公开实施例的例示性结构的步骤的流程图。
具体实施方式
39.以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中在第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各种实施例和/或配置之间的关系。
40.此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除了图中所绘示的取向之外，所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。除非另有明确陈述，否则认定具有相同参考编号的每一元件具有相同的材料组成且具有介于同一厚度范围内的厚度。
41.本公开涉及半导体器件，且确切来说涉及在进行半导体管芯封装时移除管芯隅角以抑制底部填充胶裂纹。一般来说，本公开的方法及结构可用于提供芯片封装结构，例如扇出型晶片级封装(fowlp)及扇出型面板级封装(fan-out panel level package，foplp)。虽然采用fowlp配置阐述本公开，但可以foplp配置或任何其他的扇出型封装配置来实施本公开的方法及结构。各种实施例芯片封装结构可对在侧向上环绕扇出型封装的底部填充材料
部分中的裂纹产生具有增强的阻力。扇出型封装可在接触底部填充材料部分的隅角处形成有倒角区。倒角区可具有既不水平也不垂直的斜角表面。斜角表面连接扇出型封装的水平表面与垂直表面，使得尖锐隅角可被斜角表面取代。斜角表面以消除应力集中点的方式更改应力分布。因此，本公开的实施例扇出型封装可更能在机械冲击下抵抗裂纹产生和/或裂纹传播。现在参考附图阐述本公开的方法及结构的各个方面及实施例。
42.参考图1a及图1b，根据本公开实施例的例示性结构包括载体衬底300及半导体管芯700，半导体管芯700在载体衬底300上设置成二维阵列以用于形成扇出型封装。载体衬底300可包括光学透明衬底，例如玻璃衬底或蓝宝石衬底。载体衬底300的直径可在介于150毫米到290毫米的范围内，且载体衬底300的厚度可在介于500微米到2,000微米的范围内。作为另外一种选择，载体衬底300可被设置成矩形面板格式。
43.粘合层301可贴合到载体衬底300的前侧表面。在一个实施例中，粘合层301可以是光热转换(light-to-heat conversion，lthc)层。lthc层可以是使用旋转涂布方法施加的溶剂型涂层。lthc层可将紫外线光转换成热量，此可使得lthc层的材料失去粘性。举例来说，lthc层可包括可从3m购得的光热转换(lthc)释放涂层墨水
tm
。作为另外一种选择，粘合层301可包含热分解粘合材料。举例来说，粘合层301可包含在高温下分解的丙烯酸压敏粘合剂。热分解粘合材料的剥离温度可在介于150度到200度的范围内。
44.半导体管芯700可以二维周期性矩形阵列形式放置在载体衬底300之上。半导体管芯700可被定位成面朝上位置，即以半导体管芯700上的结合焊盘780面朝上且不接触粘合层301的方式定位。每一半导体管芯700的后侧表面可接触粘合层301。每一半导体管芯700可放置在相应的管芯区域da内。可使用拾放设备执行在载体衬底300上放置半导体管芯700。每一半导体管芯700可通过粘合层301贴合到载体衬底300。
45.半导体管芯700可包括此领域中已知的任何半导体管芯。举例来说，半导体管芯700可包括系统芯片(system-on-chip，soc)管芯，例如应用处理器管芯、中央处理单元管芯、图形处理单元管芯或存储器管芯(例如，包括静态随机存取存储器管芯的垂直堆叠的高带宽存储器(hbm)管芯)。
46.参考图2，环氧模塑化合物(emc)可施加到附接到载体衬底300的半导体管芯700之间的间隙。emc可包含含环氧树脂的化合物，所述含环氧树脂的化合物可被硬化(即，固化)以提供具有足够的硬度及机械强度的介电材料部分。emc可包括环氧树脂、硬化剂、二氧化硅(作为填充物材料)及其他添加剂。可根据粘度及流动性而以液体形式或以固体形式提供emc。液体emc提供良好的处置性、良好的流动性、更少的空隙、更好的填充及更少的流动痕迹。固体emc提供更小的固化收缩、更好的坚挺性(stand-off)及更小的管芯漂移(drift)。emc内的高填充物含量(例如，以重量计85％)可缩短模塑时间、降低模塑收缩且减小模塑翘曲。emc中均匀的填充物大小分布可减少流动痕迹且可增强流动性。如果粘合层301包含热剥离材料，则emc的固化温度可低于所述粘合层的释放(剥离)温度。举例来说，emc的固化温度可在介于125℃到150℃的范围内。
47.可在固化温度下将emc固化以形成emc基质910m，emc基质910m在侧向上环绕半导体管芯700中的每一者且使半导体管芯700中的每一者嵌置在emc基质910m中。emc基质910m包括可在侧向上彼此邻接的多个环氧模塑化合物(emc)管芯框架。每一emc管芯框架是位于相应的管芯区域da内的emc基质的一部分。因此，每一emc管芯框架在侧向上环绕相应的半
导体管芯700且使相应的半导体管芯700嵌置在每一emc管芯框架中。
48.参考图3，可通过平坦化工艺移除emc基质910m的上覆在包括半导体管芯700的顶表面的水平面上的部分。举例来说，可使用化学机械平坦化移除emc基质910m的上覆在所述水平面上的部分。emc基质910m的剩余部分与嵌置在emc基质910m中的半导体管芯700的二维阵列的组合构成重构晶片900w。位于管芯区域da内的emc基质910m的每一部分构成emc管芯框架。
49.参考图4，重布线结构920可形成在半导体管芯700及emc基质910m上。具体来说，重布线结构920可形成在重构晶片900w的每一管芯区域da内。重布线结构920是形成在管芯侧(即，与将在随后贴合的半导体管芯面对的一侧)上的重布线结构。重布线结构920可并入到重构晶片900w中。
50.每一重布线结构920可包括重布线介电层922、重布线配线内连线924及扇出型结合焊盘928。重布线介电层922包含相应的介电聚合物材料，例如聚酰亚胺(polyimide，pi)、苯并环丁烯(benzocyclobutene，bcb)或聚苯并恶唑(polybenzobisoxazole，pbo)。其他适合的材料可属于本公开的涵盖范围内。可通过旋转涂布相应的介电聚合物材料并将所述相应的介电聚合物材料烘干来形成每一重布线介电层922。每一重布线介电层922的厚度可在介于2微米到40微米(例如，4微米到20微米)的范围内。可例如通过以下方式将每一重布线介电层922图案化：在每一重布线介电层922上方施加相应的光刻胶层并将所述相应的光刻胶层图案化；及使用刻蚀工艺(例如，各向异性刻蚀工艺)将光刻胶层中的图案转移到重布线介电层922中。可随后例如通过灰化移除光刻胶层。
51.可通过以下方式形成重布线配线内连线924及扇出型结合焊盘928中的每一者：通过溅镀沉积金属晶种层；在金属晶种层之上施加光刻胶层并将所述光刻胶层图案化以形成穿过光刻胶层的开口图案；电镀金属填充材料(例如，铜、镍或铜与镍的堆叠)；移除光刻胶层(例如，通过灰化)；且刻蚀金属晶种层的位于所电镀的金属填充材料部分之间的部分。金属晶种层可包括例如钛阻挡层与铜晶种层的堆叠。钛阻挡层可具有50纳米到300纳米范围内的厚度，且铜晶种层可具有100纳米到500纳米范围内的厚度。重布线配线内连线924的金属填充材料可包括铜、镍、或铜及镍。针对每一重布线配线内连线924沉积的金属填充材料的厚度可在介于2微米到40微米(例如，4微米到10微米)的范围内，但也可使用更小或更大的厚度。每一重布线结构920中的配线层级(即，重布线配线内连线924的层级)的总数目可在介于1到10的范围内。其他适合的材料属于本公开的涵盖范围内。
52.扇出型结合焊盘928的金属填充材料可包括铜。其他适合的材料属于本公开的涵盖范围内。针对扇出型结合焊盘928沉积的金属填充材料的厚度可在介于5微米到100微米的范围内，但也可使用更小或更大的厚度。扇出型结合焊盘928可具有矩形、修圆的矩形或圆形的水平横截面形状。其他适合的形状属于本公开的涵盖范围内。在扇出型结合焊盘928被形成为受控塌陷芯片连接(controlled collapse chip connection，c4)焊盘的实施例中，扇出型结合焊盘928的厚度可在介于5微米到50微米的范围内，但也可使用更小或更大的厚度。作为另外一种选择，扇出型结合焊盘928可被配置成微凸块结合件(即，c2结合件)，且可具有在30微米到100微米范围内的厚度，但也可使用更小或更大的厚度。在此实施例中，扇出型结合焊盘928可被形成为侧向尺寸介于10微米到25微米范围内且节距介于20微米到50微米范围内的微凸块(例如，铜柱)阵列。包括所有重布线结构920的层在本文中被称
900包括位于贴合有焊料材料部分290的fowlp 900的水平表面的四个隅角处的四个倒角区。斜角表面940的边缘可邻接emc管芯框架910的垂直侧壁、重布线结构920的垂直侧壁及所述重布线结构920的贴合有焊料材料部分290的阵列的水平表面。在一个实施例中，每一斜角表面940可邻接emc管芯框架910的一对垂直侧壁、重布线结构920的一对垂直侧壁及所述重布线结构920的贴合有焊料材料部分290的阵列的水平表面。
61.在一个实施例中，可通过对重布线结构920的一部分进行削角且通过对emc管芯框架910的一部分进行削角来形成每一斜角表面940。在此实施例中，斜角表面940中的每一者可包括：斜角重布线结构表面部份，包括重布线结构920内的重布线介电层922的相应的表面；及斜角emc管芯框架表面部份，包括emc管芯框架910的相应的表面。fowlp 900的顶表面可为平整的。因此，半导体管芯700的水平表面可与fowlp 900的不接触任何焊料材料部分290的远侧水平表面位于同一水平面内。
62.每一重布线结构920可包括重布线介电层922。重布线介电层922中的每一者可包括斜角表面940中的每一者的相应的表面部份。重布线配线内连线924可嵌置在重布线介电层922中。扇出型结合焊盘928可结合到焊料材料部分290的阵列。重布线配线内连线924在侧向上在半导体管芯700与emc管芯框架910之间的边界之上且跨越所述边界延伸。
63.在fowlp 900的第一实施例中，可通过斜面切割工艺执行重布线结构920的隅角部分及emc管芯框架910的隅角部分的移除。斜面切割工艺可使用：使用锯的斜角切割工艺、斜角抛光工艺和/或斜角研磨工艺。斜面切割工艺可将斜角表面940形成为平整斜表面。每一平整斜表面可整个地容置在二维欧几里得平面(euclidian plane)内，所述二维欧几里得平面相对于emc管芯框架910的每一垂直侧壁具有相应的非零角度，且相对于焊料材料部分290的阵列从中突出的重布线结构920的水平面具有非零角度。
64.每一平整斜表面与垂直方向之间的角度α可在介于20度到80度(例如，30度到70度)的范围内。换句话说，平整斜表面中的每一者可具有相对于垂直方向成介于20度到80度范围内的角度α。每一平整斜表面与emc管芯框架910的垂直侧壁之间的角度可在介于20度到80度(例如，30度到70度和/或40度到50度)的范围内。每一平整斜表面与包括焊料材料部分290的阵列从中突出的重布线结构920的水平面的水平面之间的角度可在介于10度到70度(例如，20度到60度和/或40度到50度)的范围内。
65.参考图7c，说明在于倒角区中形成斜角表面940之后扇出型晶片级封装900的第二实施例。在此实施例中，可通过将斜角表面940形成为凸表面的研磨工艺执行重布线结构920的隅角部分及emc管芯框架910的隅角部分的移除。在一个实施例中，斜角表面940中的每一者可包括相对于垂直方向具有可变锥度角的相应的凸表面，所述可变锥度角随着与包括焊料材料部分290的阵列从中突出的重布线结构920的水平表面的水平面的垂直距离增大而减小。每一斜角表面940可在两个弯曲边缘处邻接fowlp900的一对垂直侧壁，且可在弯曲边缘处邻接重布线结构920的水平表面。
66.一般来说，每一斜角表面940可由在三个顶点处邻接的三个边缘限界。所述三个边缘在其中斜角表面940位于欧几里得二维平面中的实施例中可以是笔直边缘，或在其中斜角表面940包括弯曲表面(例如，凸表面或凹表面)的实施例中可以是弯曲边缘。每一斜角表面940的顶点到顶点距离大于重布线结构920的厚度，且可在介于50微米到2毫米(例如，100微米到500微米)的范围内，但也可使用更小及更大的顶点到顶点距离。
67.参考图8a到图8c，说明例示性结构的替代实施例，所述例示性结构可通过在将重构晶片900w单体化之前形成包括斜角表面940的倒角区的阵列而从图4的例示性结构导出。倒角区可形成在位于相邻的成对管芯区域da之间的边界处的切分道的每一相交点处。倒角区可被排列成具有与半导体管芯700的二维阵列相同的周期性的二维周期性阵列。
68.在一个实施例中，在切分重构晶片900w之前，可在重布线结构层中将倒角区形成为具有锥形表面的凹陷空腔阵列。在一个实施例中，可例如通过以下方式形成凹陷空腔：在图4的重构晶片900w之上施加光刻胶层，在管芯区域da的每一隅角处形成菱形开口阵列，且使用图案化的光刻胶层作为刻蚀掩模执行至少一种刻蚀工艺。所述至少一种刻蚀工艺可包括：刻蚀重布线结构920的材料和/或emc基质910m的材料的至少一种各向同性刻蚀工艺、刻蚀重布线结构920的材料和/或emc基质910m的材料的至少一种各向异性刻蚀工艺、或至少一种各向同性刻蚀工艺与至少一种各向异性刻蚀工艺的组合。使用至少一种各向同性刻蚀工艺与至少一种各向异性刻蚀工艺的组合可有利于将在凹陷空腔周围的凹表面的形成最小化且在凹陷空腔周围提供更平整的斜角表面940。
69.参考图9，可执行图5的处理步骤以将焊料材料部分290贴合到扇出型结合焊盘928。
70.参考图10a到图10c，可执行图6的处理步骤以使粘合层301分解且将重构晶片900w与载体衬底300分离。随后可通过执行切分工艺沿着切分道切分上面贴合有焊料材料部分290的重构晶片900w。切分道对应于相邻的成对管芯区域da之间的边界。来自重构晶片900w的每一被切分单元包括扇出型晶片级封装(fowlp)900。每一切分道延伸穿过一行凹陷空腔或一列凹陷空腔。
71.每一fowlp 900可包括具有结合焊盘780的半导体管芯700、在侧向上环绕半导体管芯700的环氧模塑化合物(emc)管芯框架910及位于半导体管芯700的水平表面及emc管芯框架910的水平表面上的重布线结构920。每一重布线结构920包括重布线结构层的留在fowlp 900中的部分，且emc管芯框架910包括emc基质910m的留在fowlp 900中的部分。倒角区可设置在每一fowlp 900的隅角处。倒角区包括既不水平也不垂直的斜角表面940。斜角表面940包括设置在是重构晶片900w的被切分部分的fowlp 900上的锥形表面的子集。
72.可选地，可在切分工艺之后对每一fowlp 900执行磨光(buffing)工艺或抛光工艺，以移除fowlp 900的斜角表面940中的任何凹弯曲部。磨光工艺或抛光工艺可将斜角表面940形成为整个地容置在相应的二维欧几里得平面内的平整表面，或形成为凸表面。使用图8a到图8c及图9的处理步骤形成的每一fowlp 900的形状可与在图7a及图7b的处理步骤处或在图7c的处理步骤处提供的fowlp 900的形状完全相同。
73.参考图11，可提供封装衬底200。封装衬底200可以是包括芯体衬底210的有芯封装衬底或不包括封装芯体的无芯体(coreless)封装衬底。作为另外一种选择，封装衬底200可包括系统集成衬底(system-on-integrated substrate，sois)，所述系统集成衬底包括重布线层和/或介电夹层、至少一个嵌置中介层(例如，硅中介层)。此系统集成衬底可包括采用焊料材料部分、微凸块、底部填充材料部分(例如，模塑底部填充材料部分)和/或粘合膜的层对层的内连。虽然采用例示性衬底封装阐述本公开，但应理解，本公开的范围不受任何特定类型的衬底封装限制且可包括sois。芯体衬底210可包括玻璃环氧板，所述玻璃环氧板包括板穿孔阵列。包含金属材料的芯体穿孔结构214的阵列可设置在板穿孔中。每一芯体穿
孔结构214中可包括圆柱形中空体或者可不包括圆柱形中空体。可选地，介电衬层212可用于将芯体穿孔结构214与芯体衬底210电隔离。
74.封装衬底200可包括板侧表面层合电路(surface laminar circuit，slc)240及芯片侧表面层合电路(slc)260。板侧表面层合电路240可包括嵌置有板侧配线内连线244的板侧绝缘层242。芯片侧表面层合电路260可包括嵌置有芯片侧配线内连线264的芯片侧绝缘层262。板侧绝缘层242及芯片侧绝缘层262可包含可以光刻方式被图案化且随后被固化的感光性环氧材料。板侧配线内连线244及芯片侧配线内连线264可包含铜，所述铜可通过在板侧绝缘层242或芯片侧绝缘层262中的图案内进行电镀来沉积。
75.在一个实施例中，封装衬底200包括：芯片侧表面层合电路260，包括连接到芯片侧结合焊盘268的阵列的芯片侧配线内连线264，芯片侧结合焊盘268的阵列结合到焊料材料部分290的阵列；及板侧表面层合电路240，包括连接到板侧结合焊盘248的阵列的板侧配线内连线244。板侧结合焊盘248的阵列被配置成允许通过焊料球结合。芯片侧结合焊盘268的阵列被配置成允许通过c4焊料球来结合。一般来说，可采用任何类型的封装衬底200。虽然采用其中封装衬底200包括芯片侧表面层合电路260及板侧表面层合电路240的实施例阐述本公开，但本文中明显涵盖芯片侧表面层合电路260及板侧表面层合电路240中的一者被省略或者被结合结构(例如，微凸块)阵列取代的实施例。在说明性实施例中，芯片侧表面层合电路260可被微凸块阵列或任何其他的结合结构阵列取代。
76.贴合到fowlp 900的扇出型结合焊盘928的焊料材料部分290可设置在封装衬底200的芯片侧结合焊盘268的阵列上。可执行回焊工艺以对焊料材料部分290进行回焊，从而引发fowlp 900与封装衬底200之间的结合。在一个实施例中，焊料材料部分290可包括c4焊料球，且可使用c4焊料球阵列将fowlp 900贴合到封装衬底200。
77.参考图12，可通过施加底部填充材料并对所述底部填充材料进行塑形以在焊料材料部分290周围形成底部填充材料部分292。可通过在对焊料材料部分290进行回焊之后在焊料材料部分290的阵列周围注入底部填充材料来形成底部填充材料部分292。可采用任何已知的底部填充材料施加方法，所述底部填充材料施加方法可以是例如毛细管底部填充方法、模塑底部填充方法或印刷底部填充方法。
78.底部填充材料部分292在侧向上环绕且接触fowlp 900的斜角表面940。底部填充材料部分292可接触整个每一斜角表面940。底部填充材料部分292可接触焊料材料部分290(其可以是c4焊料球或c2焊料顶盖)中的每一者，且可接触fowlp 900的垂直侧壁。在替代实施例中，每一fowlp 900可包括多个半导体管芯来代替单个半导体管芯700。在此种情形中，底部填充材料部分292可在所述多个半导体管芯下连续地延伸。
79.参考图13a及图13b，可提供包括印刷电路板(pcb)衬底110及pcb结合焊盘180的pcb 100。图13a说明斜角表面940是平整表面的第一配置，且图13b说明斜角表面940是凸表面的第二配置。pcb 100至少在pcb衬底110的一侧上包括印刷电路系统(未示出)。可形成焊料接头190的阵列以将板侧结合焊盘248的阵列结合到pcb结合焊盘180的阵列。可通过在板侧结合焊盘248的阵列与pcb结合焊盘180的阵列之间设置焊料球阵列且通过对所述焊料球阵列进行回焊来形成焊料接头190。可通过施加底部填充材料并对所述底部填充材料进行塑形来在焊料接头190周围形成底部填充材料部分192。通过焊料接头190的阵列将封装衬底200贴合到pcb 100。
80.可选地，可将例如顶盖结构或环形结构等稳定结构294贴合到fowlp 900与封装衬底200的装配以减轻在后续的处理步骤期间和/或在所述装配的使用期间总成的变形。
81.参考图13c，说明多个半导体管芯700贴合到封装衬底200的例示性结构的替代实施例。每一半导体管芯700可具有斜角表面940，斜角表面940可以是平整表面或凸表面。所述多个半导体管芯700的斜角表面940可具有完全相同的斜面切面，或可具有不同的斜面切面。举例来说，根据每一半导体管芯700的位置、大小或每一半导体管芯700相对于封装衬底200的取向，所述多个半导体管芯700中的每一者可具有平整表面作为斜角表面940、具有凸表面作为斜角表面或具有平整表面与凸表面的组合作为斜角表面。如图13c中所说明，半导体管芯700具有斜角表面940及凸表面两者。
82.参考图14a及图14b，说明根据本公开实施例的另一例示性结构，所述另一例示性结构可通过在每一管芯区域da内放置多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)来代替单个半导体管芯700而从图2的例示性结构导出。所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)可包括至少一个系统芯片(soc)管芯。所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)可包括第一半导体管芯700及至少一个第二半导体管芯(半导体管芯801、半导体管芯802)。在说明性实施例中，第一半导体管芯700可包括soc管芯，且所述至少一个第二半导体管芯(半导体管芯801、半导体管芯802)可包括存储器管芯。作为另外一种选择，第一半导体管芯700可包括中央处理单元管芯，且所述至少一个第二半导体管芯(半导体管芯801、半导体管芯802)可包括图形处理单元管芯。所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)可嵌置在emc基质910m中，使得所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)的顶表面位于同一水平面内。随后，可执行图3到图7c或图3、图4及8a到图10c的处理步骤以提供在隅角区中包括斜角表面940的fowlp 900。
83.参考图15a及图15b，可执行图11及图12的处理步骤，后续接着进行图13a或图13b的处理步骤。图15a说明斜角表面940是平整表面的第一配置，且图15b说明斜角表面940是凸表面的第二配置。
84.在其他的替代实施例中，高带宽存储器(hbm)管芯可用于fowlp 900内的多个半导体管芯当中。
85.参考图16a及图16b，说明根据本公开实施例的其他例示性结构，所述其他例示性结构可通过在每一管芯区域da内放置包括至少一个hbm管芯810的多个半导体管芯(半导体管芯700、hbm管芯810)来代替单个半导体管芯700而从图2的例示性结构导出。所述多个半导体管芯(半导体管芯700、hbm管芯810)可包括至少一个系统芯片(soc)管芯。举例来说，所述多个半导体管芯(半导体管芯700、hbm管芯810)可包括第一半导体管芯700及至少一个第二半导体管芯，所述至少一个第二半导体管芯是hbm管芯810。hbm管芯包括静态随机存取存储器管芯的垂直堆叠且提供在jedec标准(即，由jedec固态技术协会(jedec solid state technology association)定义的标准)下界定的高带宽。
86.在图16c中所说明的实例中，hbm管芯810可包括静态随机存取存储器(sram)管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)的垂直堆叠，所述静态随机存取存储器管芯通过微凸块820的阵列彼此内连。sram管芯中的一者(例如，最底部sram管芯811或最顶部sram管芯815)可包括用于提供对sram管芯(sram管芯811、sram管
芯812、sram管芯813、sram管芯814、sram管芯815)中的每一者的控制的逻辑电路，且最顶部sram管芯815可包括结合焊盘880的阵列。hbm底部填充材料部分822可填充相邻的成对sram管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)之间的间隙。可选地，环氧模塑材料壳体框架816可用于在侧向上环绕sram管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)的垂直堆叠且向sram管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)的垂直堆叠提供结构稳定性。在一个实施例中，第一半导体管芯700可包括soc管芯，且每一hbm管芯810可被配置成与soc管芯进行通信。
87.所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)可嵌置在emc基质910m中，使得所述多个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802)的顶表面位于同一水平面内。随后，可执行图3到图7c或图3、图4及图8a到图10c的处理步骤以提供在隅角区中包括斜角表面940的fowlp 900。每一fowlp 900内的重布线结构920可被配置成提供第一半导体管芯700与hbm管芯810之间的芯片对芯片通信路径。
88.参考图17a及图17b，可执行图11及图12的处理步骤，后续接着进行图13a或图13b的处理步骤。图17a说明斜角表面940是平整表面的第一配置，且图17b说明斜角表面940是凸表面的第二配置。
89.参考图18，根据本公开实施例说明形成芯片封装结构的通用处理步骤。参考步骤1810，提供扇出型晶片级封装(fowlp)900，扇出型晶片级封装(fowlp)900包括至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)、在侧向上环绕所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)的环氧模塑化合物(emc)管芯框架910及位于所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)的水平表面及emc管芯框架910的水平表面上的重布线结构920。参考步骤1820，在fowlp 900的隅角处形成倒角区。倒角区可在切分之前在fowlp 900嵌置在重构晶片900w内时形成，和/或可在将重构晶片900w切分成多个fowlp 900之后形成。倒角区包括既不水平也不垂直的斜角表面940。参考步骤1830，可经由焊料材料部分290的阵列将fowlp 900贴合到封装衬底200。参考步骤1840，可在封装衬底200与fowlp 900之间施加底部填充材料部分292。底部填充材料部分292在侧向上环绕且接触斜角表面940。
90.参考所有图式且根据本公开的各种实施例，提供芯片封装结构，芯片封装结构包括：扇出型晶片级封装(fowlp)900，包括至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)；环氧模塑化合物(emc)管芯框架910，在侧向上环绕所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)；及重布线结构920，位于至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)的水平表面及emc管芯框架910的水平表面上，其中fowlp 900具有：倒角区，在所述倒角区处fowlp 900的水平表面与垂直表面经由既不水平也不垂直的斜角表面940连接；封装衬底200，经由焊料材料部分290的阵列贴合到fowlp 900；及底部填充材料部分292，在侧向上环绕焊料材料部分290的阵列且接触整个斜角表面940。
91.在一个实施例中，fowlp 900包括位于fowlp 900的与封装衬底200面对的近侧水平表面的四个隅角处的四个倒角区，且斜角表面940中的每一者整个地接触底部填充材料
部分292。
92.在一个实施例中，斜角表面940的边缘邻接emc管芯框架910的垂直侧壁、重布线结构920的垂直侧壁及重布线结构920的接触底部填充材料部分292的水平表面。
93.在一个实施例中，斜角表面940中的每一者包括：斜角重布线结构表面部份，包括重布线结构920内的重布线介电层922的相应的表面；及斜角emc管芯框架表面部份，包括emc管芯框架910的相应的表面。
94.在一个实施例中，斜角表面940中的每一者包括整个地容置在相应的二维欧几里得平面内的相应的平整斜表面。在一个实施例中，平整斜表面中的每一者具有相对于垂直方向成介于20度到80度范围内的角度。
95.在一个实施例中，斜角表面中的每一者包括相对于垂直方向具有可变锥度角的相应的凸表面，所述可变锥度角随着与包括fowlp 900与底部填充材料部分292之间的水平界面的水平面的垂直距离的增大而减小。
96.在一个实施例中，所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)包括多个半导体管芯，所述多个半导体管芯包括至少一个系统芯片(soc)管芯。在一个实施例中，所述至少一个半导体管芯包括半导体管芯(高带宽存储器(hbm)管芯)810，所述高带宽存储器管芯810包括静态随机存取存储器(sram)管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)的垂直堆叠，所述静态随机存取存储器管芯(sram管芯811、sram管芯812、sram管芯813、sram管芯814、sram管芯815)通过微凸块彼此内连且在侧向上被环氧模塑材料壳体框架816环绕。
97.在一个实施例中，所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)的水平表面与emc管芯框架910的不接触底部填充材料部分的远侧水平表面位于同一水平面内。
98.在一个实施例中，重布线结构920包括：重布线介电层922，其中重布线介电层922中的每一者包括斜角表面940中的每一者的相应的表面部份；重布线配线内连线924，嵌置在重布线介电层922中；及扇出型结合焊盘928，结合到焊料材料部分290的阵列，其中重布线配线内连线924在侧向上在所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)与emc管芯框架910之间的边界之上且跨越所述边界延伸。
99.在一个实施例中，封装衬底200包括：芯片侧表面层合电路260，包括连接到芯片侧结合焊盘268的阵列的芯片侧配线内连线264，芯片侧结合焊盘268的阵列结合到焊料材料部分290的阵列；及板侧表面层合电路240，包括连接到板侧结合焊盘248的阵列的板侧配线内连线244。
100.根据本公开的各种实施例，提供一种包括扇出型晶片级封装(fowlp)900的结构。fowlp 900包括至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)；环氧模塑化合物(emc)管芯框架910，在侧向上环绕所述至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)；及重布线结构920，位于至少一个半导体管芯(半导体管芯700、半导体管芯801、半导体管芯802、hbm管芯810)的水平表面及emc管芯框架910的水平表面上，其中fowlp 900具有包括既不水平也不垂直的斜角表面940的倒角区，且斜角表面940中的每一者包括重布线结构920的表面部份及emc管芯框架910的表面部份。在一个实施例中，斜角表面940中的每一者包括整个地容置在相应的二维
欧几里得平面内的相应的平整斜表面。
101.根据本公开的各种实施例，提供一种形成芯片封装结构的方法，包括形成扇出型封装，所述扇出型封装包括至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物管芯框架、及位于所述至少一个半导体管芯的水平表面及所述环氧模塑化合物管芯框架的水平表面上的重布线结构；在所述扇出型封装的隅角处形成倒角区，其中所述倒角区包括既不水平也不垂直的斜角表面；将所述扇出型封装通过焊料材料部分阵列贴合到封装衬底；以及在所述封装衬底与所述扇出型封装之间施加底部填充材料部分，其中所述底部填充材料部分在侧向上环绕并接触所述斜角表面。
102.在一个实施例中，所述形成芯片封装结构的方法还包括在载体衬底之上形成半导体管芯二维阵列；在所述半导体管芯二维阵列周围形成环氧模塑化合物基质；将所述载体衬底从所述半导体管芯二维阵列与所述环氧模塑化合物基质的装配分离；以及切分所述装配的多个部分，其中所述装配的被切分的所述多个部分中的一者包括所述扇出型封装。
103.在一个实施例中，所述形成芯片封装结构的方法还包括在所述环氧模塑化合物基质及所述半导体管芯二维阵列之上形成包括扇出型结合焊盘的重布线结构层；以及在切分所述装配之前，将焊料材料部分贴合到所述扇出型结合焊盘，其中所述重布线结构包括所述重布线结构层的留在所述扇出型封装中的部分，且所述环氧模塑化合物管芯框架包括所述环氧模塑化合物基质的留在所述扇出型封装中的部分。
104.在一个实施例中，所述形成芯片封装结构的方法还包括在切分所述装配之后，移除所述重布线结构的隅角部分及所述环氧模塑化合物管芯框架的隅角部分。
105.在一个实施例中，移除所述重布线结构的所述隅角部分及所述环氧模塑化合物管芯框架的所述隅角部分是通过斜面切割工艺或研磨工艺执行的，所述斜面切割工艺将所述斜角表面形成为平整斜表面，所述研磨工艺将所述斜角表面形成为凸表面。
106.在一个实施例中，所述形成芯片封装结构的方法还包括在切分所述装配之前，在所述重布线结构层中形成具有锥形表面的凹陷空腔阵列，其中所述斜角表面包括设置在所述装配的被切分的所述多个部分中的所述一者上的所述锥形表面的子集。
107.本公开的各种结构及方法可用于提供一种包括扇出型晶片级封装(fowlp)900的芯片封装结构，扇出型晶片级封装(fowlp)900具有避免形成应力集中点的形状，底部填充材料中的裂纹可在处置芯片封装结构期间或在使用包括芯片封装结构的器件期间在机械应力的作用下从所述应力集中点开始出现。倒角区中的斜角表面940将fowlp 900的隅角处的机械应力重新分布在更宽的区域之上，且抑制底部填充材料部分292中的裂纹的形成和/或放大，从而提升芯片封装结构的可靠性。
108.以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、替代及变更。