半导体器件制备方法与流程

1.本发明涉及半导体技术领域，特别是涉及一种半导体器件制备方法。


背景技术：

2.随着半导体加工技术的不断发展，半导体器件由于其更小的体积、更高的性能、更高的转换效率在电子、通讯等领域得到越来越多的应用。
3.然而，随着半导体器件尺寸的减小，热载流子效应越为严重。半导体器件的退化是由于热载流子效应使得高能量的电子和空穴注入栅氧化层引起的，注入的过程中会产生界面态和氧化层陷落电荷，造成氧化层的损伤。随着损伤程度的增加，半导体器件的电流电压特性就会发生改变，当损伤超过一定限度后，半导体器件就会失效。
4.因此，如何减小半导体器件的热载流子效应是亟需解决的问题。


技术实现要素：

5.基于此，有必要提供一种半导体器件制备方法，以有效减小半导体器件的热载流子效应。
6.本技术实施例提供了一种半导体器件制备方法，包括以下步骤：提供衬底；采用炉管工艺，在衬底上形成第一栅氧化层；采用热氧化工艺，基于衬底靠近第一栅氧化层的部分，形成第二栅氧化层；其中，第一栅氧化层和第二栅氧化层共同构成栅氧化层。在栅氧化层远离衬底的表面形成栅极。
7.上述半导体器件制备方法中，采用了炉管工艺和热氧化工艺共同制备栅氧化层的方法，由于热氧化工艺生成的栅氧化层质量好，但生成的栅氧化层厚度有限，故先采用炉管工艺生成一定厚度的第一栅氧化层，再用热氧化工艺使得衬底部分氧化生成一层质量好的第二栅氧化层，如此，既保证了可以制备所需的栅氧化层厚度，又保证了衬底表面的栅氧化层具有相当高的质量，进而减小了半导体器件的热载流子效应，使得半导体器件的性能达到最佳化。此外，由于质量好的第二栅氧化层具有很好的均匀性，故利用上述制备方法可以使衬底表面部分氧化为第二栅氧化层，有利于提高半导体器件的耐压能力。
8.可选地，提供衬底之后，且于采用炉管工艺之前，还包括：对衬底进行第一型离子注入，以形成阱区；其中，第一栅氧化层形成于阱区上方。
9.可选地，在栅氧化层远离衬底的表面形成栅极之后，制备方法还包括：对衬底暴露于栅极两侧的部分进行源漏掺杂，以分别形成源区和漏区。
10.可选地，采用炉管工艺，在衬底上形成第一栅氧化层中，炉管内的温度的取值范围包括：700℃-800℃。
11.可选地，热氧化工艺包括原位水气生成工艺。
12.原位水气生成工艺采用参杂少量氢气的氧气作为反应气体，在高温下氢气和氧气产生类似于燃烧的化学反应，生成大量的气相活性自由基，其中主要是氧自由基。由于氧自由基的强氧化作用，最终得到的氧化物薄膜体内缺陷少，界面态密度也比较小，氧化膜厚度
均匀，具有相当高的质量，能有效改善器件的热载流子效应。
13.可选地，第一栅氧化层的厚度大于第二栅氧化层的厚度。
14.可选地，采用炉管工艺，在衬底上形成第一栅氧化层；采用热氧化工艺，基于衬底靠近第一栅氧化层的部分形成第二栅氧化层；在栅氧化层远离衬底的表面形成栅极，包括：采用炉管工艺在衬底上形成第一栅氧化材料层；采用热氧化工艺对衬底进行氧化，以于衬底靠近第一栅氧化材料层的表面形成第二栅氧化材料层；在第一栅氧化材料层远离衬底的表面形成栅极材料层；将栅极材料层、第一栅氧化材料层和第二栅氧化材料层图形化，以分别形成栅极、第一栅氧化层和第二栅氧化层。
15.可选地，第一栅氧化材料层的步骤和形成第二栅氧化材料层的步骤之间的时间间隔不超过12小时。
16.上述第一栅氧化材料层的步骤和形成第二栅氧化材料层的步骤之间的时间间隔不超过12小时，以排除因时间过长导致第一栅氧化材料层附有杂质或表面性质发生变化，进而保证第二栅氧化层制备条件的一致性，提高该半导体器件制备方法的可重复性。
17.可选地，在栅氧化层远离衬底的表面形成栅极之后，制备方法还包括：在栅氧化层及栅极的侧壁形成侧墙材料层；刻蚀侧墙材料层，形成侧墙。
18.可选地，形成侧墙之后，制备方法还包括：对衬底暴露于侧墙外侧的部分进行第二型离子注入，以形成接触区。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1为本技术一实施例中提供的半导体器件的制备方法的流程图；图2为本技术一实施例中提供的半导体器件的制备方法中提供衬底后所得结构的剖面结构示意图；图3为本技术一实施例中提供的半导体器件的制备方法中形成第一栅氧化层后所得结构的剖面结构示意图；图4为本技术一实施例中提供的半导体器件的制备方法中形成第二栅氧化层后所得结构的剖面结构示意图；图5（a）为本技术一实施例中提供的第二栅氧化层的生长比率与第一栅氧化层厚度的关系示意图；图5（b）为本技术一实施例中提供的issg工艺制备的栅氧化层厚度与第一栅氧化层厚度的关系示意图；图6为本技术一实施例中提供的半导体结构的制备方法中形成栅极后所得结构的剖面结构示意图；图7为本技术一实施例中提供的半导体器件的制备方法中形成第一栅氧化材料层后所得结构的剖面结构示意图；图8为本技术一实施例中提供的半导体器件的制备方法中形成第二栅氧化材料层后所得结构的剖面结构示意图；
图9为本技术一实施例中提供的半导体器件的制备方法中形成栅极材料层后所得结构的剖面结构示意图；图10为本技术一实施例中提供的半导体器件的制备方法中形成源区和漏区后所得结构的剖面结构示意图；图11为本技术一实施例中提供的半导体器件的制备方法中形成侧墙后所得结构的剖面结构示意图；图12为本技术一实施例中提供的半导体器件的制备方法中形成接触区后所得结构的剖面结构示意图；图13为本技术一实施例中提供的半导体器件中浅沟槽结构的剖面结构示意图。
21.附图标记说明：10-衬底；11-源区；12-漏区；13-接触区；14-浅沟槽结构；20-栅氧化层；21-第一栅氧化层；210-第一栅氧化材料层；22-第二栅氧化层；220-第二栅氧化材料层；30-栅极；300-栅极材料层；40-侧墙。
具体实施方式
22.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
23.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
24.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本公开的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
25.在本公开实施例的描述中，技术术语“上”“下”“左”“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开实施例的限制。
26.此外，为了清楚地表示附图中的多个层和区域，放大了图示中各层的厚度及各区域，以对各层之间的相对位置和各区域的分布进行清楚示意。当表述为层、薄膜、区域、板等的部分位于其他部分“上方”或“上”时，该表述不仅包括“直接”在其他部分上方的情况，还包括其中间存在有其他层的情况。
27.随着半导体加工技术的不断发展，半导体器件由于其更小的体积、更高的性能、更高的转换效率在电子、通讯等领域得到越来越多的应用。
28.然而，随着半导体器件尺寸的减小，热载流子效应越为严重。半导体器件的退化是由于热载流子效应使得高能量的电子和空穴注入栅氧化层引起的，注入的过程中会产生界
面态和氧化层陷落电荷，造成氧化层的损伤。随着损伤程度的增加，半导体器件的电流电压特性就会发生改变，当损伤超过一定限度后，半导体器件就会失效。目前，改善热载流子效应一般采用轻掺杂漏（lightly doped drain，ldd）结构，通过降低漏极附近峰值电场的方式来消弱热载流子效应。
29.对于中压器件栅氧化层较厚时（150埃-200埃），因原位水气生成（in
‑ꢀ
situ steam generation，issg）工艺，目前主要用于超薄氧化薄膜生长，牺牲氧化层以及氮氧薄膜的制备无法达到需求膜厚（目前issg工艺的最大生长膜厚约为145a，当高温操作时间继续加长生长时，容易造成晶圆变形甚至破片），一般采用传统炉管工艺，当操作电压较高时，器件容易发生热载流子效应。由上，传统的炉管工艺高温氧化操作时间长，容易造成氧化物薄膜厚度不均匀，体内缺陷较多，导致产生较强的热载流子效应，影响器件性能。而热氧化工艺由于氧自由基的强氧化作用，最终得到的氧化物薄膜体内缺陷少，界面态密度也比较小，氧化膜厚度均匀，具有相当高的质量，能改善器件的热载流子效应，但其制备的薄膜厚度有限。
30.因此，如何减小半导体器件的热载流子效应是亟需解决的问题。
31.鉴于上述现有技术的不足，本技术的目的在于提供一种半导体器件制备方法，旨在有效减小半导体器件的热载流子效应，使得半导体器件的性能达到最佳化。
32.请参阅图1，本技术实施例提供了一种半导体器件制备方法，包括以下步骤：s10：提供衬底；s20：采用炉管工艺，在衬底上形成第一栅氧化层；s30：采用热氧化工艺，基于衬底靠近第一栅氧化层的部分，形成第二栅氧化层；其中，第一栅氧化层和第二栅氧化层共同构成栅氧化层。
33.s40：在栅氧化层远离衬底的表面形成栅极。
34.上述半导体器件制备方法中，采用了炉管工艺和热氧化工艺共同制备栅氧化层的方法，由于热氧化工艺生成的栅氧化层质量好，但生成的栅氧化层厚度有限，故先采用炉管工艺生成一定厚度的第一栅氧化层，再用热氧化工艺使得衬底部分氧化生成一层质量好的第二栅氧化层，如此，既保证了可以制备所需的栅氧化层厚度，又保证了衬底表面的栅氧化层具有相当高的质量，进而减小了半导体器件的热载流子效应，使得半导体器件的性能达到最佳化。此外，由于衬底表面的栅氧化层是热氧化工艺制备的，故栅氧化层的均匀性好，有利于提高半导体器件的耐压能力。
35.以下结合图2至图13对本技术实施例提供的半导体器件的制备方法进行详细描述。
36.在步骤s10中，请参阅图1中的s10步骤及图2，提供衬底10。
37.在一些示例中，衬底10可以包括但不仅限于硅衬底。当然，在其他示例中，衬底10的材料也可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，衬底10还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
38.在可选的实施例中，执行步骤s20之前，还可以包括对衬底10进行清洗的步骤，通过清洗，可以去除衬底10表面的杂质，避免对后续工艺造成影响，进而确保器件的性能。
39.具体的，可以采用清洗液对衬底10进行清洗，衬底10可以放入存放有清洗液的清洗槽中进行清洗；当然，也可以采用喷淋的方式对衬底10进行清洗。具体对衬底10进行清洗使用的清洗液及清洗流程为本领域技术人员知晓，此处不再累述。
40.需要说明的是，对衬底10进行清洗后，还包括对衬底10进行干燥的步骤，对衬底10进行干燥的方法为本领域技术人员熟知，此处不再累述。
41.在步骤s20中，请参阅图1中的s20步骤及图3，采用炉管工艺，在衬底10上形成第一栅氧化层21。
42.在一些示例中，提供衬底10之后，且于采用炉管工艺之前，还包括：对衬底10进行第一型离子注入，以形成阱区；其中，第一栅氧化层21形成于阱区上方。
43.可选地，第一型离子可以为p型离子，对应形成的阱区为p型阱区；第一型离子也可以为n型离子；对应形成的阱区为n型阱区。
44.可选地，采用炉管工艺，在衬底10上形成第一栅氧化层21中，炉管内的温度的取值范围包括：700℃-800℃。例如：炉管内的温度可以为700℃、750℃或800℃等等。
45.在步骤s30中，请参阅图1中的s30步骤及图4，采用热氧化工艺，基于衬底10靠近第一栅氧化层21的部分，形成第二栅氧化层22；其中，第一栅氧化层21和第二栅氧化层22共同构成栅氧化层20。
46.在一些示例中，热氧化工艺包括原位水气生成（issg）工艺。
47.原位水气生成工艺采用掺杂少量氢气的氧气作为反应气体，在高温下氢气和氧气产生类似于燃烧的化学反应，生成大量的气相活性自由基，其中主要是氧自由基。由于氧自由基的强氧化作用，最终得到的氧化物薄膜体内缺陷少，界面态密度也比较小，氧化膜厚度均匀，具有相当高的质量，能有效改善器件的热载流子效应。
48.在一些示例中，第一栅氧化层21的厚度大于第二栅氧化层22的厚度。
49.可以理解，第一栅氧化层21、第二栅氧化层22以及栅氧化层20的厚度之间存在一定的关系，且第一栅氧化层21和第二栅氧化层22的厚度与其对应的制备工艺相关。
50.请参阅表1，表1示例性的给出了几组数据，以用于详述不同工艺条件下所制备栅氧化层的厚度，其中，厚度单位为：埃。
炉管工艺制备的栅氧化层的厚度issg工艺制备的栅氧化层的厚度第一栅氧化层厚度第二栅氧化层厚度炉管工艺 热氧化工艺制备的栅氧化层厚度第二栅氧化层的生长比率155901552017522.2201001502517525.0051201354017533.3301451106517544.83%
51.表 1表1中，炉管工艺制备的栅氧化层的厚度为：单独采用炉管工艺在衬底上形成的栅氧化层的厚度。issg工艺制备的栅氧化层的厚度为：单独采用issg工艺在衬底上形成的栅氧化层的厚度。炉管工艺 热氧化工艺制备的栅氧化层厚度为：本技术实施例中采用炉管工艺和热氧化工艺后所获得的栅氧化层的厚度（热氧化工艺例如为issg工艺）。第一栅氧化层厚度为：本技术实施例中采用炉管工艺在衬底上形成的第一栅氧化层的厚度。第二栅氧化层厚度为：本技术实施例中采用热氧化工艺基于衬底靠近第一栅氧化层的部分形成的第二栅氧化层的厚度；其中，第一栅氧化层和第二栅氧化层共同构成本技术实施例所获得的栅氧化层。
52.需要说明是，本技术实施例中采用热氧化工艺在衬底上生长第二栅氧化层时，由于受到已生成的第一栅氧化层的制约，故第二栅氧化层不能充分生长，也即，第二栅氧化层
的生长比率小于100%。以热氧化工艺为issg工艺为例，所述第二栅氧化层的生长比率为：第二栅氧化层的厚度与单独采用issg工艺制备的栅氧化层的厚度的比值。从表1数据可知，第二栅氧化层的厚度明显小于单独采用issg工艺在衬底上生长的栅氧化层的厚度。
53.可以理解，在一些示例中，第二栅氧化层的生长比率与第一栅氧化层的厚度之间呈负线性相关。例如，第一栅氧化层的厚度越小，第一栅氧化层对第二栅氧化层生长的制约就越小，第二栅氧化层的生长比率就越高。以表1中的数据为例，请参阅表1及图5（a），第二栅氧化层的生长比率与第一栅氧化层的厚度关系例如符合负线性函数：y=-0.005x 1.0034。
54.示例地，当单独采用炉管工艺制备的栅氧化层的厚度为155埃时，本技术实施例中第一栅氧化层的厚度同样为155埃。但由于本技术实施例制备第二栅氧化层时会受到第一栅氧化层的制约，第二栅氧化层并不能充分生长，例如本技术实施例中生长的第二栅氧化层的实际厚度为20埃。通过计算可得，第二栅氧化层的生长比率为22.22%。以此类推，根据表1数据可知，第二栅氧化层的生长比率与第一栅氧化层的厚度符合负线性函数：y=-0.005x 1.0034。
55.可见，本技术实施例制备第二栅氧化层时受到已形成的第一栅氧化层的制约，故第二栅氧化层不能充分生长，因此，第二栅氧化层的厚度要远小于单独采用issg工艺制备的栅氧化层的厚度。
56.此外，单独采用issg工艺制备的栅氧化层的厚度与第一栅氧化层的厚度之间也存在相应的负线性关系。具体地，以表1中的数据为例，请参阅表1及图5（b），单独采用issg工艺制备的栅氧化层的厚度与第一栅氧化层的厚度关系例如符合负线性函数：y=-1.1939x 277.91。
57.由上，本技术实施例中，可以通过第二栅氧化层的生长比率与第一栅氧化层的厚度之间关系，以及单独采用issg工艺制备的栅氧化层的厚度与第一栅氧化层的厚度之间的关系，在已知待形成栅氧化层厚度的情况下，确定制备第一栅氧化层和第二栅氧化层的工艺参数及形成厚度。
58.可选地，栅氧化层20的厚度的取值范围包括：150埃-200埃。例如，栅氧化层20的厚度可以为150埃、155埃、160埃、165埃、170埃、175埃、180埃、185埃、190埃、195埃或200埃等等。
59.可选地，栅氧化层20的材料可以包括但不限于二氧化硅。
60.在步骤s40中，请参阅图1中的s40步骤及图6，在栅氧化层20远离衬底10的表面形成栅极30。
61.在一些示例中，栅极30的材料可以包括但不限于多晶硅。
62.在一些示例中，请参阅图1中的s20-s40步骤及图6-9，采用炉管工艺，在衬底上形成第一栅氧化层21；采用热氧化工艺，基于衬底10靠近第一栅氧化层21的部分形成第二栅氧化层22；在栅氧化层20远离衬底10的表面形成栅极30，包括：采用炉管工艺在衬底上形成第一栅氧化材料层210；采用热氧化工艺对衬底进行氧化，以于衬底10靠近第一栅氧化材料层210的表面形成第二栅氧化材料层220；在第一栅氧化材料层210远离衬底10的表面形成栅极材料层300；将栅极材料层300、第一栅氧化材料层210和第二栅氧化材料层220图形化，以分别形成栅极30、第一栅氧化层21和第二栅氧化层22。
63.可选地，可以采用干法刻蚀工艺将栅极材料层300、第一栅氧化材料层210和第二栅氧化材料层220图形化，以分别形成栅极30、第一栅氧化层21和第二栅氧化层22。在本实施例中，采用的干法刻蚀工艺的气体包括碳氟气体、hbr和cl2中的一种或多种以及载气，所述碳氟气体包括cf4、chf3、ch2f2或ch3f，所述载气为惰性气体，例如he。
64.可选地，第一栅氧化材料层210的步骤和形成第二栅氧化材料层220的步骤之间的时间间隔不超过12小时。
65.上述第一栅氧化材料层的步骤和形成第二栅氧化材料层的步骤之间的时间间隔不超过12小时，以排除因时间过长导致第一栅氧化材料层附有杂质或表面性质发生变化，进而保证第二栅氧化层制备条件的一致性，提高该半导体器件制备方法的可重复性。
66.在一些示例中，请参阅图10，在栅氧化层20远离衬底10的表面形成栅极30之后，制备方法还包括：对衬底10暴露于栅极30两侧的部分进行源漏掺杂，以分别形成源区11和漏区12。
67.在一些示例中，请参阅图11，在栅氧化层远离衬底10的表面形成栅极30之后，制备方法还包括：在栅氧化层20及栅极30的侧壁形成侧墙材料层（未示出）；刻蚀侧墙材料层，形成侧墙40。
68.可选地，侧墙40在衬底10上的正投影与源区11或漏区12对应重叠。
69.在一些示例中，侧墙材料层的形成工艺可以包括但不限于低压化学气相沉积、热原子层沉积或等离子体原子层沉积；可以采用干法刻蚀工艺将侧墙材料层图形化，以形成侧墙40。
70.在一些示例中，侧墙40的材料可以包括但不限于氮化硅。
71.在一些示例中，请参阅图12，形成侧墙40之后，制备方法还包括：对衬底10暴露于侧墙40外侧的部分进行第二型离子注入，以形成接触区13。
72.可选地，若第一型离子为p型离子，则第二型离子为n型离子，对应形成的接触区为n型接触区；若第一型离子为n型离子，则第二型离子为p型离子，对应形成的接触区为p型接触区。
73.在一些示例中，请参阅图13，衬底10还包括浅沟槽结构14，浅沟槽结构14将衬底10 划分出多个有源区，前述实施例中的栅极30形成于有源区。本技术实施例先采用炉管工艺生成第一栅氧化层，再采用issg工艺形成第二栅氧化层，可以在制备第二栅氧化层的过程中，同步改善浅沟槽结构14边缘的表面质量，例如可以使浅沟槽结构14的顶角更为圆滑，以利于提高半导体器件的耐压能力。
74.在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
75.以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。