放大电路的制作方法

技术特征：
1.一种放大电路，具备：输入端子；输出端子；放大器，设置在所述输入端子与所述输出端子之间，具有并联连接的第1晶体管以及第2晶体管、第1电容器和第2电容器；和电感器，所述第1晶体管具有与所述输入端子连接的第1控制端子、与接地连接的第1端子以及与所述输出端子连接的第2端子，所述第2晶体管具有与所述输入端子连接的第2控制端子、与接地连接的第3端子以及与所述输出端子连接的第4端子，所述电感器设置在所述输入端子与所述第1晶体管以及所述第2晶体管的并联连接的所述输入端子侧的连接点之间，所述第1电容器配置在将所述连接点和所述第1控制端子连结的路径上，所述第2电容器配置在将所述连接点和所述第2控制端子连结的路径上，所述第1电容器的电容和所述第2电容器的电容不同。2.根据权利要求1所述的放大电路，其中，所述第1晶体管的尺寸大于所述第2晶体管的尺寸，所述第1电容器的电容大于所述第2电容器的电容。3.根据权利要求2所述的放大电路，其中，将所述连接点和所述第1电容器连接的布线的布线长度比将所述连接点和所述第2电容器连接的布线的布线长度短。4.根据权利要求1～3中任一项所述的放大电路，其中，在所述放大器中，从所述第1晶体管以及所述第2晶体管之中切换用于放大的晶体管。5.根据权利要求1～4中任一项所述的放大电路，其中，在所述第1控制端子以及所述第2控制端子分别连接用于供给偏置的偏置电阻。6.根据权利要求1～5中任一项所述的放大电路，其中，所述放大器还具备与所述第1晶体管以及所述第2晶体管共源共栅连接的第3晶体管。7.根据权利要求1～6中任一项所述的放大电路，其中，所述第1晶体管、所述第2晶体管、所述第1电容器以及所述第2电容器形成于半导体基板。8.根据权利要求1～7中任一项所述的放大电路，其中，所述电感器呈线圈状形成于半导体基板。

技术总结
提供容易兼顾NF值的劣化的抑制和电路的大型化的抑制的放大电路。放大电路(1)具备：输入端子(t1)；输出端子(t2)；放大器(10)，具有并联连接的晶体管(Tr1及Tr2)和电容器(C1及C2)；和电感器(L1、L2或L3)。晶体管(Tr1及Tr2)具有与输入端子(t1)连接的栅极、与接地连接的源极及与输出端子(t2)连接的漏极。电感器(L1、L2或L3)设置在输入端子(t1)与连接点(N1)之间。电容器(C1)配置在将连接点(N1)和晶体管(Tr1)的栅极连结的路径上，电容器(C2)配置在将连接点(N1)和晶体管(Tr2)的栅极连结的路径上，电容器(C1)的电容和电容器(C2)的电容不同。器(C1)的电容和电容器(C2)的电容不同。器(C1)的电容和电容器(C2)的电容不同。


技术研发人员：杉山幸大
受保护的技术使用者：株式会社村田制作所
技术研发日：2021.12.16
技术公布日：2022/7/1