计数电路及操作系统的制作方法

1.本发明有关于一种计数电路及操作系统，特别是有关于一种具有多种计数模式的计数电路和具有所述计数电路的操作系统。


背景技术：

2.随着科技的进步，电子装置的种类及功能愈来愈多。在常见的电子装置中，计数电路是相常重要的组件。然而，现有的计数电路具有单一计数模式，并利用固定的规则进行计数操作。因此，现有的计数电路的弹性较低。


技术实现要素：

3.本发明的一实施例提供一种计数电路及操作系统，用以提供一输出计数值予一中央处理器，并包括一交换电路、一模式选择电路、一第一处理电路、一第二处理电路以及一输出电路。交换电路接收一第一输入信号以及一第二输入信号，并根据一第一选择信号，将第一输入信号及第二输入信号分别作为一第一输出信号及一第二输出信号，或是将第二输入信号及第一输入信号分别作为第一输出信号及第二输出信号。模式选择电路耦接交换电路，并根据一第二选择信号，将第一输出信号及第二输出信号作为一第一信道信号及一第二信道信号，或是将第一输出信号及该第二输出信号作为一第三信道信号及一第四信道信号。当第一信道信号或第二信道信号由一第一电平变化至一第二电平时，第一处理电路调整一第一计数值。当第三信道信号由第一电平变化至第二电平时，第二处理电路调整一第二计数值。输出电路将第一计数值或第二计数值作为输出计数值。
4.本发明另提供一种操作系统，包括一计数电路、一定时器以及一中央处理器。计数电路用以提供一输出计数值，并包括一交换电路、一模式选择电路、一第一处理电路、一第二处理电路以及一输出电路。交换电路接收一第一输入信号以及一第二输入信号，并根据一第一选择信号，将第一输入信号及第二输入信号分别作为一第一输出信号及一第二输出信号，或是将第二输入信号及第一输入信号分别作为第一输出信号及第二输出信号。模式选择电路耦接交换电路，并根据一第二选择信号，将第一输出信号及第二输出信号作为一第一信道信号及一第二信道信号，或是将第一输出信号及第二输出信号作为一第三信道信号及一第四信道信号。当第一信道信号或第二信道信号由一第一电平变化至一第二电平时，第一处理电路调整一第一计数值。当第三信道信号由第一电平变化至第二电平时，第二处理电路调整一第二计数值。输出电路将第一计数值或第二计数值作为输出计数值。定时器计算第一处理电路及第二处理电路的动作时间，用以提供一时间值。中央处理器根据输出计数值及时间值，执行一特定动作。
附图说明
5.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
6.图1为本发明的计数电路的示意图。
7.图2a为本发明的处理电路的一动作示意图。
8.图2b为本发明的处理电路的另一动作示意图。
9.图3a-图3c为本发明的处理电路的其它动作示意图。
10.图4为本发明的计数电路的另一示意图。
11.图5为本发明的计数电路的一应用示意图。
12.【附图标号】
13.100、400、520：计数电路
14.110、410：交换电路
15.120、420：模式选择电路
16.130、140、430、440、450：处理电路
17.150、460：输出电路
18.ina、inb：输入信号
19.ocv：输出计数值
20.sel1～sel5：选择信号
21.ota、otb：输出信号
22.111、112、142、151、473、474：多任务器
23.cha_0～cha_2、chb_0～chb_2：信道信号
24.mode_0_en～mode_2_en：控制信号
25.121～124、421～426：逻辑门
26.cv_0～cv_2：计数值
27.131、141、441：边缘检测电路
28.132、143、442：计数器
29.up_0、up_1：上数信号
30.dn_0、dn_1：下数信号
31.st：触发信号
32.l0、l1：默认值
33.qa、qb、exa、exb：外部信号
34.470：接收电路
35.471、472：反相器
36.500：操作系统
37.510：外部装置
38.530：定时器
39.540：中央处理器
40.sel：选择数据
41.tv：时间值
具体实施方式
42.为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各组件的配置是为说明所用，并非用以限制本发明。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
43.图1为本发明的计数电路的示意图。如图所示，计数电路100包括一交换电路(swap circuit)110、一模式选择电路120、处理电路130、140以及一输出电路150。在本实施例中，计数电路100具有至少两计数模式。在不同计数模式下，计数电路100利用不同的规则，对输入信号ina及inb进行不同的计数操作，并在结束计数操作后，提供一输出计数值ocv予一外部电路(未显示)，如一中央处理器。外部电路根据输出计数值ocv，进行一特定动作。在一可能实施例中，外部电路根据输出计数值ocv，推测提供输入信号ina及inb的装置的运作状态。
44.交换电路110接收输入信号ina及inb，并根据一选择信号sel1，将输入信号ina及inb作为输出信号ota及otb，或是根据选择信号sel1，将输入信号ina及inb作为输出信号otb及ota。选择信号sel1可能由一外部装置(未显示)提供。
45.本发明并不限定交换电路110的架构。在一可能实施例中，交换电路110包括多任务器111及112。多任务器111接收输入信号ina及inb，并根据选择信号sel1，将输入信号ina或inb作为输出信号ota。多任务器112接收输入信号ina及inb，并根据选择信号sel1，将输入信号ina或inb作为输出信号otb。在本实施例中，当多任务器111将输入信号ina作为输出信号ota时，多任务器112将输入信号inb作为输出信号otb。当多任务器111将输入信号inb作为输出信号ota时，多任务器112将输入信号ina作为输出信号otb。
46.模式选择电路120耦接交换电路110，并根据一选择信号sel2，将输出信号ota及otb分别作为信道信号cha_0及chb_0，或是将输出信号ota及otb分别作为信道信号cha_1及chb_1。在本实施例中，选择信号sel2包括控制信号mode_0_en及mode_1_en。当控制信号mode_0_en等于一特定电平(如一低电平)并且控制信号mode_1_en不等于特定电平时，模式选择电路120进入一第一模式。在第一模式下，模式选择电路120将输出信号ota及otb作为信道信号cha_1及chb_1。此时，信道信号cha_0及chb_0可能等于特定电平。然而，当控制信号mode_0_en不等于特定电平并且控制信号mode_1_en等于特定电平时，模式选择电路120进入一第二模式。在第二模式下，模式选择电路120将输出信号ota及otb作为信道信号cha_0及chb_0。此时，信道信号cha_1及chb_1可能等于特定电平。
47.在其它实施例中，当控制信号mode_0_en及mode_1_en不等于特定电平时，模式选择电路120进入一第三模式。在第三模式下，模式选择电路120不但将输出信号ota及otb作为信道信号cha_0及chb_0，更将输出信号ota及otb作为信道信号cha_1及chb_1。
48.本发明并不限定模式选择电路120的架构。在一可能实施例中，模式选择电路120包括逻辑门121～124。逻辑门121接收输出信号ota及控制信号mode_0_en，并产生信道信号cha_0。逻辑门122接收输出信号otb及控制信号mode_0_en，并产生信道信号chb_0。逻辑门123接收输出信号ota及控制信号mode_1_en，并产生信道信号cha_1。逻辑门124接收输出信号otb及控制信号mode_1_en，并产生信道信号chb_1。
49.本发明并不限定逻辑门121～124种类。在一可能实施例中，逻辑门121～124均为
与门(and gate)。由于逻辑门121～124的动作相似，故以下仅以逻辑门121为例。当控制信号mode_0_en等于一特定电平时，不论输出信号ota的电平为何(高电平或低电平)，逻辑门121设定信道信号cha_0等于特定电平，如一低电平。然而，当控制信号mode_0_en不等于一特定电平时，逻辑门121根据输出信号ota调整信道信号cha_0。此时，如果输出信号ota为一第一电平时，逻辑门121设定信道信号cha_0等于第一电平。当输出信号ota为一第二电平时，逻辑门121设定信道信号cha_0等于第二电平。
50.处理电路130根据信道信号cha_0及chb_0，提供一计数值cv_0。在本实施例中，当信道信号cha_0或chb_0由一第一电平变化至一第二电平时，处理电路130调整计数值cv_0。在其它实施例中，当信道信号cha_0或chb_0由第二电平回到第一电平时，处理电路130也调整计数值cv_0。在其它实施例中，当信道信号cha_0领先信道信号chb_0时，处理电路130增加计数值cv_0。在此例中，当信道信号cha_0落后信道信号chb_0时，处理电路130减少计数值cv_0。
51.图2a为本发明的处理电路130的一动作示意图。当信道信号chb_0由第一电平(如一低电平)变化至第二电平(如一高电平)并且信道信号cha_0为第二电平时，表示信道信号cha_0领先信道信号chb_0。因此，处理电路130增加计数值cv_0。然而，当信道信号cha_0由第二电平变化至第一电平并且信道信号chb_0为第一电平时，表示信道信号cha_0落后信道信号chb_0。因此，处理电路130减少计数值cv_0。
52.在一些实施例中，当信道信号chb_0由第二电平(如高电平)回到第一电平(如低电平)并且信道信号cha_0为第一电平时，表示信道信号cha_0领先信道信号chb_0。因此，处理电路130增加计数值cv_0。然而，当信道信号chb_0由第二电平回到第一电平时，如果信道信号cha_0为第二电平时，表示信道信号cha_0落后信道信号chb_0。因此，处理电路130减少计数值cv_0。
53.在其它实施例中，当信道信号cha_0由第一电平变化至第二电平并且信道信号chb_0为第二电平时，表示信道信号cha_0落后信道信号chb_0。因此，处理电路130减少计数值cv_0。然而，当信道信号cha_0由第一电平变化至第二电平时，如果信道信号chb_0为第一电平时，表示信道信号cha_0领先信道信号chb_0。因此，处理电路130增加计数值cv_0。
54.图2b为本发明的处理电路130的另一动作示意图。当信道信号cha_0由第一电平(如低电平)变化至第二电平(如高电平)时，如果信道信号chb_0为第二电平时，处理电路130增加计数值cv_0。然而，当信道信号chb_0由第一电平变化至第二电平时，如果信道信号cha_0为第二电平时，处理电路130减少计数值cv_0。
55.在本实施例中，当信道信号cha_0由第二电平回复至第一电平时，处理电路130不调整计数值cv_0。在此例中，当信道信号chb_0由第二电平回复至第一电平时，处理电路130不调整计数值cv_0。在其它实施例中，当信道信号cha_0由第二电平回复至第一电平时，如果信道信号chb_0为第二电平时，处理电路130增加计数值cv_0。在此例中，当信道信号chb_0由第二电平回复至第一电平时，如果信道信号cha_0为第二电平时，处理电路130减少计数值cv_0。
56.本发明并不限定处理电路130的架构。在图1中，处理电路130包括一边缘检测电路131以及一计数器132。边缘检测电路131根据信道信号cha_0及chb_0的电平，使能一上数信号up_0或是一下数信号dn_0。本发明并不限定边缘检测电路131的种类。在一可能实施例
中，边缘检测电路131为一上升/下降检测器(rising/falling detector)。
57.当信道信号cha_0由第一电平(如一低电平)变化至第二电平(如一高电平)时，如果信道信号chb_0为第一电平，则边缘检测电路131使能上数信号up_0。当信道信号cha_0由第二电平变化至第一电平时，如果信道信号chb_0为第二电平，则边缘检测电路131使能上数信号up_0。然而，当信道信号cha_0由第一电平变化至第二电平时，如果信道信号chb_0为第二电平，则边缘检测电路131使能下数信号dn_0。当信道信号cha_0由第二电平变化至第一电平时，如果信道信号chb_0为第一电平，边缘检测电路131使能下数信号dn_0。
58.计数器132根据上数信号up_0及下数信号dn_0，调整计数值cv_0。在一可能实施例中，当上数信号up_0被使能时，计数器132增加计数值cv_0。在此例中，当下数信号dn_0被使能时，计数器132减少计数值cv_0。
59.处理电路140接收信道信号cha_1及chb_1，并提供一计数值cv_1。在一可能实施例中，当信道信号cha_1由一第一电平(如低电平)变化至一第二电平(如高电平)时，处理电路140调整一计数值cv_1。在其它实施例中，当信道信号cha_1由第二电平回到第一电平时，处理电路140再次调整计数值cv_1。
60.在本实施例中，处理电路140根据一选择信号sel3，操作于一第一模式、一第二模式以及一第三模式。图3a为本发明的处理电路140操作于第一模式的一动作示意图。在第一模式下，当信道信号cha_1由第一电平(如一低电平)变化至第二电平(如一高电平)时，如果信道信号chb_1为第二电平，则处理电路140增加计数值cv_1。然而，在信道信号cha_1由第一电平变化至第二电平时，如果信道信号chb_1为第一电平时，处理电路140减少计数值cv_1。
61.在一些实施例中，当信道信号cha_1由第二电平回到第一电平时，如果信道信号chb_1为第二电平时，处理电路140增加计数值cv_1。在此例中，当信道信号cha_1由第二电平回到第一电平时，如果信道信号chb_1为第一电平时，处理电路140减少计数值cv_1。
62.图3b为本发明的处理电路140操作于第二模式的一动作示意图。在第二模式下，当信道信号cha_1由第一电平变化至第二电平时，处理电路140增加计数值cv_1。在第二模式下，不论信道信号chb_1的电平为高电平或低电平，处理电路140仅根据信道信号cha_1的电平变化，增加计数值cv_1。换句话说，在第二模式下，处理电路140忽略信道信号chb_1。
63.图3c为本发明的处理电路140操作于第三模式的一动作示意图。在第三模式下，当信道信号cha_1由第一电平变化至第二电平时，处理电路140减少计数值cv_1。在此模式下，不论信道信号chb_1的电平为何，处理电路140仅根据信道信号cha_1的电平变化，减少计数值cv_1。换句话说，在第三模式下，处理电路140忽略信道信号chb_1。
64.本发明并不限定处理电路140的架构。在一可能实施例中，处理电路140包括一边缘检测电路141、一多任务器142以及一计数器143。边缘检测电路141根据信道信号cha_1的电平，决定是否使能一触发信号st。举例而言，当信道信号cha_1由第一电平改变至第二电平时，边缘检测电路141使能触发信号st。在一些实施例中，当信道信号cha_1由第二电平回复至第一电平时，边缘检测电路141再次使能触发信号st。
65.多任务器142接收信道信号chb_1、默认值l1及l0。在本实施例中，多任务器142根据选择信号sel3，输出信道信号chb_1、默认值l1或l0。在一可能实施例中，默认值l1为一高电平，并且默认值l0为一低电平。
66.计数器143根据触发信号st及多任务器142的输出，调整计数值cv_1。在一可能实施例中，当触发信号st被使能并且多任务器142输出信道信号chb_1时，计数器143根据信道信号chb_1的电平，调整计数值cv_1。在此例中，如果信道信号chb_1为第二电平时，计数器143增加计数值cv_1。如果信道信号chb_1为第一电平时，计数器143减少计数值cv_1。在其它实施例中，当触发信号st被使能并且多任务器142输出默认值l1时，计数器143增加计数值cv_1。在一些实施例中，当触发信号st被使能并且多任务器142输出默认值l0时，计数器143减少计数值cv_1。
67.输出电路150接收计数值cv_0及cv_1，并提供输出计数值ocv。在一可能实施例中，输出电路150具有一多任务器151。多任务器151根据一选择信号sel4，将计数值cv_0或cv_1作为输出计数值ocv。
68.图4为本发明的计数电路的另一示意图。计数电路400包括一交换电路410、一模式选择电路420、处理电路430、440、450、一输出电路460以及一接收电路470。在本实施例中，计数电路400具有三计数模式。在不同计数模式下，计数电路400根据不同的计数规则，处理外部信号qa及qb，用以提供一输出计数值ocv。
69.接收电路470接收外部信号qa及qb，并根据一选择信号sel5，提供输入信号ina及inb。在本实施例中，接收电路470包括反相器471、472、多任务器473及474。反相器471反相外部信号qa，用以产生一第一反相信号，并输出第一反相信号予多任务器473。多任务器473根据选择信号sel5，将外部信号qa或是第一反相信号作为输入信号ina。反相器472反相外部信号qb，用以产生一第二反相信号，并输出第二反相信号予多任务器474。多任务器474根据选择信号sel5，将外部信号qb或是第二反相信号作为输入信号inb。
70.在一可能实施例中，当多任务器473将外部信号qa作为输入信号ina时，多任务器474将外部信号qb作为输入信号inb。在此例中，当多任务器473将第一反相信号作为输入信号ina时，多任务器474将第二反相信号作为输入信号inb。
71.交换电路410接收输入信号ina及inb，并根据一选择信号sel1，将输入信号ina及inb分别作为输出信号ota及otb，或是将输入信号inb及ina分别作为输出信号ota及otb。由于交换电路410的特性相似于图1的交换电路110，故不再赘述。
72.模式选择电路420耦接交换电路420，并根据一选择信号sel2，操作于一第一模式、一第二模式或是一第三模式。举例而言，当控制信号mode_0_en不为一特定电平并且控制信号mode_1_en及mode_2_en为一特定电平时，模式选择电路420进入第一模式。在第一模式下，模式选择电路420将输出信号ota及otb作为信道信号cha_0及chb_0，并设定信道信号cha_1及chb_1、cha_2及chb_2为一特定电平。
73.当控制信号mode_1_en不为一特定电平并且控制信号mode_0_en及mode_2_en为一特定电平时，模式选择电路420进入第二模式。在第二模式下，模式选择电路420将输出信号ota及otb作为信道信号cha_1及chb_1，并设定信道信号cha_0及chb_0、cha_2及chb_2为一特定电平。
74.当控制信号mode_2_en不为一特定电平并且控制信号mode_0_en及mode_1_en为一特定电平时，模式选择电路420进入第三模式。在第三模式下，模式选择电路420将输出信号ota及otb作为信道信号cha_2及chb_2，并设定信道信号cha_0及chb_0、cha_1及chb_1为一特定电平。
75.在一些实施例中，当控制信号mode_0_en～mode_2_en不为一特定电平时，模式选择电路420进入一第四模式。在第四模式下，模式选择电路420将输出信号ota及otb作为信道信号cha_0及chb_0、cha_1及chb_1、cha_2及chb_2为一特定电平。在此例中，信道信号cha_0等于信道信号cha_1及cha_2，信道信号chb_0等于信道信号chb_1及chb_2。
76.在本实施例中，模式选择电路420包括逻辑门421～426。由于逻辑门421、422、425及426的特性相似于图1的逻辑门121～124的特性，故不再赘述。逻辑门423接收输出信号ota及控制信号mode_2_en，并产生信道信号cha_2。逻辑门424接收输出信号otb及控制信号mode_2_en，并产生信道信号chb_2。当控制信号mode_2_en不为一特定电平时，逻辑门423及424分别根据输出信号ota及otb的电平，调整信道信号cha_2及chb_2的电平。此时，信道信号cha_2及chb_2的电平相同于输出信号ota及otb的电平。在本实施例中，逻辑门423及424均为与门。
77.处理电路430接收信道信号cha_0及chb_0，并产生计数值cv_0。由于处理电路430的特性与图1的处理电路130的特性相似，故不再赘述。在本实施例中，当信道信号cha_0领先信道信号chb_0时，处理电路430增加计数值cv_0。当信道信号cha_0落后信道信号chb_0时，处理电路430减少计数值cv_0。
78.处理电路440接收信道信号cha_2及chb_2，并产生计数值cv_2。在本实施例中，当信道信号cha_2或chb_2由第一电平(如低电平)变化至第二电平(如高电平)时，处理电路440调整计数值cv_2。举例而言，当信道信号cha_2由第一电平变化至第二电平时，如果信道信号chb_2为第二电平，则处理电路440增加计数值cv_2。在此例中，当信道信号chb_2由第一电平变化至第二电平时，如果信道信号cha_2为第二电平时，则处理电路440减少计数值cv_2。在其它实施例中，处理电路440是根据图2b的控制时序而动作。
79.本发明并不限定处理电路440的架构。在一可能实施例中，处理电路440包括一边缘检测电路441以及一计数器442。边缘检测电路441根据信道信号cha_2及chb_2的电平，使能一上数信号up_1或是一下数信号up_2。举例而言，当信道信号cha_2由第一电平变化至第二电平时，如果信道信号chb_2为第二电平，则边缘检测电路441使能上数信号up_1。当信道信号chb_2由第一电平变化至第二电平时，如果信道信号cha_2为第二电平，边缘检测电路441使能下数信号dn_1。
80.计数器442根据上数信号up_1及下数信号dn_1，调整计数值cv_2。在一可能实施例中，当上数信号up_1被使能时，计数器442增加计数值cv_2。在此例中，当下数信号dn_1被使能时，计数器442减少计数值cv_2。
81.处理电路450接收信道信号cha_1及chb_1，并根据选择信号sel3，调整计数值cv_1。由于处理电路450的特性与图1的处理电路140的特性相似，故不再赘述。
82.输出电路460根据选择信号sel4，将计数值cv_0～cv_2的一者作为输出计数值ocv。在本实施例中，输出电路460的特性与图1的输出电路150的特性相似，故不再赘述。
83.图5为本发明的计数电路的一应用示意图。如图所示，操作系统500包括一外部装置510、一计数电路520、一定时器(timer)530以及一中央处理器540。外部装置510提供外部信号exa及exb。本发明并不限定外部装置510的种类。在一可能实施例中，外部装置510为一电机。
84.计数电路520接收外部信号exa及exb，并根据一选择数据sel，操作于不同的计数
模式。在不同的计数模式下，计数电路520根据不同的计数规则，处理外部信号exa及exb，用以提供一输出计数值ocv。在一可能实施例中，计数电路520的架构相同于图1的计数电路100。在此例中，外部信号exa及exb作为图1的输入信号ina及inb。另外，选择数据sel包括选择信号sel1～sel4。在另一可能实施例中，计数电路520的架构相同于图4的计数电路400。在此例中，外部信号exa及exb作为图4的外部信号qa及qb。另外，选择数据sel包括选择信号sel1～sel5。
85.定时器530执行一计时操作，用以提供一时间值tv。以图1为例，定时器530用以计算处理电路130及140的动作时间，并将计算结果(即时间值tv)提供予中央处理器540。在其它实施例中，定时器530用以计算图4的处理电路430、440及450的动作时间，并将计算结果(即时间值tv)提供予中央处理器540。
86.中央处理器540根据时间值tv及输出计数值ocv，执行一特定动作。在一可能实施例中，该特定动作是推测外部装置510的运作状态。举例而言，如果外部装置510为一电机，则中央处理器540可根据时间值tv及输出计数值ocv，推测出电机的转速、转向。在其它实施例中，中央处理器540执行一程序代码(未显示)，用以产生选择数据sel。
87.由于计数电路520具有一交换电路(如图1的110或是图4的410)，故当外部装置510误颠倒输出外部信号exa及exb，中央处理器540可通过选择信息sel，命令计数电路520里的交换电路颠倒外部信号exa及exb。因此，计数电路520内的处理电路(如130、140、430、440及450)可产生正确的计数值。
88.除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种组件，但这些组件不应受这些术语的限制。这些术语只是用以区分一个组件和另一个组件。
89.虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求所界定的为准。