一种抑制基准电压第二稳态的偏置电路的制作方法

技术特征：
1.一种抑制基准电压第二稳态的偏置电路，包括偏置模块，该偏置模块输入电源vdd，第一使能en1和第二使能en2控制偏置模块向基准电压电路的运算放大器发出偏置信号，以便基准电压电路的基准电压模板发出基准电压vref；其特征在于还包括驱动回路，驱动回路与偏置信号、电源vdd和基准电压vref适配连接，当基准电压vref拉成较低电平时，驱动回路控制整个偏置模块产生很大的偏置电流，激发基准电压电路的运算放大器重新建立工作点，重新启动基准电压模块，将基准电压vref抬高到第一稳态，从而抑制基准电压vref的第二稳态。2.如权利要求1所述的抑制基准电压第二稳态的偏置电路，其特征在于所述偏置模块包括mos管p2、mos管p3、mos管p4、mos管n1、mos管n2、mos管n3和滤波器件；所述mos管p4的栅极输入第一使能en1，所述mos管n1的栅极输入第二使能en2；所述电源vdd分别与mos管p2的第一源漏极、mos管p3的第一源漏极、mos管p4的第一源漏极和滤波器件的一端相连，滤波器件的另一端即输出偏置信号，且偏置信号分别与mos管p2的栅极、mos管p3的栅极和mos管p4的第二源漏极相连；所述mos管p2的第二源漏极分别与mos管n3的第一源漏极和栅极相连，mos管n3的栅极分别与mos管n1的第一源漏极和mos管n2的栅极相连，mos管n3、mos管n1的第二源漏极均接地；所述mos管p3的栅极与第二源漏极相连，mos管p3的第二源漏极与mos管n2的第一源漏极相连，mos管n2的第二源漏极与电阻r1的一端相连，电阻r1的另一端相连接地。3.如权利要求2所述的抑制基准电压第二稳态的偏置电路，其特征在于所述滤波元件为滤波电容c1。4.如权利要求2或3所述的抑制基准电压第二稳态的偏置电路，其特征在于所述驱动回路包括驱动模块和mos管n4，驱动模块与mos管n4的栅极相连，mos管n4的第一源漏极与所述偏置信号相连，mos管n4的第二源漏极接地；所述电源vdd、第二使能en2和基准电压vref与驱动模块适配连接，当基准电压vref拉成较低电平时，驱动模块驱动mos管n4导通，mos管p2和mos管p3的栅极电压拉低，偏置信号产生很大的偏置电流，激发基准电压电路的运算放大器重新建立工作点，基准电压模块重启，基准电压vref抬高到第一稳态。5.如权利要求4所述的抑制基准电压第二稳态的偏置电路，其特征在于所述驱动模块包括mos管p1、起到了大电阻作用的电阻元件、mos管n5和mos管n6；所述mos管p1的栅极和mos管n5的均输入第二使能en2，所述mos管n6的栅极输入基准电压vref；所述电源vdd与mos管p1的第一源漏极相连，mos管p1的第二源漏极与电阻元件的一端相连，电阻元件的另一端分别与mos管n6的第一源漏极、mos管n5的第一源漏极和mos管n4的栅极相连，mos管n6和mos管n5的第二源漏极均接地。6.如权利要求5所述的抑制基准电压第二稳态的偏置电路，其特征在于所述电阻元件为大阻值的电阻r2。7.如权利要求5所述的抑制基准电压第二稳态的偏置电路，其特征在于所述电阻元件为mos管阵列p5，mos管阵列p5中有不少于两个依次布置的p型倒比mos管，p型倒比mos管的源漏极前后依次串联在一起，位于最外侧的两个p型倒比mos管的非互相串联的源漏极为mos管阵列p5的两端，p型倒比mos管的栅极均接地。

技术总结
本发明涉及一种偏置电路，具体说是抑制基准电压第二稳态的偏置电路。它包括偏置模块，该偏置模块输入电源VDD，第一使能EN1和第二使能EN2控制偏置模块向基准电压电路的运算放大器发出偏置信号，以便基准电压电路的基准电压模板发出基准电压VREF。其特点是还包括驱动回路，驱动回路与偏置信号、电源VDD和基准电压VREF适配连接，当基准电压VREF拉成较低电平时，驱动回路控制整个偏置模块产生很大的偏置电流，激发基准电压电路的运算放大器重新建立工作点，重新启动基准电压模块，将基准电压VREF抬高到第一稳态，从而抑制基准电压VREF的第二稳态。采用该偏置电路的基准电压电路成本低，不会出现第二稳态。不会出现第二稳态。不会出现第二稳态。


技术研发人员：史良俊 吴相俊 王梦云 朱自强
受保护的技术使用者：无锡力芯微电子股份有限公司
技术研发日：2022.04.14
技术公布日：2022/7/1