用于执行补偿的显示装置的制作方法

用于执行补偿的显示装置
1.相关申请的交叉引用
2.本技术要求于2020年12月31日提交的韩国专利申请第10-2020-0189813号的优先权，出于所有目的，其全部内容通过引用并入本文中。
技术领域
3.本公开涉及一种显示装置。更具体地，本公开涉及一种能够通过在驱动显示装置时控制电平移位器来提高实时补偿的效率的显示装置。


背景技术：

4.随着信息化社会的进步，已经开发出各种类型的显示装置。近来，已经采用了各种显示装置，例如液晶显示(lcd)装置、等离子体显示面板(pdp)显示装置和有机发光显示(oled)装置。
5.构成有机发光显示装置的有机发光元件是自发光的而不需要单独的光源，从而可以减小显示装置的厚度和重量。此外，有机发光显示装置具有优异的特性，例如低功耗、高亮度和高响应率。
6.这样的有机发光显示装置可能由于包括在有机发光显示装置内的晶体管的特性或由于有机发光元件的劣化而引起显示质量下降。


技术实现要素：

7.因此，本公开是针对现有技术中出现的上述问题而做出的，本公开旨在提出一种实时感测子像素的驱动晶体管的特性并补偿驱动晶体管的特性的方法，并且提出一种由该方法驱动的显示装置。
8.根据本公开，显示装置包括：n相电平移位器，被配置为从时序控制器接收输出擦除信号、第一基准信号和第二基准信号，并且向栅极驱动器输出n个感测时钟信号；以及栅极驱动器，被配置为从n相电平移位器接收n个感测时钟信号，并且将n个感测输出信号输出到第一至第n栅极线，其中，n相电平移位器可以被配置为在空白时段期间接收具有x个脉冲的输出擦除信号，并且x可以至少为2。
9.根据本公开，通过感测和补偿设置在每个子像素上的驱动晶体管的特征值，可以提高显示装置的图像质量。
10.此外，根据本公开，能够在一个空白时段期间感测设置在至少两条栅极线上的子像素，从而可以提高补偿的效率和速度。
11.此外，根据本公开，作为感测目标的多条栅极线被控制为彼此不重叠，从而可以提高补偿的效率。
12.此外，根据本公开，可以提供一种确定要成为感测目标的多条栅极线的有效方法。
13.此外，根据本公开，可以提供一种用于有效地选择要成为感测目标的多条栅极线的顺序的方法。
附图说明
14.通过以下结合附图的详细描述，将更清楚地理解本公开的上述和其他目的、特征和其他优点，在附图中：
15.图1是示出根据本公开的实施例的显示装置的配置的框图；
16.图2是示出根据本公开的显示装置的视图；
17.图3是示出根据本公开的实施例的像素的结构的视图；
18.图4至图8是示出在驱动显示装置时对迁移率特性的补偿的视图；
19.图9是示出驱动根据本公开的显示装置的一帧的视图；
20.图10是示出时序控制器、电平移位器和栅极驱动器的视图；
21.图11和图12是示出根据本公开的实施例的电平移位器的输入和输出的波形的视图；
22.图13是示出根据本公开的实施例的设置在栅极驱动器内的电路部的视图；
23.图14是示出根据本公开的n相电平移位器的输出的视图；
24.图15是示出根据本公开的n相电平移位器的控制的视图。
具体实施方式
25.在下文中，将参考附图详细描述本公开的实施例。在本说明书中，应当理解，当一个组件(或区域、层、部分)被称为“在～上”、“连接到”或“结合到”另一组件时，其可以直接设置/连接/结合到一个组件上/结合到一个组件，或者也可以存在居间的第三组件。
26.相同的附图标记始终指代相同的元件。此外，在附图中，为了图示清楚，夸大了组件的厚度、比率和尺寸。术语“和/或”包括相关元件可以定义的一种或多种组合。
27.应当理解，尽管本文使用诸如“第一”、“第二”等术语来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个组件与其他组件区分开来。例如，在不脱离所附权利要求的范围的情况下，在一个实施例中被称为第一元件的第一元件可以在另一个实施例中被称为第二元件。除非另有说明，否则单数形式的术语可包括复数形式。
28.此外，“在～下”、“在～下方”、“在～上”、“在～上方”等用于说明图中所示的组件的关联关系。这些术语是相对概念，并且基于附图中的方向进行描述。
29.术语“包括”或“包含”的含义指定了属性、固定数量、步骤、操作、元素、组件或其组合，但不排除其他属性、固定数量、步骤、操作、元素、组件或其组合。
30.图1是示出根据本公开的实施例的显示装置的配置的框图。
31.参考图1，显示装置1包括时序控制器10、栅极驱动器20、数据驱动器30、电源40和显示面板50。
32.时序控制器10可以从外部接收图像信号rgb和控制信号cs。图像信号rgb可以包括多个灰度数据。控制信号cs可以包括例如水平同步信号、垂直同步信号和主时钟信号。
33.时序控制器10可以处理图像信号rgb和控制信号cs以使得信号适于显示面板50的操作条件，因此时序控制器10可以输出图像数据data、栅极驱动控制信号cont1、数据驱动控制信号cont2和电源控制信号cont3。
34.栅极驱动器20可以通过多条栅极线gl1至gln连接到显示面板50的像素px。栅极驱动器20可以基于从时序控制器10输出的栅极驱动控制信号cont1产生栅极信号。栅极驱动
器20可以通过多条栅极线gl1至gln将产生的栅极信号提供给像素px。
35.在一些实施例中，栅极驱动器20还可以通过多条第二栅极线gl21至gl2n(未示出)连接到显示面板50的像素px。栅极驱动器20可以通过多条第二栅极线gl21至gl2n(未示出)将感测信号提供给像素px。可以供应感测信号以测量设置在像素px中的驱动晶体管和/或发光元件的特性。
36.上述多条栅极线gl1至gln可以是扫描线，该扫描线传输用于控制连接到像素px的开关晶体管的导通/截止的栅极控制信号。例如，可以通过多条栅极线gl1至gln分别输出扫描输出信号scout1至scoutn。上述多条第二栅极线gl21至gl2n可以是感测线，通过该感测线传输用于执行补偿的控制信号。例如，感测输出信号seout1至seoutn可以分别通过多条第二栅极线gl21至gl2n输出。
37.上述多条栅极线gl1至gln和多条第二栅极线gl21至gl2n可以被配置为一条线。
38.数据驱动器30可以通过多条数据线dl1至dlm连接到显示面板50的像素px。数据驱动器30可以基于从时序控制器10输出的图像数据data和数据驱动控制信号cont2而产生数据信号。数据驱动器30可以通过多条数据线dl1至dlm将产生的数据信号提供给像素px。
39.在一些实施例中，数据驱动器30还可以通过多条感测线(或基准线)sl1至slm(未示出)连接到显示面板50的像素px。数据驱动器30可以通过多条感测线sl1至slm(未示出)将基准电压(感测电压或初始化电压)提供给像素px，或者可以基于从像素px反馈的电信号来感测像素px的状态。
40.电源40可以通过多条电源线pl1和pl2连接到显示面板50的像素px。电源40可以基于电源控制信号cont3产生要提供给显示面板50的驱动电压。例如，驱动电压可以包括高电位驱动电压elvdd和低电位驱动电压elvss。电源40可以通过相对应的电源线pl1和pl2将产生的驱动电压elvdd和elvss提供给像素px。
41.在显示面板50中，设置有多个像素px。例如，像素px可以以矩阵形式排列在显示面板50上。
42.每个像素px可以电连接到对应的栅极线和对应的数据线。像素px可以发射具有与分别通过栅极线gl1至gln和数据线dl1至dlm供应的栅极信号和数据信号对应的亮度的光。
43.每个像素px可以显示第一至第三颜色中的任何一种。例如，每个像素px也可以显示红色、绿色和蓝色中的任何一种。在另一实施例中，每个像素px可以显示青色、品红色和黄色中的任何一种。在另一实施例中，像素px可以被配置为显示四种以上的颜色中的任何一种。例如，每个像素px也可以显示红色、绿色、蓝色和白色中的任何一种。
44.时序控制器10、栅极驱动器20、数据驱动器30和电源40可以被配置为单独的集成电路(ic)，或者集成了时序控制器10、栅极驱动器20、数据驱动器30和电源40中的至少一部分的ic。例如，数据驱动器30和电源40中的至少一个可以被配置为与时序控制器10集成的集成电路。
45.此外，在图1中，栅极驱动器20和数据驱动器30被示为与显示面板50分离的元件，但是栅极驱动器20和数据驱动器30中的至少一个可以以与显示面板50一体形成的内嵌在面板中的方式配置。例如，栅极驱动器20可以根据面板内栅极(gip)方式与显示面板50一体地形成。
46.根据本公开的实施例，在时序控制器10和栅极驱动器20之间还可以包括电平移位
器15(参见图10)。电平移位器15(参见图10)可以从时序控制器10接收第一基准信号gclk、第二基准信号mclk、输出擦除信号mute、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1、q节点放电信号rst2等。此外，电平移位器15(参见图10)可以将进位时钟信号crclk、扫描时钟信号scclk和感测时钟信号seclk传输到栅极驱动器20。此外，电平移位器15(参见图10)可以将从时序控制器10接收到的第一基准信号gclk、第二基准信号mclk、输出擦除信号mute、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1、q节点放电信号rst2等传输到栅极驱动器20。将参照图10详细描述电平移位器15。
47.图2是示出根据本公开的实施例的显示装置的视图。
48.参考图2，示出了矩形形状的显示面板50，并且显示面板50包括以列和行的形式布置的多个像素px。例如，多个像素px可以包括四个子像素，并且四个子像素可以分别是红色子像素、白色子像素、绿色子像素和蓝色子像素。
49.此外，显示装置1包括栅极驱动ic(g-ic)20。显示面板50可以以面板内栅极(gip)方式实现，其中栅极驱动ic 20设置在显示面板50内。栅极驱动ic 20可以附接到显示面板50的左侧、右侧或者左侧和右侧。栅极驱动ic20可以被称为栅极驱动器20。
50.此外，显示装置1包括数据驱动ic(源极驱动ic：s-ic)30。源极驱动ic 30可以附接到显示面板50下方，或者多个源极驱动ic 30可以沿显示面板50横向附接。这种源极驱动ic 30可以以设置在柔性pcb(fpcb)内的膜上芯片(cof)方式，设置在构成显示面板50的玻璃基板上的玻璃上芯片(cog)方式，或者类似的方式实现。源极驱动ic 30可以被称为数据驱动器30。
51.例如，在图2所示的实施例中，源极驱动ic 30以cof方式实现，fpcb通过焊盘连接将显示面板50与源极pcb(s-pcb)连接。源极驱动ic 30可以传输从控制pcb(c-pcb)提供给显示面板50的电压(源极ic驱动电压、evdd、evss、vref等)。
52.源极pcb(s-pcb)设置在显示面板50下方，包括：n相电平移位器，被配置为从时序控制器接收输出擦除信号、第一基准信号和第二基准信号，并且将n个感测时钟信号输出到栅极驱动器；以及栅极驱动器，被配置为从n相电平移位器接收n个感测时钟信号，并且将n个感测输出信号输出到第一至第n栅极线，其中n相电平移位器被配置为在空白时段期间接收具有x个脉冲的输出擦除信号，并且x至少为2。源极pcb(s-pcb)可以通过fpcb连接到显示面板50，并且可以通过柔性扁平导线(ffc)连接到控制pcb(c-pcb)。源极pcb(s-pcb)直接连接到源极驱动ic 30并且将栅极信号传输到栅极驱动ic 20。此外，源极pcb(s-pcb)从控制pcb(c-pcb)接收电力(elvdd、elvss、vgh、vhl、vref等)并将其传输到显示面板50。此外，通过源极pcb(s-pcb)的最左侧或最右侧的源极驱动ic 30提供控制pcb(c-pcb)与栅极驱动ic 20之间的连接。例如，将栅极驱动ic驱动电压、栅极高电压vgh、栅极低电压vgl等从控制pcb(c-pcb)通过源极pcb(s-pcb)传输到栅极驱动ic 20。
53.控制pcb(c-pcb)设置在显示面板50下方，并且通过源极pcb(s-pcb)和柔性扁平导线ffc连接到显示面板50。控制pcb(c-pcb)可以包括时序控制器(tcon)10、电源40和存储器。时序控制器10和电源40的描述与参考图1的描述相同。此外，控制pcb(c-pcb)用于执行要输出的输出图像数据的每一帧的算法计算，存储补偿数据，并且提供需要存储算法计算所需的各种参数或用于调谐的各种参数的存储空间。因此，易失性存储器和/或非易失性存储器可以设置在控制pcb(c-pcb)上。此外，电平移位器15(参见图10)可以设置在时序控制
器(tcon)10与栅极驱动ic 20之间，并且可以连接到时序控制器(tcon)10和栅极驱动ic 20。稍后将参考图10详细描述电平移位器15。
54.图3是示出根据本公开的实施例的像素的结构的视图。
55.参考图3，一个像素包括四个子像素r、w、g和b，每个子像素连接到栅极驱动ic(g-ic)、扫描线scan和感测线sense，并且通过基准线reference连接到源极驱动ic(s-ic)。此外，每个子像素通过数模转换器(dac)从源极驱动ic(s-ic)接收数据电压vdata。此外，从每个子像素输出的感测电压vsen通过模数转换器(adc)提供给源极驱动ic(s-ic)。此外，每个子像素连接到高电位驱动电压elvdd和低电位驱动电压elvss。
56.每个子像素包括扫描tft(s-tft)、驱动tft(d-tft)和感测tft(ss-tft)。此外，每个子像素包括存储电容器cst和发光元件oled。
57.扫描晶体管(s-tft)的第一电极(例如源极)连接到数据线dl，数据电压vdata从源极驱动ic(s-ic)输出并且通过dac被施加到数据线。扫描晶体管(s-tft)的第二电极(例如漏极)连接到存储电容器cst的一端，并且连接到驱动tft(d-tft)的栅极。扫描晶体管(s-tft)的栅极连接到扫描线(或栅极线gl)。也就是说，当通过扫描线scan施加栅极导通电平的栅极信号时，扫描晶体管(s-tft)导通，使得通过数据线dl施加的数据信号传输到存储电容器cst。扫描晶体管(s-tft)可以被称为开关晶体管。此外，通过扫描线scan施加到扫描晶体管s-tft的栅极的信号可以是扫描输出信号scout。
58.存储电容器cst的一端连接到扫描tft(s-tft)的第三电极(例如漏极)。存储电容器cst的另一端被配置为接收高电位驱动电压elvdd。存储电容器cst可以充以与施加到其一端的电压和施加到其另一端的高电位驱动电压elvdd之差对应的电压。此外，存储电容器cst可以通过开关spre和感测tft(ss-tft)充以与施加到其一端的电压和施加到其另一端的基准电压vref之差相对应的电压。
59.驱动晶体管(d-tft)的第一电极(例如源极)用于接收高电位驱动电压elvdd，第二电极(例如漏极)连接到发光元件oled的第一电极(例如，阳极)。驱动晶体管(d-tft)的第三电极(例如栅极)连接到存储电容器cst的一端。当施加栅极导通电平的电压时，驱动晶体管(d-tft)导通，并且可以响应于提供给栅极的电压来控制流过发光元件oled的驱动电流大小。也就是说，电流由驱动tft(d-tft)vgs中的电压差(或存储电容器cst的存储电压差)确定并且被施加到发光元件oled。
60.感测tft(ss-tft)的第一电极(例如源极)连接到基准线reference，第二电极(例如漏极)连接到存储电容器cst的另一端。第三电极(例如，栅极)连接到感测线sense。也就是说，感测tft(ss-tft)通过从栅极驱动ic(g-ic)输出的感测信号导通并且将基准电压vref施加到存储电容器cst的另一端。如果开关spre和另一个开关sam都截止而感测tft(ss-tft)导通，则存储电容器cst的存储电压传输到基准线的电容器，并且感测电压vsen存储在基准线的电容器中。施加到感测tft(ss-tft)的栅极的电压可以是感测输出信号seout。
61.如果开关spre截止而另一个开关sam导通，则存储在基准线的电容器中的电压vsen通过adc被输出到源极驱动ic(s-ic)。该输出电压用作对相应子像素的劣化进行感测和采样的电压。也就是说，可以对用于补偿相应子像素的电压进行感测和采样。具体地，驱动tft(d-tft)的特性包括迁移率和阈值电压两种，并且可以通过感测驱动tft(d-tft)的迁
移率和阈值电压来实现补偿。此外，对应子像素的特性也可能由发光元件oled的劣化决定，并且需要对发光元件oled的劣化程度进行感测和补偿。在下文中，将描述实时(rt)补偿方法。实时补偿方法是在显示装置1开机并输出图像数据的同时，实时补偿驱动tft(d-tft)的迁移率和阈值电压的方法。
62.发光元件oled输出与驱动电流对应的光。发光元件oled可以输出与红色、白色、绿色和蓝色中的任何一种颜色对应的光。发光元件oled可以是有机发光二极管(oled)或具有微米至纳米级尺寸范围的超小型无机发光二极管，但本公开不限于此。在下文中，将参考发光元件ld由有机发光二极管形成的实施例来描述本公开的技术构思。
63.图3示出开关晶体管st、驱动晶体管d-tft和感测晶体管ss-tft为nmos晶体管的示例。然而，本公开不限于此。例如，构成每个像素px的晶体管中的至少一部分或全部可以被构造为pmos晶体管。在一些实施例中，开关晶体管st和驱动晶体管dt中的每一个可以实施为低温多晶硅(ltps)薄膜晶体管、氧化物薄膜晶体管或低温多晶氧化物(ltpo)薄膜晶体管。
64.此外，在参考图3的描述中，示出了四个子像素共享一条基准线reference。然而，本公开不限于此。不同数量的子像素可以共享一条基准线reference，或者每个子像素可以连接到一条基准线reference。在本说明书中，为了便于描述，如图3所示，描述了四个子像素共享一条基准线reference，并且这应该被理解为示例。
65.图4至图8是示出在驱动显示装置被时对迁移率特性的补偿的视图。也就是说，本说明书中的补偿是在显示装置开机且输出图像数据时执行的补偿。此外，本说明书中的补偿对应于通过感测驱动tft(d-tft)的迁移率特性来校正偏差的补偿。
66.在显示装置的驱动期间，可以在一帧和其下一帧之间的空白时段中执行迁移率特性的感测。此外，由于四个子像素共享一条基准线，因此优选的是不同时执行四个子像素的感测。此外，优选的是在空白时段中感测与任一栅极线连接的子像素中具有一种颜色的子像素，并且在下一个空白时段中感测与栅极线相连的子像素中具有其他颜色的子像素。这是因为，由于空白时段很短，可能无法感测连接到栅极线的所有子像素。
67.参考图4，开关spre在初始化时段导通。因此，存储在基准线的电容器中的感测电压vsen等于基准电压vref。
68.参考图5，扫描tft(s-tft)在编程时段中导通。此外，数据电压vdata为高电压。因此，在存储电容器cst的一端充以对应于数据电压vdata的电荷。此外，在编程时段中，感测tft(ss-tft)导通，开关spre导通。因此，存储电容器cst的另一端被充以对应于基准电压vref的电荷。也就是说，存储电容器cst两端的电压对应于数据电压vdata与基准电压vref之差。同时，由于开关spre维持导通，感测电压vsen维持在基准电压vref。
69.参考图6，在感测时段中，扫描tft(s-tft)截止而感测tft(ss-tft)导通。因此，驱动tft(d-tft)就像具有电流大小不变的恒流源一样工作，并且电流通过感测tft(ss-tft)施加到基准电容器。因此，感测电压vsen随时间根据电压增大而增大。
70.参考图7，在采样时段中，感测tft(ss-tft)截止而另一开关sam开启。因此，感测电压vsen通过基准线reference经由adc施加到源极驱动ic(s-ic)。被施加了感测电压vsen的源极驱动ic(s-ic)可以计算相应的驱动tft的迁移率特性。
71.同时，参考图8，在采样时段之后的数据插入时段中，扫描tft(s-tft)导通，并且数
据电压vdata为高电压。也就是说，由于执行实时补偿，所以在帧与帧之间的空白时段期间执行图4至图8的过程。因此，与其它充以当前数据电压的数据线的存在亮度偏差。为了校正亮度偏差，在采样时段后恢复前一帧的数据。
72.图9是示出驱动根据本公开的显示装置的一帧的视图。
73.在详细说明之前，一帧时段是指输出一幅图像的时段。在一帧时段期间，可以通过显示面板50输出一幅图像。例如，当驱动频率为120hz时，可以通过显示面板50输出120幅图像。当驱动频率为60hz时，可以通过显示面板50输出60幅图像。
74.例如，在120hz下，显示时段可以是8.33毫秒(ms)，而空白时段可以是300微秒(μs)。显示时段和空白时段之和可以是一帧时段。总共120个帧时段之和可以是1秒。
75.连同图1至图8一起参考图9，一帧可包括显示时段和空白时段。在一个实施例中，用于感测驱动tft的迁移率特性的感测时段(rt)可以包括在空白时段内。因此，在显示装置驱动以显示图像的同时执行的像素补偿可以被称为实时补偿，并且为了实时补偿而进行的感测可以被称为rt感测。rt感测不同于针对显示装置开机前的补偿进行的感测和针对显示装置关机后的补偿进行的感测。
76.此外，如上所述，可以在显示时段之后的空白时段期间的一帧时段内执行rt感测。
77.图10是示出时序控制器、电平移位器和栅极驱动器的视图。
78.参考图10，时序控制器10和电平移位器15彼此连接，电平移位器15和栅极驱动器20彼此连接。
79.根据本公开的实施例，还可以在时序控制器10和栅极驱动器20之间包括电平移位器15。电平移位器15可以从时序控制器10接收第一基准信号gclk、第二基准信号mclk、输出擦除信号mute、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1、q节点放电信号rst2等。此外，电平移位器15可以将进位时钟信号crclk、扫描时钟信号scclk和感测时钟信号seclk传输到栅极驱动器20。此外，电平移位器15可以将从时序控制器10接收到的第一基准信号gclk、第二基准信号mclk、输出擦除信号mute、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1、q节点放电信号rst2等传输到栅极驱动器20。
80.栅极驱动器20可以包括多个电路部25，并且每个电路部25可以设置成与栅极线的数量一样多。如图10所示，当设置总共2160条栅极线gl1至gl2160时，电路部25的总数可以是2160。然而，不限于此，电路部25的数量可以少于栅极线的数量。例如，一个电路部25可以对应多条栅极线(例如，四条栅极线)。相反，电路部25的数量可以多于栅极线的数量。例如，在第一栅极线gl1之前可以存在一条以上的虚设栅极线。此外，还可以设置与虚设栅极线的数量对应的电路部25的数量。
81.栅极驱动器20的每个电路部25基于从电平移位器15接收到的进位时钟信号crclk、扫描时钟信号scclk、感测时钟信号seclk、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1和q节点放电信号rst2工作。具体地，电路部25可以将扫描输出信号scout和感测输出信号seout分别输出到栅极gl1至gl2106。例如，扫描输出信号scout和感测输出信号seout可以输出到一条栅极线(例如，glk)。一条栅极线(例如，glk)可以控制一个子像素。在另一示例中，可以设置两条栅极线(例如，glk-1和glk-2)，使得扫描输出信号scout可以输出到一条栅极线glk-1，并且感测输出信号seout可以输出到一条栅极线glk-2。这两条栅极线glk-1和glk-2可以控制一个子像素。
82.图11和12是示出根据本公开的实施例的电平移位器的输入和输出的波形的视图。
83.如上所述，电平移位器15可以从时序控制器10接收基准信号gclk和mclk，并且基准信号可以包括第一基准信号gclk和第二基准信号mclk。此外，电平移位器15可以将时钟信号clk1至clk4输出到栅极驱动器20。时钟信号clk1至clk4可以被输出到栅极驱动器20内的电路部25。例如，连接到第一栅极线gl1的电路部25可以接收第一时钟信号clk1，连接到第二栅极线gl2的电路部25可以接收第二时钟信号clk2，连接到第三栅极线的电路部25可以接收第三时钟信号clk3，并且连接到第四栅极线的电路部25可以接收第四时钟信号clk4。四个时钟信号仅作为示例进行描述，并不限于此。例如，可以产生8个、16个、32个之类的时钟信号。
84.这些时钟信号clk可以包括进位时钟信号crclk、扫描时钟信号scclk和感测时钟信号seclk。
85.再次参考图11，电平移位器15可以基于第一基准信号gclk和第二基准信号mclk产生多个时钟信号clk1至clk4。具体地，电平移位器15可以基于以一定的时间间隔顺序输入的第一基准信号gclk和第二基准信号mclk产生四个时钟信号clk1、clk2、clk3和clk4。
86.例如，电平移位器15可以产生具有与第一基准信号gclk的第一脉冲gl的上升沿对应的上升沿的第一时钟信号clk1。此外，电平移位器15可以产生第一时钟信号clk1以具有与第二基准信号mclk的第一脉冲m1的下降沿对应的下降沿。
87.以同样的方式，电平移位器15可以产生第二时钟信号clk2，以便具有与第一基准信号gclk的第二脉冲g2的上升沿对应的上升沿并且具有与第二基准信号mclk的第二脉冲m2的下降沿对应的下降沿。此外，电平移位器15可以产生第三时钟信号clk3以便具有与第一基准信号gclk的第三脉冲g3的上升沿对应的上升沿并且具有与第二基准信号mclk的第三脉冲m3的下降沿对应的下降沿。此外，电平移位器15可以产生第四时钟信号clk4，以便具有与第一基准信号gclk的第四脉冲g4的上升沿对应的上升沿并且具有与第二基准信号mclk的第四脉冲m4的下降沿对应的下降沿。
88.通过上述过程，电平移位器15可以产生依次延迟第一基准信号gclk的时段的第一时钟信号clk1、第二时钟信号clk2、第三时钟信号clk3和第四时钟信号clk4。
89.参考图12，示出了输出擦除信号mute。与基准信号gclk和mclk一样，输出擦除信号mute是电平移位器15从时序控制器10接收的信号，用于控制电平移位器15的输出。此外，输出擦除信号mute可以不传输到栅极驱动器20。
90.输出擦除信号mute是用于控制将从电平移位器15输出到栅极驱动器20的信号暂时不输出的信号。例如，当输出擦除信号mute为高电平时，可以暂时不从电平移位器15输出时钟信号clk1至clk4。当输出擦除信号mute为低电平时，可以从电平移位器15输出时钟信号clk1至clk4。
91.如图12所示，输出擦除信号mute具有与第一基准信号gclk的第二脉冲g2的上升沿对应的上升沿，并且具有与第二基准信号mclk的第三脉冲m3的下降沿对应的下降沿。因此，在从第一基准信号gclk的第二脉冲g2到第二基准信号mclk的第三脉冲m3期间，输出擦除信号mute处于高电平。此外，在剩余时间段期间，输出擦除信号mute处于低电平。
92.由于在输出擦除信号mute处于高电平的时段期间不从电平移位器15输出时钟信号，因此可以不输出第二时钟信号clk2和第三时钟信号clk3。由于在输出擦除信号mute处
于低电平时段期间从电平移位器15输出时钟信号，所以可以不输出第一时钟信号clk1和第四时钟信号clk4。
93.然而，输出擦除信号mute是暂时停止电平移位器15的输出的控制信号，而不是控制电平移位器15的输入的信号。因此，无论输出擦除信号mute的电压电平如何，电平移位器15都从时序控制器10接收信号。
94.图13是图示根据本公开的实施例的设置在栅极驱动器内的电路部的视图。
95.参考图13，示出了布置在栅极驱动器20内的电路部25。
96.如上所述，栅极驱动器20可以包括多个电路部25，并且每个电路部25可以设置成与栅极线的数量一样多。或者，一个电路部25可以对应于多条(例如，四条)栅极线glj至glj 3。此外，在这种情况下，每个电路部25的数量可以少于栅极线的数量。或者，虚设栅极线可以存在于第一栅极线gl1之前。此外，在这种情况下，每个电路部25的数量可以大于栅极线的数量。
97.电路部25基于从电平移位器15接收到的进位时钟信号crclk、扫描时钟信号scclk、感测时钟信号seclk、m节点充电信号lsp、q节点总放电信号vsp_aa、q节点充电信号rst1和q节点放电信号rst2工作。
98.首先，m节点充电信号lsp是对电路部25内的m节点充电的信号。参照图13，当从前一电路部25(即对应于第n-1条栅极线的电路部25)接收到进位c(pre)时施加m节点充电信号lsp时，晶体管t11导通并且m节点被进位充电。当晶体管t12因进位充电导致的进位充电而导通时，高电位电压vdd被施加到m节点。也就是说，m节点由m节点充电信号lsp充电。
99.前一电路部可以是紧接在前一电路部之前的电路部(对应于第n-1条栅极线的电路部25)，或者可以是在该紧接的前一电路部之前的电路部(对应于第n-2或第n-3条栅极线的电路部25)。
100.q节点充电信号rst1是将m节点的充电电压传输到q节点的信号。参考图13，当m节点被充电时晶体管t13导通。当施加q节点充电信号rst1时，晶体管t14导通，从而高电位电压vdd被施加到q节点。也就是说，q节点由q节点充电信号rst1充电。
101.q节点和qb节点具有彼此相反的电平。例如，当q节点被充电并处于高电平时，晶体管t23导通，从而低电位电压vss被施加到qb节点。相反，当qb节点处于高电平时，晶体管t22导通，从而低电位电压vss被施加到q节点。此外，当m节点被充电并且q节点被q节点充电信号rst1充电时，晶体管t24和t25导通，从而低电位电压vss被施加到qb节点。
102.q节点放电信号rst2是对q节点(q节点因m节点的充电而被充电)进行放电的信号。参考图13，当施加q节点放电信号rst2时，晶体管t26和t27导通，并且低电位电压vss被施加到q节点。
103.q节点总放电信号vsp_aa是对在栅极驱动器20中包括的所有电路部25临时放电的信号。参考图13，当施加q节点总放电信号vsp_aa时，晶体管t21导通，并且低电位电压vss被施加到q节点。由于q节点总放电信号vsp_aa与所有电路部25并联，因此所有电路部25的放电可以由q节点总放电信号vsp_aa进行控制。
104.可以通过q节点的充电/放电来控制电路部25的输出。参考图13，当在q节点充电的同时输入进位时钟信号crclk(n)时，可以将进位时钟信号crclk(n)输出到后续电路部(例如，连接到第n 1条栅极线的电路部25)。此外，当在q节点充电的同时输入扫描时钟信号
scclk(n)时，扫描时钟信号scclk(n)可以作为扫描输出信号scout(n)输出。此外，当在q节点充电的同时输入感测时钟信号seclk(n)时，感测时钟信号seclk(n)可以作为感测输出信号seout(n)输出。
105.后续电路部可以是下一个电路部(与第n 1条栅极线对应的电路部25)，或者还可以是紧接在前一电路部之后的下一个电路部(与第n 2条或第n 3条栅极线对应的电路部25)。
106.图14是示出根据本公开的n相电平移位器的输出的视图。
107.根据本公开，公开了一种n相电平移位器。作为示例，n是16，但n可以是其它数字。
108.16相电平移位器15是指输出16种时钟信号crclk、scclk、seclk的电平移位器15。
109.具体地，16相电平移位器15从时序控制器10接收第一基准信号gclk和第二基准信号mclk作为输入。此外，16相电平移位器15将16种进位时钟信号crclk(1)至crclk(16)、16种扫描时钟信号scclk(1)至scclk(16)以及16种感测时钟信号seclk(1)至seclk(16)输出到栅极驱动器20的电路部25。16相电平移位器产生时钟信号crclk、scclk和seclk的方法是基于第一基准信号gclk和第二基准信号mclk，与前文描述的示例相同。
110.从16相电平移位器15输出的第一进位时钟信号crclk(1)、第一扫描时钟信号scclk(1)和第一感测时钟信号seclk(1)被输入到第一电路部25和第十七电路部25。第一电路部25是与第一栅极线gl1连接的电路部，第十七电路部25是与第十七栅极线gl17连接的电路部。虽然图中未示出，第一进位时钟信号crclk(1)被输入到第三十三电路部25、第四十九电路部25等。接收第一扫描时钟信号scclk(1)的第一电路部25、第十七电路部25等向分别与其相连的栅极线gl1、gl17等输出扫描输出信号scout(1)、scout(17)等。接收第一感测时钟信号seclk(1)的第一电路部25、第十七电路部25等向分别与其相连的栅极线gl1、gl17等输出感测输出信号seout(1)等。虽然图中未示出，第一扫描时钟信号scclk(1)和第一感测时钟信号seclk(1)被输入到第三十三电路部25、第四十九电路部25等。
111.从第十六相电平移位器15输出的第十六进位时钟信号crclk(16)、第十六扫描时钟信号scclk(16)和第十六感测时钟信号seclk(16)被输入到第十六电路部25和第三十二电路部25。第十六电路部25是与第十六栅极线gl16连接的电路部，第三十二电路部25是与第三十二栅极线gl32连接的电路部。尽管图中未示出，第十六进位时钟信号crclk(16)被输入到第四十八电路部25、第五十四电路部25等。接收第十六扫描时钟信号scclk(16)的第十六电路部25、第三十二电路部25等向分别与其相连的栅极线gl16、gl32等输出扫描输出信号scout(16)、scout(32)等。接收第十六感测时钟信号seclk(16)的第十六电路部25、第三十二电路部25等向分别与其相连的栅极线gl16、gl32等输出感测输出信号seout(16)、seout(32)等。尽管图中未示出，第十六扫描时钟信号scclk(16)和第十六感测时钟信号seclk(16)被输入到第四十八电路部25、第五十四电路部25等。
112.图15是示出根据本公开的n相电平移位器的控制的视图。
113.根据本公开，公开了n相电平移位器。例如，n是16，但n可以是其它数字。
114.此外，本实施例中的控制在一帧期间的空白时段blank执行。也就是说，本实施例涉及对子像素进行的感测以对子像素的迁移率特性进行补偿。也就是说，本实施例中的补偿涉及针对在显示装置开机并输出图像数据时在空白时段blank执行的补偿进行的感测。
115.参考图15描述的电平移位器15的控制基于前述参考附图描述的内容。
116.参考图15，电平移位器15从时序控制器10接收输出擦除信号mute、第一基准信号gclk和第二基准信号mclk作为输入，并输出16种感测时钟信号seclk1至secl16、q节点充电信号rst1以及q节点放电信号作为从时序控制器10到栅极驱动器20的电路部25的输出。
117.具体地，输入到电平移位器15的输出擦除信号mute至少包括两个脉冲。在图15中，作为示例示出了两个脉冲mute1和mute2。根据本公开，在空白时段blank期间产生的输出擦除信号mute的脉冲数量等于被选择用于感测的栅极线的数量。也就是说，当具有两个脉冲的输出擦除信号mute被输入到电平移位器15时，两条栅极线是感测的目标。也就是说，被选为感测目标的栅极线中包括的子像素成为感测目标。对于16相电平移位器15，输出擦除信号mute可以包括两个以上且16个以下的脉冲。因此，根据本公开，在一个空白时段blank期间可以感测多条栅极线。也就是说，在一个感测时段期间，可能能够执行多次感测。
118.第一基准信号gclk和第二基准信号mclk的脉冲可以在输出擦除信号mute的脉冲mute1和mute2内产生。根据本公开，基于第一基准信号gclk和第二基准信号mclk的脉冲数量来确定被选为感测目标的栅极线。参考图15，在输出擦除信号mute的第一脉冲mute1期间，第一基准信号gclk和第二基准信号mclk的脉冲数量为零。因此，被选为感测目标的栅极线可以是第一栅极线。也就是说，可以选择与在输出擦除信号mute的脉冲期间产生的第一基准信号gclk和第二基准信号mclk的数量 1对应的栅极线作为感测目标。参考图15，在输出擦除信号mute的第二脉冲mute2期间，第一基准信号gclk和第二基准信号mclk的脉冲数量为二。也就是说，分别是g2、g3和m2、m3。因此，被选为感测目标的栅极线可以是第三栅极线。这是因为，在同一示例中，可以选择与在输出擦除信号mute的脉冲期间产生的第一基准信号gclk和第二基准信号mclk的数量 1对应的栅极线作为感测目标。
119.另一方面， 1是示例，其他参数(例如， 0、-1等)可以互换使用，并且包括在本公开的技术构思中。
120.如上所述，被选为感测目标的栅极线是排在第一的第一栅极线和排在第三的第三栅极线。因此，从电平移位器15输出到栅极驱动器20的感测时钟信号是第一感测时钟信号seclk1和第三感测时钟信号seclk3。更具体地，在从16相电平移位器15输出的16种感测时钟信号seclk1至seclk16中，与所选择的栅极线(第一栅极线和第三栅极线)对应的第一感测时钟信号seclk1和第三感测时钟信号seclk3有脉冲。然而，与其余栅极线对应的感测时钟信号seclk2和seclk4至seclk16没有脉冲。
121.为了产生所选择的第一感测时钟信号seclk1，电平移位器15在输出擦除信号mute的第一脉冲mute1之后接收一个第一基准信号g1和一个第二基准信号m2。第一感测时钟信号seclk1具有与第一基准信号g1的上升沿对应的上升沿并且可以具有与第二基准信号m1的下降沿对应的下降沿。在此，需要在第一脉冲mute1之后产生基准信号gclk和mclk。这是因为在输出擦除信号mute的第一脉冲mute1期间，限制了从电平移位器15输出的第一感测时钟信号seclk1。
122.此外，为了产生所选择的第三感测时钟信号seclk3，电平移位器15在输出擦除信号mute的第二脉冲mute2之后接收一个第一基准信号g4和一个第二基准信号m4。第三感测时钟信号seclk3具有与第一基准信号g4的上升沿对应的上升沿并且可以具有与第二基准信号m4的下降沿对应的下降沿。在此，需要在第二脉冲mute2之后产生基准信号gclk和mclk。这是因为在输出擦除信号mute的第二脉冲mute2期间，限制了从电平移位器15输出的
第三感测时钟信号seclk3。
123.这里，根据本公开，所选择的多个感测时钟信号不需要重叠。例如，在输出擦除信号mute的第一脉冲mute1期间产生的第一基准信号gclk和第二基准信号mclk选择的感测时钟信号需要与在输出擦除信号mute的第二脉冲mute2期间产生的第一基准信号gclk和第二基准信号mclk选择的感测时钟信号不同。这是因为当感测时钟信号相同时感测到同一条线。如果感测时钟信号相同，则以重叠的方式感测到同一条线。换言之，在第一脉冲mute1期间产生的基准信号gclk和mclk的数量可以与在第二脉冲mute2期间产生的基准信号gclk和mclk的数量不同。
124.可以在输出第一感测时钟信号seclk1之前输出q节点充电信号rst1。如上所述，这是因为栅极驱动器20内的电路部25的q节点需要被充电以产生感测时钟信号seclk。
125.此外，可以在输出第三感测时钟信号seclk3之后输出q节点放电信号rst2。如上所述，这是因为当栅极驱动器20内的电路部25的q节点放电时，不能输出感测时钟信号seclk。此外，这是因为在空白时段blank结束后的显示时段active开始之前，需要对q节点进行初始化。
126.主要参考图15并进一步参照之前的附图，本公开的实施例如下。在本说明书中，作为示例，n的数量是16。
127.根据本公开的电平移位器15可以是n相电平移位器15。n相电平移位器15可以从时序控制器10接收输出擦除信号mute、第一基准信号gclk和第二基准信号mclk。此外，n相电平移位器15可以向栅极驱动器20输出n个感测时钟信号seclk1至seclk16。
128.可以将从根据本公开的电平移位器15输出的n个感测时钟信号seclk1至seclk16输入到栅极驱动器20。在接收到n个感测时钟信号seclk1至seclk16之后，栅极驱动器20可以向第一至第n栅极线gl1至gln输出第一至第n感测输出信号seout。例如，栅极驱动器20内的电路部25可以接收第一感测时钟信号seclk1，并且可以向第一栅极线gl1输出第一感测输出信号seout1。类似地，栅极驱动器20内的另一电路部25可以接收第十六感测时钟信号seclk16，并且可以向第十六栅极线gl16输出第十六感测输出信号seout16。
129.如上所述，n相电平移位器15可以输出总共n个感测时钟信号seclk1至seclk16。例如，可以将第一感测时钟信号seclk1输入到多个电路部25，并且多个电路部25可以是输出第一感测输出信号seout1、第十七感测输出信号seout17、第三十三感测输出信号seout33等的电路部25。根据相同的原理，也可以将第二至第n感测时钟信号输出到电路部25。也就是说，从n相电平移位器15输出的第n感测时钟信号seclkn可以连接到输出第n 16k感测输出信号seout(k是至少为零的自然数)的电路部25。
130.n相电平移位器15也可以输出总共n个其他时钟信号(例如，进位时钟信号crclk和扫描时钟信号scclk)。
131.根据本公开，n相电平移位器15可以接收具有x个脉冲的输出擦除信号，并且x可以至少2。此外，如上所述，基于在输出擦除信号期间输入的基准信号来确定作为感测目标的栅极线。参考图9和图15，空白时段是与显示时段一起定义一帧时段的时段，并且可以在空白时段期间执行对显示装置的子像素的补偿和对补偿的感测。也就是说，可以在空白时段期间执行在显示装置开启后的正常驱动期间执行的实时补偿。根据本公开，x可以至少为2。也就是说，在一个感测时段(空白时段)期间，可以执行两条以上的栅极线的感测。
132.具体地，参考图15，以输出擦除信号mute具有两个脉冲mute1和mute2作为示例进行说明。基于输出擦除信号mute的脉冲数量，可以确定在空白时段期间要感测的栅极线的数量。例如，当输入三个脉冲时，可以确定三个栅极线为感测目标。在某些情况下，可以将具有比脉冲数量少的栅极线的数量的栅极线确定为感测目标。例如，当输入三个脉冲时，一个脉冲用于其他目的，剩余的两个脉冲可以是被确定为感测目标的栅极线(例如，两条栅极线)的参数。
133.参考图15，n相电平移位器可以在输出擦除信号mute的脉冲期间接收第一基准信号gclk和第二基准信号mclk。第一基准信号gclk和第二基准信号mclk的数量可以用于确定感测时钟信号的数量(b、c等)。例如，参考图15，在输出擦除信号mute的第一脉冲mute1期间输入零个第一基准信号gclk和零个第二基准信号mclk。在这种情况下，可以确定第一感测时钟信号seclk1。也就是说，这是指将第一栅极线gl1确定为感测目标。也就是说，感测时钟信号的数量b在1到n之间，并且在第一脉冲mute1期间输入的第一基准信号gclk的数量和第二基准信号mclk的数量用以确定第b感测时钟信号seclkb的顺序可以是b-1。类似地，参考图15，在输出擦除信号mute的第二脉冲mute2期间输入两个第一基准信号g2、g3和两个第二基准信号m2、m3。在这种情况下，可以确定第三感测时钟信号seclk3。也就是说，这是指将第三栅极线gl3确定为感测目标。也就是说，感测时钟信号的数量c在1到n之间，并且在第二脉冲mute2期间输入的第一基准信号gclk的数量和第二基准信号mclk的数量用以确定第c感测时钟信号seclkc的顺序可以是c-1。
134.在此，优选的是b和c彼此不同。这是因为当b和c相同时意味着对同一条栅极线进行两次感测。在这种情况下，由于重复感测可以提高感测的准确度。然而，可能执行不必要的感测。
135.为了产生如上所述的第b感测时钟信号(图15中的seclk1)，n相电平移位器15可以在第一脉冲mute1之后接收一个第一基准信号g1和一个第二基准信号m2。这是因为，当在第一脉冲mute1期间输入基准信号时，由于mute信号的工作原理，时钟信号不会从电平移位器15输出到栅极驱动器20。
136.类似地，为了产生第c感测时钟信号(图15中的seclk3)，n相电平移位器15可以在第二脉冲mute2之后接收一个第一基准信号g4和一个第二基准信号m4。这是因为，当在第二脉冲mute2期间输入基准信号时，由于mute信号的工作原理，时钟信号不会从电平移位器15输出到栅极驱动器20。
137.此外，n相电平移位器15可以在输出第b感测时钟信号(图15中的seclk1)之前向栅极驱动器20输出q节点充电信号rst1。这是因为，为了从栅极驱动器20输出时钟信号seclk、crclk、scclk等，需要将m节点的电荷移动到q节点。
138.此外，n相电平移位器15可以在输出第c感测时钟信号(图15中的seclk3)之后向栅极驱动器20输出q节点放电信号rst2。这是因为，栅极驱动器20的q节点需要在显示时段active开始之前被初始化。
139.本领域技术人员将理解，在不改变本公开的技术构思或本质特征的情况下，本公开可以实施为其他具体形式。因此，应当理解，上述实施例在所有方面都是示例性的，而不是限制性的。本发明的范围以所附权利要求书为特征，而不是以上述详细说明为准，并且由所附权利要求书的含义和范围得出的所有变化或修改及其等同物均应理解为在本发明的
范围内。