显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年12月30日提交的第10-2020-0188077号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用并入本文，如同在本文中完整阐述一样。
技术领域
3.实施例总体上涉及显示装置，并且更具体地，涉及可以显示高质量图像的高分辨率显示装置。


背景技术：

4.通常，显示装置包括多个像素。每个像素包括显示元件以及被配置为控制显示元件的像素电路。像素电路包括薄膜晶体管(tft)和存储电容器。
5.为了控制显示元件是否发光并准确地控制发光程度，已经增加了电连接到一个显示元件的晶体管的数量。
6.在该背景技术部分中公开的上述信息仅用于理解本发明构思的背景，并且因此，它可能包含不构成现有技术的信息。


技术实现要素：

7.然而，在根据相关技术的显示装置中，高质量图像不容易显示或者分层结构复杂。
8.一个或多个实施例包括可以显示高质量图像的高分辨率显示装置。然而，这样的技术问题是示例，并且本公开不限于此。
9.本发明构思的附加特征将在下面的描述中阐述，并且部分地将根据描述显而易见，或者本发明构思的附加特征可以通过本发明构思的实践获知。
10.根据一个或多个实施例，一种显示装置包括：有机发光二极管；驱动晶体管，被配置为根据施加到第一节点的电压来控制从第二节点流向有机发光二极管的电流的量，第二节点电连接到电源电压线；以及第一底金属层，设置在驱动晶体管下方并且电连接到驱动晶体管。
11.显示装置可以进一步包括连接在第一节点与第一初始化电压线之间的第一初始化晶体管，其中第一底金属层可以将驱动晶体管电连接到第一初始化晶体管。
12.驱动晶体管的驱动半导体层和第一初始化晶体管的第一初始化半导体层可以被设置在不同的层中。
13.第一初始化半导体层可以被设置在覆盖驱动晶体管的驱动栅电极的绝缘层之上。
14.显示装置可以进一步包括设置在第一初始化半导体层之上并且通过接触孔将第一初始化半导体层连接到第一底金属层的连接电极。
15.当从与第一底金属层垂直的方向观看时，第一底金属层可以与第一初始化半导体层重叠。
16.驱动半导体层可以包括硅半导体，并且第一初始化半导体层可以包括氧化物半导
体。
17.驱动晶体管的驱动栅电极可以电连接到第一底金属层。
18.驱动栅电极可以被设置在驱动晶体管的驱动半导体层之上，并且通过在驱动半导体层与驱动栅电极之间的绝缘层中以及在第一底金属层与驱动半导体层之间的绝缘层中限定的接触孔连接到第一底金属层。
19.驱动半导体层可以被弯曲以围绕接触孔的一部分。
20.显示装置可以进一步包括：发射控制晶体管，连接在驱动晶体管与有机发光二极管之间并且在发射控制信号通过发射控制线被供应时被导通；第二初始化晶体管，连接在发射控制晶体管与第二初始化电压线之间；以及第二底金属层，设置在发射控制晶体管和第二初始化晶体管下方并且将发射控制晶体管电连接到第二初始化晶体管。
21.发射控制晶体管的发射控制半导体层和第二初始化晶体管的第二初始化半导体层可以被设置在不同的层中。
22.第二初始化半导体层可以被设置在覆盖发射控制晶体管的发射控制栅电极的绝缘层之上。
23.显示装置可以进一步包括：第一连接电极，设置在第二初始化半导体层之上并且通过接触孔将第二初始化半导体层电连接到第二底金属层；以及第二连接电极，与第一连接电极设置在同一层中并且通过接触孔将发射控制半导体层连接到第二底金属层。
24.发射控制半导体层可以包括硅半导体，并且第二初始化半导体层可以包括氧化物半导体。
25.第二底金属层可以与第一底金属层设置在同一层中。
26.显示装置可以进一步包括：存储电容器，连接在第一节点与电源电压线之间并且包括第一电容器电极和第二电容器电极，第一电容器电极与驱动晶体管的驱动栅电极被一体地形成为单体，并且第二电容器电极被设置在第一电容器电极之上；操作控制晶体管，连接在驱动晶体管与电源电压线之间并且在发射控制信号通过发射控制线被供应时被导通；以及第三底金属层，设置在操作控制晶体管下方并且将操作控制晶体管电连接到第二电容器电极。
27.显示装置可以进一步包括与第二电容器电极设置在同一层中并且将操作控制晶体管的操作控制半导体层连接到第三底金属层的连接电极，其中第二电容器电极可以电连接到第三底金属层。
28.根据一个或多个实施例，一种显示装置包括：基板；第一有源层，包括设置在基板之上的驱动半导体层；第一栅层，包括设置在驱动半导体层之上的驱动栅电极；有机发光二极管，其中有机发光二极管的亮度由根据施加到驱动栅电极的电压流过驱动半导体层的电流来控制；以及底金属层，设置在第一有源层下方并且包括连接到驱动栅电极的第一底金属层。
29.第一栅层可以进一步包括接触第一有源层的第一源电极或第一漏电极。
30.第一源电极或第一漏电极可以接触底金属层的第一布线。
31.显示装置可以进一步包括：第二有源层，设置在第一栅层之上并且包括第一初始化半导体层；第二栅层，设置在第一栅层与第二有源层之间并且包括具有与第一初始化半导体层重叠的部分的底初始化线；以及第三栅层，设置在第二有源层之上并且包括具有与
第一初始化半导体层重叠的部分的顶初始化线，其中第一底金属层可以将驱动栅电极电连接到第一初始化半导体层。
32.显示装置可以进一步包括设置在第三栅层之上并且包括通过接触孔将第一初始化半导体层连接到第一底金属层的连接电极的源漏层。
33.当从与基板垂直的方向观看时，第一底金属层可以与第一初始化半导体层重叠。
34.第一有源层可以包括硅半导体，并且第二有源层可以包括氧化物半导体。
35.第一有源层可以进一步包括发射控制半导体层，第二有源层可以进一步包括第二初始化半导体层，并且底金属层可以进一步包括将发射控制半导体层电连接到第二初始化半导体层的第二底金属层。
36.第三栅层可以进一步包括第一连接电极和第二连接电极，第一连接电极通过接触孔将第二初始化半导体层连接到第二底金属层，并且第二连接电极通过接触孔将发射控制半导体层连接到第二底金属层。
37.第二栅层可以进一步包括接触第二有源层的第二源电极或第二漏电极。
38.第二源电极或第二漏电极可以接触底金属层的第二布线。
39.第三栅层可以进一步包括接触第一有源层的第一源电极或第一漏电极以及接触第二有源层的第二源电极或第二漏电极。
40.第一源电极或第一漏电极可以接触底金属层的第一布线，并且第二源电极或第二漏电极可以接触底金属层的第二布线。
41.驱动栅电极可以通过在第一有源层与第一栅层之间的绝缘层中以及在第一底金属层与第一有源层之间的绝缘层中限定的接触孔连接到第一底金属层。
42.驱动半导体层可以被弯曲以围绕接触孔的一部分。
43.显示装置可以进一步包括设置在第一栅层之上并且包括与驱动栅电极至少部分地重叠的第二电容器电极的第二栅层，其中第一有源层可以进一步包括操作控制半导体层，其中第一栅层可以进一步包括与操作控制半导体层重叠的底发射控制线，并且其中底金属层可以进一步包括将操作控制半导体层电连接到第二电容器电极的第三底金属层。
44.第二栅层可以进一步包括将操作控制半导体层连接到第三底金属层的连接电极，并且第二电容器电极可以连接到第三底金属层。
45.根据以下对实施例、附图和权利要求的描述，这些和/或其它方面将变得显而易见并且更容易理解。
46.应当理解，前述一般描述和以下详细描述两者是示例性和说明性的，并且旨在提供所要求保护的本发明的进一步解释。
附图说明
47.被包括以提供对本发明的进一步理解并且被结合在本说明书中并构成本说明书的一部分的附图示出了本发明的示例性实施例，并且与描述一起用于解释本发明构思，在附图中：
48.图1是示出根据实施例的有机发光显示装置的概念图；
49.图2是图1中的显示装置的像素的等效电路图；
50.图3是示出驱动图2中的像素的方法的波形图；
51.图4是示出图2中的像素的晶体管和电容器的位置的布局图；
52.图5、图6、图7、图8、图9、图10和图11是诸如图4的晶体管和电容器的元件的每一层的布局图；
53.图12是沿图4的线a-a’、线b-b’和线c-c’截取的显示装置的截面图；
54.图13是示出根据实施例的显示装置的一部分的截面图；
55.图14是示出根据实施例的显示装置的一部分的截面图；
56.图15是图14的显示装置的一部分的概念侧视图；
57.图16是示出根据实施例的显示装置的一部分的截面图；
58.图17是示出根据实施例的显示装置的一部分的截面图；
59.图18是示出根据实施例的显示装置的一部分的截面图；
60.图19是示出根据实施例的显示装置的一部分的截面图；
61.图20是示出根据实施例的显示装置的像素的等效电路图；
62.图21是示出图20中的像素的晶体管和电容器的位置的布局图；
63.图22、图23、图24、图25、图26、图27和图28是诸如图21的晶体管和电容器的元件的每一层的布局图；
64.图29是沿图21的线d-d’、线e-e’和线f-f’截取的显示装置的截面图；以及
65.图30是示出根据实施例的显示装置的一部分的截面图。
具体实施方式
66.在下面的描述中，为了解释的目的，阐述了许多具体细节，以便提供对本发明的各种示例性实施例或实施方式的透彻理解。如在本文中所使用的，“实施例”和“实施方式”是可互换的词语，其是采用在本文中公开的一个或多个发明构思中的设备或方法的非限制性示例。然而，显而易见的是，各种示例性实施例可以在没有这些具体细节或者具有一个或多个等同布置的情况下实践。在其它实例中，以框图形式示出了公知的结构和设备，以避免不必要地混淆各种示例性实施例。进一步，各种示例性实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，示例性实施例的特定形状、配置和特征可以在另一示例性实施例中使用或实现。
67.除非另外指明，否则所示出的示例性实施例应被理解为提供了可以在实践中实现本发明构思的一些方式的变化细节的示例性特征。因此，除非另外指明，否则在不脱离本发明构思的情况下，各种实施例的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中单独地或共同地被称为“元件”)可以以其它方式组合、分离、互换和/或重新布置。
68.附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因此，除非指明，否则无论是存在还是不存在交叉影线或阴影都不传达或指示对特定材料、材料性质、尺寸、比例、所示出的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。进一步，在附图中，为了清楚和/或描述性目的，元件的大小和相对大小可以被夸大。当示例性实施例可以不同地实现时，特定的工艺顺序可以与所描述的顺序不同地被执行。例如，两个连续描述的工艺可以基本上同时被执行或者以与所描述的顺序相反的顺序被执行。此外，相同的附图标记表示相同的元件。
69.当诸如层的元件被称为“在”另一元件“上”、“连接到”或“耦接到”另一元件时，该
元件可以直接在该另一元件上、连接到或耦接到该另一元件，或者可以存在居间元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，则不存在居间元件。为此，术语“连接”可以指具有或不具有居间元件的物理、电气和/或流体连接。如在本文中所使用的，术语“和/或”包括相关列出项中的一个或多个的任何和全部组合。
70.尽管术语“第一”、“第二”等在本文中可以用于描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被称为第二元件，而不脱离本公开的教导。
71.诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”和“侧”(例如，如在“侧壁”中)等的空间相对术语在本文中可以用于描述性目的，并且从而以描述如附图中所示出的一个元件与另一(些)元件的关系。空间相对术语旨在涵盖除附图中描绘的定向之外装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向在其它元件或特征“上方”。因此，示例性术语“下方”可以涵盖上方和下方两种定向。此外，装置可以以其它方式(例如，旋转90度或以其它定向)而被定向，并且因此，在本文中使用的空间相对描述语应被相应地解释。
72.在本文中使用的术语是为了描述特定实施例的目的，并且不旨在是限制性的。如在本文中所使用的，单数形式“一”和“该(所述)”也旨在包括复数形式，除非上下文另外明确指示。此外，当在本说明书中使用时，术语“包括”、“包含”、“含有”和/或“具有”指定所述特征、整体、步骤、操作、元件、部件和/或它们的组的存在，但是不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意，如在本文中所使用的，术语“基本上”、“大约”以及其它类似术语被用作近似术语而不是程度术语，并且因此，被用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值中的固有偏差。
73.在本文中参考是理想化示例性实施例和/或中间结构的示意性图示的截面图示和/或分解图示来描述各种示例性实施例。因此，由于例如制造技术和/或公差导致的图示形状的变化是可以预期的。因此，在本文中公开的示例性实施例不应一定被解释为限于特定图示的区的形状，而是包括例如由制造导致的形状的偏差。以这种方式，附图中示出的区本质上可以是示意性的，并且这些区的形状可能不反映设备的区的实际形状，并且因此，不一定旨在是限制性的。
74.如本领域中的惯例，从功能块、单元和/或模块的角度在附图中描述和示出了一些示例性实施例。本领域技术人员将理解，这些块、单元和/或模块通过可以使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路、分立部件、微处理器、硬布线电路、存储器元件和布线连接等)物理地实现。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，这些块、单元和/或模块可以使用软件(例如，微代码)被编程和控制以执行在本文中讨论的各种功能，并且可以可选地由固件和/或软件驱动。还预期每个块、单元和/或模块可以由专用硬件实现，或者可以被实现为执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或多个被编程的微处理器和相关电路)的组合。此外，一些示例性实施例中的每个块、单元和/或模块可以物理地分成两个或更多个交互且分立的块、单元和/或模块，而不脱离本发明构思的范围。进一步，一些示例性实施例的块、单元
和/或模块可以物理地组合成更复杂的块、单元和/或模块，而不脱离本发明构思的范围。
75.除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开是其部分的领域的普通技术人员通常理解的含义相同的含义。诸如在常用词典中限定的那些术语的术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则这些术语不应以理想化或过于正式的意义进行解释。
76.图1是示出根据实施例的有机发光显示装置的概念图。
77.根据实施例的显示装置可以被实现为诸如智能电话、移动电话、导航装置、游戏机、电视、用于汽车的主机、笔记本计算机、膝上型计算机、平板计算机、个人多媒体播放器(pmp)和个人数字助理(pda)的电子装置。另外，电子装置可以是柔性装置。
78.根据实施例的有机发光显示装置包括显示区域da、扫描驱动器sd、数据驱动器dd和时序控制器tc。显示区域da包括像素px。时序控制器tc被配置为控制扫描驱动器sd和数据驱动器dd。
79.扫描驱动器sd被配置为在时序控制器tc的控制下将扫描信号gw[1]至gw[n]、初始化信号gi[1]至gi[n]、补偿控制信号gc[1]至gc[n]以及发射控制信号em[1]至em[n]供应到在第一方向dr1上延伸的扫描线。作为示例，扫描驱动器sd分别将扫描信号gw[1]至gw[n]、初始化信号gi[1]至gi[n]、补偿控制信号gc[1]至gc[n]以及发射控制信号em[1]至em[n]顺序地供应到扫描线、初始化线、补偿控制线以及发射控制线。
[0080]
扫描信号gw[1]至gw[n]、初始化信号gi[1]至gi[n]、补偿控制信号gc[1]至gc[n]以及发射控制信号em[1]至em[n]中的每一个可以具有高电压或低电压。根据晶体管的特性，晶体管各自可以在施加高电压时被导通并且在施加低电压时被截止，或者在施加高电压时被截止并且在施加低电压时被导通。
[0081]
数据驱动器dd被配置为在时序控制器tc的控制下将数据信号d[1]至d[m]供应到在第二方向dr2上延伸的数据线。数据驱动器dd与扫描信号gw[1]至gw[n]同步地供应数据信号d[1]至d[m]。相应地，数据信号d[1]至d[m]被供应到由扫描信号gw[1]至gw[n]选择的像素px。
[0082]
时序控制器tc根据从外部供应的同步信号控制扫描驱动器sd和数据驱动器dd。
[0083]
电源电压elvdd和电极电压elvss被供应到显示区域da内部的像素px。被供应有电源电压elvdd和电极电压elvss的像素px根据数据信号d[1]至d[m]控制从电源电压线通过有机发光二极管流到电极电源线的电流量，并且产生具有与数据信号d[1]至d[m]相对应的亮度的光。电源电压elvdd被施加到电源电压线，并且电极电压elvss被施加到电极电源线。
[0084]
尽管在图1中示出了显示区域da内部的像素px在第一方向dr1和第二方向dr2上被顺序地布置，但是本公开不限于此。作为示例，像素px可以以诸如蜂窝状配置和马赛克配置以及条纹配置的各种配置被布置。另外，如图1中所示，显示区域da可以在平面图中具有矩形形状。与此不同，显示区域da可以具有诸如三角形、五边形或六边形的多边形形状、圆形形状、椭圆形形状或不规则形状。
[0085]
图2是图1中的显示装置的像素的等效电路图。
[0086]
参考图2，像素px包括第一晶体管t1至第七晶体管t7、偏置电容器cbia、存储电容器cst、有机发光二极管oled、第一初始化电压线vil1、第二初始化电压线vil2、电源电压线
pl和信号线。信号线可以包括数据线dl、扫描线sl、初始化线il、补偿控制线cl和发射控制线el。信号线中的至少一条、第一初始化电压线vil1、第二初始化电压线vil2和/或电源电压线pl可以被彼此相邻的像素px共享。
[0087]
电源电压线pl可以被配置为将电源电压elvdd传送到第一晶体管t1。第一初始化电压线vil1可以被配置为将第一初始化电压vint1传送到像素px，第一初始化电压vint1初始化第一晶体管t1。第二初始化电压线vil2可以被配置为将第二初始化电压vint2传送到像素px，第二初始化电压vint2初始化有机发光二极管oled。作为示例，第一初始化电压vint1可以是大约-5v，并且第二初始化电压vint2可以是大约-7v至大约-6v。相应地，第一初始化电压vint1可以大于第二初始化电压vint2。
[0088]
扫描线sl、初始化线il、补偿控制线cl、发射控制线el、第一初始化电压线vil1和第二初始化电压线vil2可以在第一方向dr1上延伸，并且在每行上彼此分离。数据线dl和电源电压线pl可以在第二方向dr2上延伸，并且在每列上彼此分离。
[0089]
在图2中示出了第一晶体管至第七晶体管t1、t2、t3、t4、t5、t6和t7当中的第三晶体管t3、第四晶体管t4和第七晶体管t7被实现为n沟道金属氧化物半导体场效应晶体管(nmos-fet)，并且第一晶体管至第七晶体管t1、t2、t3、t4、t5、t6和t7中的其余晶体管被实现为p沟道金属氧化物半导体场效应晶体管(pmos-fet)。
[0090]
第一晶体管t1通过第五晶体管t5连接到电源电压线pl，并且通过第六晶体管t6电连接到有机发光二极管oled。第一晶体管t1是驱动晶体管，根据施加到第一节点n1的电压接收数据信号d[j]，并且控制从第二节点n2通过有机发光二极管oled流到电极电源线的驱动电流i
oled
的量，第二节点n2连接到电源电压线pl。
[0091]
作为开关晶体管的第二晶体管t2连接到扫描线sl和数据线dl，并且通过作为操作控制晶体管的第五晶体管t5连接到电源电压线pl。总共n行中的第i行上的第二晶体管t2根据通过扫描线sl接收的扫描信号gw[i]而被导通，并且执行将数据信号d[j]传送到第二节点n2的开关操作，数据信号d[j]被传送到总共m列中的第j列上的数据线dl。这里，i是等于或大于1且等于或小于n的自然数，并且j是等于或大于1且等于或小于m的自然数。作为示例，第二晶体管t2可以根据低电压的扫描信号gw[i]而被导通。
[0092]
作为补偿晶体管的第三晶体管t3连接到补偿控制线cl，并且通过作为发射控制晶体管的第六晶体管t6连接到有机发光二极管oled。第三晶体管t3根据通过补偿控制线cl传送的补偿控制信号gc[i]而被导通，以二极管连接第一晶体管t1。作为示例，第三晶体管t3可以根据高电压的补偿控制信号gc[i]而被导通。
[0093]
作为第一初始化晶体管的第四晶体管t4连接到初始化线il和第一初始化电压线vil1，根据通过初始化线il传送的初始化信号gi[i]而被导通，并且将来自第一初始化电压线vil1的第一初始化电压vint1传送到第一晶体管t1的第一栅电极，从而初始化第一晶体管t1的第一栅电极的电压。作为示例，第四晶体管t4可以根据高电压的初始化信号gi[i]而被导通。
[0094]
作为操作控制晶体管的第五晶体管t5和作为发射控制晶体管的第六晶体管t6连接到发射控制线el，并且根据通过发射控制线el传送的发射控制信号em[i]同时被导通以形成电流路径，使得驱动电流i
oled
从电源电压线pl流到有机发光二极管oled。作为示例，第五晶体管t5和第六晶体管t6可以根据低电压的发射控制信号em[i]而被导通。
[0095]
作为第二初始化晶体管的第七晶体管t7连接到发射控制线el和第二初始化电压线vil2，根据通过发射控制线el传送的发射控制信号em[i]而被导通，并且将来自第二初始化电压线vil2的第二初始化电压vint2传送到有机发光二极管oled，从而初始化有机发光二极管oled。作为示例，第七晶体管t7可以根据高电压的发射控制信号em[i]而被导通。第七晶体管t7可以被省略。
[0096]
存储电容器cst包括第一电容器电极ce1和第二电容器电极ce2。第一电容器电极ce1连接到第一晶体管t1的第一栅电极或者与第一晶体管t1的第一栅电极是一体的，并且第二电容器电极ce2连接到电源电压线pl。存储电容器cst可以存储并保持与电源电压线pl的电压和第一晶体管t1的第一栅电极的电压之间的差相对应的电压，从而保持施加到第一晶体管t1的第一栅电极的电压。
[0097]
连接在第二节点n2和发射控制线el之间的偏置电容器cbia包括第三电容器电极ce3和第四电容器电极ce4。第三电容器电极ce3通过第五晶体管t5连接到电源电压线pl，并且第四电容器电极ce4连接到发射控制线el。当高电压的发射控制信号em[i]通过发射控制线el被施加时，其中其栅电极连接到发射控制线el的第五晶体管t5和第六晶体管t6被截止，并且当低电压的初始化信号gi[i]通过初始化线il被施加时，其中栅电极连接到初始化线il的第四晶体管t4被截止。相应地，第一晶体管t1变成导通偏置状态并且因此被初始化。
[0098]
第一初始化电压vint1可以是大约-5v，并且第二初始化电压vint2可以是大约-7v至大约-6v。如上所述，第一初始化电压vint1可以大于第二初始化电压vint2。相应地，当第一晶体管t1变成导通偏置状态时，其后输入的当前帧的数据电压总是变得低于导通偏置电压并且因此与先前帧的电压无关。相应地，迟滞问题和步进效率问题不会发生，或者发生率降低。作为参考，迟滞问题意味着这样的问题：当当前帧的数据电压高于先前帧的数据电压时第一晶体管t1的栅源电压对源漏电流曲线变得不同于当当前帧的数据电压低于先前帧的数据电压时第一晶体管t1的栅源电压对源漏电流曲线。步进效率问题意味着这样的问题：当灰度以帧为基础快速改变时(例如，当先前帧的灰度为黑色并且当前帧的灰度为白色时)，由于电压对电流曲线中的上述改变，在像素中出现与中间灰度相对应的亮度而不是与目标灰度相对应的亮度。
[0099]
有机发光二极管oled包括像素电极310、对电极330以及它们之间的中间层320(例如，如图12中所示)，中间层320包括发射层。电极电压elvss被施加到遍及多个像素px一体地形成为一个整体的对电极330。有机发光二极管oled从第一晶体管t1接收驱动电流i
oled
以发光，从而允许显示装置显示图像。作为参考，对电极330延伸到显示区域da的外部以连接到电极电源线。电极电压elvss被施加到电极电源线。
[0100]
参考作为示出驱动图2中所示的像素px的方法的波形图的图3描述根据实施例的每个像素px的具体操作。
[0101]
首先，在时段t12期间，高电压的发射控制信号em[i]通过发射控制线el被施加到第i行上的像素px，低电压的补偿控制信号gc[i]通过补偿控制线cl被施加到第i行上的像素px，高电压的扫描信号gw[i]通过扫描线sl被施加到第i行上的像素px，并且低电压的初始化信号gi[i]通过初始化线il被施加到第i行上的像素px。相应地，因为第二晶体管t2至第六晶体管t6被截止，所以第一晶体管t1由于偏置电容器cbia变成导通偏置状态并且因此被初始化。在此情况下，第七晶体管t7被导通，并且电流不流过有机发光二极管oled而流过
第二初始化电压线vil2。相应地，有机发光二极管oled被初始化。
[0102]
接下来，在时段t23期间，补偿控制信号gc[i]和初始化信号gi[i]被改变为高电压。相应地，第三晶体管t3和第四晶体管t4被导通，并且第一晶体管t1的第一栅电极的电压由从第一初始化电压线vil1供应的第一初始化电压vint1初始化。
[0103]
另外，在时段t34期间，初始化信号gi[i]被改变为低电压，并且第四晶体管t4被截止。接下来，在时段t45期间，扫描信号gw[i]被改变为低电压，并且第二晶体管t2被导通。相应地，在时段t45期间，与从数据线dl供应的数据信号d[j]相对应的电压被施加到第二节点n2。接下来，在时段t56期间，扫描信号gw[i]被改变为高电压，并且第二晶体管t2被截止。因为第三晶体管t3被保持在导通状态，所以第一晶体管t1被二极管连接并且被第三晶体管t3正向偏置。结果，其中第一晶体管t1的阈值电压(vth)根据从数据线dl供应的数据信号d[j]而被补偿的电压被施加到第一晶体管t1的第一栅电极(即，第一节点n1)。相应地，电源电压elvdd和补偿后的电压被施加到存储电容器cst的两个对端，并且与两个对端之间的电压差相对应的电荷被存储在存储电容器cst中。
[0104]
接下来，在时段t67期间，补偿控制信号gc[i]被改变为低电压，并且第三晶体管t3变成截止状态。在时段t78期间，发射控制信号em[i]被改变为低电压，第七晶体管t7变成截止状态，第五晶体管t5和第六晶体管t6变成导通状态，并且与电源电压elvdd和第一晶体管t1的第一栅电极的电压之间的电压差相对应的驱动电流i
oled
出现。驱动电流i
oled
通过第六晶体管t6被供应到有机发光二极管oled，并且有机发光二极管oled发光。
[0105]
在实施例中，第一晶体管t1至第七晶体管t7中的至少一个包括包含氧化物的半导体层，并且这些晶体管中的其余晶体管包括包含硅的半导体层。具体地，直接影响显示装置的亮度的第一晶体管t1包括包含具有高可靠性的多晶硅的半导体层。通过这样，可以实现高分辨率显示装置。
[0106]
另外，因为氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使驱动时间长，电压降也不大。即，当使用包括氧化物半导体的薄膜晶体管时，即使薄膜晶体管在低频下被驱动，由电压降引起的图像的颜色改变也不大。因为氧化物半导体具有低泄漏电流的优点，所以连接到第一晶体管t1的第一栅电极的第三晶体管t3和第四晶体管t4中的至少一个可以包括氧化物半导体，并且因此，可以防止可能流到第一晶体管t1的第一栅电极的泄漏电流并且同时可以降低功耗。另外，第七晶体管t7可以包括氧化物半导体，第七晶体管t7根据发射控制信号em[i]在有机发光二极管oled开始发光之前防止电流流过有机发光二极管oled。相应地，可以防止可能流过有机发光二极管oled的泄漏电流并且同时可以降低功耗。
[0107]
图4是示出图2中的像素的晶体管和电容器的位置的布局图。图4示出了布置在相邻列的同一行上的一对像素px。布置在图4中所示的左像素区域中的像素px的像素电路和布置在图4中所示的右像素区域中的像素px的像素电路具有水平对称结构。作为参考，为了便于描述，图4未示出有机发光二极管oled。即，图4是示出像素px的像素电路的位置的布局图。
[0108]
图5至图11是诸如图4的晶体管和电容器的元件的每一层的布局图。图12是沿图4的线a-a’、线b-b’和线c-c’截取的显示装置的截面图。如图5至图11中顺序地示出的，图5的底金属层bml、图6的第一有源层al1、图7的第一栅层gl1、图8的第二栅层gl2、图9的第二有
源层al2、图10的第三栅层gl3以及图11的源漏层sdl在从基板附近远离基板的方向上被设置。
[0109]
另外，绝缘层被设置在这些层之间。具体地，第一缓冲层111a可以被设置在基板101与图5的底金属层bml之间，第二缓冲层111b可以被设置在图5的底金属层bml与图6的第一有源层al1之间，第一栅绝缘层112可以被设置在图6的第一有源层al1与图7的第一栅层gl1之间，第二栅绝缘层113可以被设置在图7的第一栅层gl1与图8的第二栅层gl2之间，第三栅绝缘层114可以被设置在图8的第二栅层gl2与图9的第二有源层al2之间，第四栅绝缘层115可以被设置在图9的第二有源层al2与图10的第三栅层gl3之间，并且层间绝缘层117可以被设置在图10的第三栅层gl3与图11的源漏层sdl之间。这些绝缘层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌。当被实现时，绝缘层各自可以具有单层或多层。不同层的元件可以通过在绝缘层限定的接触孔彼此电连接。
[0110]
图5中所示的底金属层bml可以包括诸如银、铜或铝的金属。底金属层bml可以保护第二有源层al2。另外，底金属层bml用作将显示装置的各种元件彼此电连接的布线。这在下面进行描述。
[0111]
如图12中所示，例如，底金属层bml被设置在基板101之上。基板101可以包括玻璃、金属或聚合物树脂。在显示装置的至少一部分被弯曲或者显示装置是柔性的情况下，基板101可以被配置为是柔性的或可弯曲的。在此情况下，基板101可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素的聚合物树脂。另外，基板101可以包括包含两个层以及在两个层之间的包括无机材料(例如，氧化硅、氮化硅、氮氧化硅等)的阻挡层的多层结构，该两个层包括聚合物树脂。可以进行各种修改。
[0112]
第一缓冲层111a可以被设置在基板101与底金属层bml之间。第二缓冲层111b可以被设置在底金属层bml上。第一缓冲层111a和/或第二缓冲层111b可以防止来自基板101或底金属层bml的金属原子或杂质扩散到第一有源层al1等。当被实现时，缓冲层可以具有单层结构或多层结构。在多层结构中，层中的一部分层可以被称为阻挡层。
[0113]
如图6中所示，第一有源层al1可以包括具有多晶硅的半导体层。第一有源层al1的源区和漏区可以掺杂有杂质。杂质可以包括n型杂质或p型杂质。源区和漏区可以分别对应于源电极和漏电极。源区和漏区可以根据晶体管的特性彼此交换。在下文中，使用源区和漏区分别代替源电极和漏电极。在图2的等效电路图中示出了第一有源层al1的特定部分掺杂有p型杂质，并且第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6被实现为pmos-fet。另外，第一有源层al1的其它部分可以掺杂有杂质，以用作电连接晶体管和/或电容器的布线或者用作电容器电极等。
[0114]
图7的第一栅层gl1、图8的第二栅层gl2和图10的第三栅层gl3各自可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中的至少一种。每个层可以具有单层结构或多层结构。在每个层具有多层结构的情况下，该层可以包括各种材料。作为示例，图7的第一栅层gl1、图8的第二栅层gl2和图10的第三栅层gl3各自可以具有钼层/铝层的两层结构或者钼层/铝层/钼层的三层结构。
[0115]
图9的第二有源层al2可以包括包含氧化物的半导体层。作为示例，第二有源层al2
可以包括zn氧化物类材料，并且包括例如zn氧化物、in-zn氧化物或ga-in-zn氧化物。因为可以进行各种修改，所以第二有源层al2可以包括氧化物半导体，诸如在zno中包括诸如铟(in)、镓(ga)或锡(sn)的金属的in-ga-zn-o(igzo)、in-sn-zn-o(itzo)或in-ga-sn-zn-o(igtzo)半导体。
[0116]
作为参考，图7中所示的接触孔31被限定在第二缓冲层111b和第一栅绝缘层112中，以将图7中所示的层电连接到设置在其下方的图5的底金属层bml。图8中所示的接触孔32和35被限定在第二缓冲层111b、第一栅绝缘层112和第二栅绝缘层113中，以将图8中所示的层电连接到设置在其下方的图5的底金属层bml。图8中所示的接触孔34被限定在第一栅绝缘层112和第二栅绝缘层113中，以将图8中所示的层电连接到设置在其下方的图6的第一有源层al1。
[0117]
另外，图10中所示的接触孔36被限定在第二栅绝缘层113至第四栅绝缘层115中，以将图10中所示的层电连接到设置在其下方的图7的第一栅层gl1。图10中所示的接触孔33和39被限定在第二缓冲层111b以及第一栅绝缘层112至第四栅绝缘层115中，以将图10中所示的层电连接到设置在其下方的图5的底金属层bml。图10中所示的接触孔37被限定在第一栅绝缘层112至第四栅绝缘层115中，以将图10中所示的层电连接到设置在其下方的图6的第一有源层al1。图10中所示的接触孔43、47和49被限定在第四栅绝缘层115中，以将图10中所示的层电连接到设置在其下方的图9的第二有源层al2。
[0118]
图11的源漏层sdl可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中的至少一种。该层可以具有单层结构或多层结构。在该层具有多层结构的情况下，该层可以包括各种材料。作为示例，源漏层sdl可以具有钛层/铝层的两层结构或者钛层/铝层/钛层的三层结构。
[0119]
作为参考，图11中所示的接触孔61和65被限定在第一栅绝缘层112至第四栅绝缘层115以及层间绝缘层117中，以将图11中所示的层电连接到设置在其下方的图6的第一有源层al1。图11中所示的接触孔67被限定在第二缓冲层111b、第一栅绝缘层112至第四栅绝缘层115以及层间绝缘层117中，以将图11中所示的层电连接到设置在其下方的图5的底金属层bml。图11中所示的接触孔66被限定在第三栅绝缘层114、第四栅绝缘层115以及层间绝缘层117中，以将图11中所示的层电连接到设置在其下方的图8的第二栅层gl2。图11中所示的接触孔41和45被限定在第四栅绝缘层115和层间栅绝缘层117中，以将图11中所示的层电连接到设置在其下方的图9的第二有源层al2。图11中所示的接触孔63被限定在层间绝缘层117中，以将图11中所示的层电连接到设置在其下方的图10的连接电极167。
[0120]
尽管为了便于描述在图11中示出了接触孔64，但是接触孔64不是将连接电极185连接到设置在其下方的层的接触孔。接触孔64被限定在覆盖图11中所示的源漏层sdl的平坦化层118中，以将设置在平坦化层118上的有机发光二极管oled的像素电极310电连接到连接电极185。平坦化层118可以包括诸如丙烯、苯并环丁烯(bcb)、聚酰亚胺或六甲基二硅氧烷(hmdso)的有机材料。本公开不限于此，并且平坦化层118可以包括无机材料且当被实现时具有单层结构或多层结构。
[0121]
像素电路包括各自在第一方向dr1上延伸的扫描线sl、初始化线il、补偿控制线cl、发射控制线el、第一初始化电压线vil1和第二初始化电压线vil2，并且包括各自在与第
一方向dr1交叉的第二方向dr2上延伸的数据线dl和电源电压线pl。
[0122]
第一初始化电压线vil1(137)、扫描线sl(134)以及发射控制线el的底发射控制线136可以包括与第一栅电极g1相同的材料，并且可以与第一栅电极g1一起被设置在第一栅层gl1中，如图7中所示。第二初始化电压线vil2(169)可以被设置在第三栅层gl3中，如图10中所示。
[0123]
另外，布线中的一些布线可以包括设置在不同层中的两个导电层。作为示例，初始化线il可以包括设置在不同层中的底初始化线143和顶初始化线163。如图8中所示，底初始化线143可以包括与存储电容器cst的第二电容器电极ce2的材料相同的材料，并且可以与第二电容器电极ce2一起被设置在第二栅层gl2中。如图10中所示，顶初始化线163可以包括与偏置电容器cbia的第四电容器电极ce4的材料相同的材料，并且可以与第四电容器电极ce4一起被设置在第三栅层gl3中。
[0124]
第二栅层gl2中的底初始化线143可以与第三栅层gl3中的顶初始化线163的至少一部分重叠。另外，底初始化线143可以电连接到顶初始化线163。作为示例，底初始化线143可以在显示区域da外部接触顶初始化线163，或者可以通过连接电极电连接到顶初始化线163。因为作为底初始化线143的部分g4a的第一部分和作为顶初始化线163的部分g4b的第二部分是第四晶体管t4的第四栅电极g4的元件，所以第四晶体管t4可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。即，作为底初始化线143的部分g4a的第一部分是第4-1栅电极，并且作为顶初始化线163的部分g4b的第二部分是第4-2栅电极。第四晶体管t4的第四栅电极g4可以具有包括第4-1栅电极和第4-2栅电极的双栅结构。底初始化线143的部分g4a的尺寸可以与顶初始化线163的部分g4b的尺寸基本上相同。
[0125]
另外，补偿控制线cl可以包括设置在不同层中的底补偿控制线145和顶补偿控制线165。如图8中所示，第二栅层gl2的底补偿控制线145可以包括与存储电容器cst的第二电容器电极ce2的材料相同的材料，并且可以与第二电容器电极ce2设置在同一层中。图8示出了底补偿控制线145和第二电容器电极ce2两者在第二栅层gl2中。如图10中所示，第三栅层gl3的顶补偿控制线165可以包括与偏置电容器cbia的第四电容器电极ce4的材料相同的材料，并且可以与第四电容器电极ce4设置在同一层中。图10示出了顶补偿控制线165和第四电容器电极ce4两者在第三栅层gl3中。
[0126]
底补偿控制线145可以与顶补偿控制线165至少部分地重叠。另外，底补偿控制线145可以电连接到顶补偿控制线165。作为示例，底补偿控制线145和顶补偿控制线165可以在显示区域da的外部中彼此接触，或者可以通过连接电极彼此电连接。因为底补偿控制线145的部分g3a和顶补偿控制线165的部分g3b是第三晶体管t3的第三栅电极g3的元件，所以第三晶体管t3可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。底补偿控制线145的部分g3a可以在第二方向dr2上大于顶补偿控制线165的部分g3b。
[0127]
另外，发射控制线el可以包括设置在不同层中的底发射控制线136和顶发射控制线166。第一栅层gl1的底发射控制线136可以包括与第一栅电极g1的材料相同的材料，并且可以与第一栅电极g1设置在同一层中，如图7中所示。图7示出了底发射控制线136和第一栅电极g1两者被设置在第一栅层gl1中。第三栅层gl3的顶发射控制线166可以包括与偏置电容器cbia的第四电容器电极ce4的材料相同的材料，并且可以与第四电容器电极ce4设置在同一层中，如图10中所示。图10示出了顶发射控制线166和第四电容器电极ce4两者被设置
在第三栅层gl3中。具体地，顶发射控制线166可以与第四电容器电极ce4是一体的。
[0128]
底发射控制线136可以与顶发射控制线166至少部分地重叠。另外，底发射控制线136可以电连接到顶发射控制线166。作为示例，底发射控制线136和顶发射控制线166可以在显示区域da的外部中彼此接触，或者可以通过连接电极彼此电连接。因为作为底发射控制线136的部分g7a的第三部分和作为顶发射控制线166的部分g7b的第四部分是与第二有源层al2重叠的部分并且是第七晶体管t7的第七栅电极g7的元件，所以第七晶体管t7可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。即，作为底发射控制线136的部分g7a的第三部分是第7-1栅电极，并且作为顶发射控制线166的部分g7b的第四部分是第7-2栅电极。第七晶体管t7的第七栅电极g7可以具有包括第7-1栅电极和第7-2栅电极的双栅结构。底发射控制线136的部分g7a可以在第二方向dr2上大于顶发射控制线166的部分g7b。
[0129]
像素电路可以包括第一晶体管t1至第七晶体管t7、存储电容器cst和偏置电容器cbia。
[0130]
第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6各自可以是包括硅半导体的薄膜晶体管。第三晶体管t3、第四晶体管t4和第七晶体管t7各自可以是包括氧化物半导体的薄膜晶体管。
[0131]
第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6的半导体层被设置在同一层中并且包括相同的材料，如图6中所示。作为示例，第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6的半导体层可以包括多晶硅。第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6的半导体层可以彼此连接，并且可以被弯曲成各种形状，如图6中所示。
[0132]
第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6的半导体层各自可以包括有源区、源区和漏区，有源区是沟道区，并且源区和漏区分别在有源区的两个对侧。作为示例，源区和漏区可以掺杂有杂质。杂质可以包括n型杂质或p型杂质。源区和漏区可以分别对应于源电极和漏电极。源区和漏区可以根据晶体管的特性彼此交换。在下文中，使用源区和漏区分别代替源电极和漏电极。
[0133]
作为驱动晶体管的第一晶体管t1包括第一半导体层和第一栅电极g1。作为驱动半导体层的第一半导体层包括第一有源区a1、第一源区s1和第一漏区d1，第一源区s1和第一漏区d1分别在第一有源区a1的两个对侧。第一半导体层可以具有弯曲形状，并且因此，第一有源区a1可以比其它有源区a2至a7长。作为示例，因为第一半导体层具有被弯曲多次的形状(诸如“s”、“m”、“w”等)，所以可以在狭小的空间中形成长沟道。因为第一有源区a1长，所以施加到作为驱动栅电极的第一栅电极g1的栅电压的驱动范围变宽。相应地，可以更精确地控制从有机发光二极管oled发射的光的灰度，并且可以改善显示质量。当被实现时，第一半导体层可以具有直线形状而不是弯曲形状。如下所述，因为第一栅层gl1的第一电容器电极ce1通过接触孔31电连接到设置在其下方的第一底金属层bml1，所以作为驱动半导体层的第一半导体层的第一有源区a1可以被弯曲成围绕接触孔31的一部分的形状。
[0134]
如图7中所示，第一栅电极g1可以具有孤立的形状，并且可以与第一有源区a1重叠。如上所述，第一栅绝缘层112可以被设置在第一有源区a1与第一栅电极g1之间。
[0135]
存储电容器cst(图4中所示)可以与第一晶体管t1重叠。存储电容器cst包括第一电容器电极ce1和第二电容器电极ce2。第一栅电极g1可以用作存储电容器cst的第一电容器电极ce1以及第一晶体管t1的控制电极。即，第一栅电极g1和第一电容器电极ce1可以一体地形成为一个整体。存储电容器cst的第二电容器电极ce2被设置在第一电容器电极ce1之上以与第一电容器电极ce1重叠。因为第二栅绝缘层113被设置在第一电容器电极ce1与第二电容器电极ce2之间，所以第二栅绝缘层113可以用作存储电容器cst的介电层。
[0136]
第二电容器电极ce2可以包括开口sop。开口sop通过去除第二电容器电极ce2的一部分来形成。第二电容器电极ce2可以具有闭合形状。
[0137]
相邻像素px的第二电容器电极ce2可以通过桥141彼此连接。桥141是在第一方向dr1上从第二电容器电极ce2突出的部分，并且可以与第二电容器电极ce2一体地形成为一个整体。
[0138]
源漏层sdl的连接电极187(图11中所示)通过接触孔41电连接到第二有源层al2的第三半导体层和第四半导体层，并且通过接触孔67电连接到设置在源漏层sdl下方的底金属层bml的第一底金属层bml1。另外，第一栅层gl1的第一电容器电极ce1通过接触孔31电连接到设置在其下方的第一底金属层bml1，并且因而电连接到第二有源层al2的第三半导体层和第四半导体层。第二电容器电极ce2可以通过接触孔66电连接到设置在第二栅层gl2之上的源漏层sdl的电源电压线183(pl)。电源电压线183可以在第二方向dr2上延伸。第二电容器电极ce2可以在第一方向dr1上延伸，并且可以被配置为在第一方向dr1上传送电源电压elvdd。相应地，显示区域da中的多条电源电压线183和多个第二电容器电极ce2可以在平面图中具有网状结构。
[0139]
参考图4，第二晶体管t2包括第二半导体层和第二栅电极g2。第二半导体层包括第二有源区a2、第二源区s2和第二漏区d2，第二源区s2和第二漏区d2分别在第二有源区a2的两个对侧。第二源区s2可以通过接触孔61电连接到设置在第一有源层al1之上的源漏层sdl的数据线181。第二漏区d2可以电连接到第一晶体管t1的第一源区s1。在此情况下，因为偏置电容器cbia的第三电容器电极ce3由与如图6中所示的第一半导体层或第二半导体层设置在同一层中的半导体层形成，所以第二漏区d2可以通过第三电容器电极ce3电连接到第一晶体管t1的第一源区s1。图6示出了第三电容器电极ce3、第一半导体层和第二半导体层被一体地形成为单体。第二栅电极g2是扫描线134的与第二半导体层重叠的部分。
[0140]
第五晶体管t5包括第五半导体层和第五栅电极g5。第五半导体层包括第五有源区a5、第五源区s5和第五漏区d5，第五源区s5和第五漏区d5分别在第五有源区a5的两个对侧。第五源区s5可以通过第二栅层gl2的连接电极147、底金属层bml的第三底金属层bml3以及第二栅层gl2的第二电容器电极ce2电连接到源漏层sdl的电源电压线183，并且第五漏区d5可以连接到第一源区s1。即，第三底金属层bml3可以将第五晶体管t5电连接到第二电容器电极ce2，并且因而将第五晶体管t5电连接到电源电压线183。第五栅电极g5可以是底发射控制线136的与第一有源层al1重叠的部分。
[0141]
第六晶体管t6包括第六半导体层和第六栅电极g6。第六半导体层包括第六有源区a6、第六源区s6和第六漏区d6，第六源区s6和第六漏区d6分别在第六有源区a6的两个对侧。第六源区s6连接到第一漏区d1。第六漏区d6可以通过第三栅层gl3的连接电极167、底金属层bml的第二底金属层bml2以及第三栅层gl3的连接电极161电连接到第二有源层al2的第
七半导体层。即，第二底金属层bml2可以将第六晶体管t6电连接到第七晶体管t7。另外，第六漏区d6可以通过第三栅层gl3的连接电极167和源漏层sdl的连接电极185电连接到有机发光二极管oled的像素电极310，并且因而电连接到像素电极310。第六栅电极g6可以是底发射控制线136的与第一有源层al1重叠的部分。连接电极161可以被称为第一连接电极，并且连接电极167可以被称为第二连接电极。
[0142]
如上所述，第二有源层al2可以包括氧化物半导体。另外，第三晶体管t3、第四晶体管t4和第七晶体管t7可以包括第二有源层al2的部分作为元件，如图9中所示。
[0143]
包括氧化物半导体的第二有源层al2可以包括有源区、源区和漏区，源区和漏区分别在有源区的两个对侧。作为示例，源区和漏区可以是通过对氧化物半导体执行使用氢(h)类气体、氟(f)类气体或它们的组合的等离子体处理而其中载流子浓度已经增大的区。源区和漏区可以分别对应于源电极和漏电极。在下文中，使用源区和漏区分别代替源电极和漏电极。
[0144]
第三晶体管t3包括第三半导体层和第三栅电极g3，第三半导体层包括氧化物半导体。第三半导体层包括第三有源层a3、第三源区s3和第三漏区d3，第三源区s3和第三漏区d3分别在第三有源层a3的两个对侧。因为第三源区s3通过源漏层sdl的连接电极187和底金属层bml的第一底金属层bml1连接到第一栅层gl1的第一栅电极g1，所以第三源区s3因而可以连接到第一栅电极g1。另外，第三源区s3可以连接到设置在同一层中的第四漏区d4。图9示出了第三源区s3和第四漏区d4被一体地形成为单体。即，包括第四漏区d4的第四半导体层通过第一底金属层bml1电连接到包括第一栅电极g1的第一晶体管t1。
[0145]
第三漏区d3可以通过源漏层sdl的连接电极189电连接到第一晶体管t1的第一半导体层和第六晶体管t6的第六半导体层。第三栅电极g3可以包括顶补偿控制线165的与第二有源层al2交叉的部分g3b以及底补偿控制线145的与第二有源层al2交叉的部分g3a。即，第三栅电极g3可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。
[0146]
第四晶体管t4包括第四半导体层和第四栅电极g4，第四半导体层包括氧化物半导体。第四半导体层包括第四有源层a4、第四源区s4和第四漏区d4，第四源区s4和第四漏区d4分别在第四有源区a4的两个对侧。第四源区s4可以通过第三栅层gl3的连接电极168电连接到第一初始化电压线137。第四漏区d4可以通过源漏层sdl的连接电极187和底金属层bml的第一底金属层bml1电连接到第一栅电极g1。第四栅电极g4可以包括顶初始化线163的与第二有源层al2交叉的部分g4b以及底初始化线143的与第二有源层al2交叉的部分g4a。即，第四栅电极g4可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。
[0147]
第七晶体管t7包括第七半导体层和第七栅电极g7。第七半导体层包括第七有源区a7、第七源区s7和第七漏区d7，第七源区s7和第七漏区d7分别在第七有源区a7的两个对侧。第七源区s7可以通过接触孔43电连接到设置在第二有源层al2之上的第三栅层gl3的第二初始化电压线169。第七漏区d7可以通过第三栅层gl3的连接电极161、底金属层bml的第二底金属层bml2以及第三栅层gl3的连接电极167电连接到第六漏区d6。第七栅电极g7可以包括顶发射控制线166的与第二有源层al2重叠的部分g7b以及底发射控制线136的与第二有源层al2重叠的部分g7a。即，第七栅电极g7可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。
[0148]
偏置电容器cbia包括第三电容器电极ce3和第四电容器电极ce4。第三电容器电极
ce3可以形成在第一有源层al1中，如图6中所示。具体地，第三电容器电极ce3可以通过用上述杂质掺杂多晶硅层来形成。第三电容器电极ce3可以与第一晶体管t1的第一源区s1以及第五晶体管t5的第五漏区d5是一体的。第四电容器电极ce4与第三电容器电极ce3重叠。如图10中所示，第四电容器电极ce4可以是发射控制线el的顶发射控制线166的一部分。即，顶发射控制线166和第四电容器电极ce4可以被一体地形成为一个整体。因为第一栅绝缘层112至第四栅绝缘层115被设置在第三电容器电极ce3与第四电容器电极ce4之间，所以栅绝缘层可以用作偏置电容器cbia的介电层。如图10中所示，第i行上的两个相邻的像素px可以共享第四电容器电极ce4。
[0149]
如图12中所示，像素限定层119可以被设置在平坦化层118上。像素限定层119通过包括与子像素中的每一个相对应的开口(即，暴露像素电极310的至少中心部分的开口)来限定像素px。另外，像素限定层119通过增大像素电极310的边缘与像素电极310之上的对电极330之间的距离来防止在像素电极310的边缘处发生电弧等。例如，像素限定层119可以包括诸如聚酰亚胺或hmdso的有机材料。
[0150]
有机发光二极管oled的中间层320可以包括低分子量材料或聚合物材料。在中间层320包括低分子量材料的情况下，中间层320可以具有其中空穴注入层(hil)、空穴传输层(htl)、发射层(eml)、电子传输层(etl)、电子注入层(eil)等以单一配置或复合配置被堆叠的结构。这些层可以通过真空沉积来形成。在中间层320包括聚合物材料的情况下，中间层320可以具有包括htl和eml的结构。在此情况下，htl可以包括聚(3,4-乙烯二氧噻吩)(pedot)，并且eml可以包括诸如聚(对苯撑乙烯)(ppv)类材料和聚芴类材料的聚合物材料。中间层320可以通过丝网印刷、喷墨印刷、激光诱导热成像(liti)等来形成。中间层320不限于此并且可以具有各种结构。另外，中间层320可以包括遍及多个像素电极310的一个整体，或者可以包括被图案化成与多个像素电极310中的每一个相对应的层。
[0151]
对电极330可以覆盖显示区域da。即，对电极330可以遍及多个有机发光二极管oled一体地形成为一个整体以对应于多个像素电极310。对电极330可以覆盖显示区域da，并且可以延伸到显示区域da外部的外围区域。
[0152]
根据实施例的显示装置包括底金属层bml以保护包括氧化物半导体的第二有源层al2免受外部光等的影响。相应地，可以实现显示高质量图像的显示装置。另外，当通过使用底金属层bml的第一底金属层bml1和第三底金属层bml3来实现时，显示装置的各种元件可以电连接。通过这样，可以简化具有多层结构的显示装置的层结构。
[0153]
图13是示出根据另一实施例的显示装置的一部分的截面图。根据实施例的显示装置与参考图12等描述的显示装置的不同之处在于，作为第二栅层gl2的底初始化线143的一部分并且作为第四晶体管t4的第4-1栅电极的部分g4a通过在第二缓冲层111b、第一栅绝缘层112和第二栅绝缘层113中限定的接触孔连接到底金属层bml的第一底金属层bml1。在此情况下，第一底金属层bml1的连接到第4-1栅电极的部分可以与第一底金属层bml1的连接到第一栅电极g1的部分电绝缘。通过此配置，第4-1栅电极的电压稳定性可以提高得甚至更多。
[0154]
图13中所示的显示装置可以通过以下工艺来制造：图案化图5中所示的底金属层bml的第一掩模工艺，图案化图6中所示的第一有源层al1的第二掩模工艺，在第一栅绝缘层112等中形成接触孔的第三掩模工艺，图案化图7中所示的第一栅层gl1的第四掩模工艺，图
案化图8中所示的第二栅层gl2的第五掩模工艺，图案化图9中所示的第二有源层al2的第六掩模工艺，在第四栅绝缘层115等中形成接触孔的第七掩模工艺，图案化图10中所示的第三栅层gl3的第八掩模工艺，在层间绝缘层117中形成接触孔的第九掩模工艺，图案化图11中所示的源漏层sdl的第十掩模工艺，在平坦化层118中形成接触孔的第十一掩模工艺，图案化像素电极310的第十二掩模工艺以及图案化像素限定层119的第十三掩模工艺。
[0155]
如上所述，在根据实施例的显示装置中，包括硅半导体的第一有源层al1和包括氧化物半导体的第二有源层al2被使用，并且底金属层bml被形成为不仅保护第二有源层al2，而且用作连接电极或布线等。因此，显示装置可以仅通过13个掩模工艺来制造。
[0156]
图14是示出根据另一实施例的显示装置的一部分的截面图，并且图15是图14的显示装置的一部分的概念侧视图。
[0157]
如图15中所示，显示装置的显示面板10可以包括主区mr、在主区mr外部的可弯曲区br以及围绕可弯曲区br被定位成与主区mr相对的子区sr。如图15中所示，显示面板10在可弯曲区br中被弯曲，并且在z轴方向上的视图中，子区sr的至少一部分可以与主区mr重叠。驱动芯片20可以被布置在显示面板10的子区sr中。驱动芯片20可以包括驱动显示面板10的集成电路。尽管集成电路可以是产生数据信号的数据驱动集成电路，但本公开不限于此。图15还示出了可以分别与第一方向dr1和第二方向dr2相对应的x轴方向和y轴方向。
[0158]
驱动芯片20可以被安装在显示面板10的子区sr中。尽管驱动芯片20被安装在与显示区域da的显示表面相同的平面上，但是因为显示面板10如上所述在可弯曲区br中被弯曲，所以驱动芯片20可以被设置在主区mr的背面。印刷电路板30等可以附接到显示面板10的子区sr的端部。印刷电路板30等可以通过基板101上的焊盘(未示出)电连接到驱动芯片20等。
[0159]
如图15中所示，因为显示面板10在可弯曲区br中被弯曲，所以当在正面(-z轴方向)观看显示装置时，非显示区域可以不被观看到，或者即使当非显示区域被观看到时，观看到的区域可以减小。图14是显示装置的可弯曲区br的一部分的截面图。如图14中所示，第一缓冲层111a、第二缓冲层111b、第一栅绝缘层112至第四栅绝缘层115以及层间绝缘层117的至少一部分可以从可弯曲区br中被去除。因为第一缓冲层111a、第二缓冲层111b、第一栅绝缘层112至第四栅绝缘层115以及层间绝缘层117包括无机材料，所以当在可弯曲区br内存在这些层时，当基板101等被弯曲时，这些层内部可能出现裂缝。因此，如图14中所示，第一缓冲层111a、第二缓冲层111b、第一栅绝缘层112至第四栅绝缘层115以及层间绝缘层117的至少一部分可以从可弯曲区br中被去除。
[0160]
另外，因为主区mr可以电连接到子区sr，所以第二布线w2可以穿过可弯曲区br，如图14中所示。第二布线w2可以包括与源漏层sdl的材料相同的材料。另外，第二布线w2可以电连接到可弯曲区br外部的第一布线w1和/或第三布线w3。第一布线w1和/或第三布线w3可以包括与第三栅层gl3的材料相同的材料。即，第一布线w1和/或第三布线w3可以是第三栅层gl3中的布线。
[0161]
在可弯曲区br中，平坦化层118可以被设置在第二布线w2上。因为平坦化层118包括有机材料，所以尽管弯曲，但是在平坦化层118内部出现的应力的大小可能不大。因为像素限定层119包括有机材料，所以像素限定层119可以被设置在可弯曲区br内部的平坦化层118上。
[0162]
图16是示出根据另一实施例的显示装置的一部分的截面图。根据实施例的显示装置与根据先前实施例的显示装置的不同之处在于，第一栅层gl1包括第一源电极gl1a和第一漏电极gl1b。
[0163]
即，在根据实施例的显示装置中，第二缓冲层111b覆盖第一缓冲层111a上的底金属层bml，并且第一有源层al1的半导体层al1a被设置在第二缓冲层111b上。另外，第一栅绝缘层112被设置在半导体层al1a上，并且第一栅层gl1的第一源电极gl1a、第一漏电极gl1b和栅电极gl1c被设置在第一栅绝缘层112上。当被实现时，当第一源电极gl1a、第一漏电极gl1b和栅电极gl1c在制造工艺期间被图案化时，第一源电极gl1a、第一漏电极gl1b和栅电极gl1c可以与其下方的第一栅绝缘层112一起同时被图案化。相应地，第一源电极gl1a、第一漏电极gl1b和栅电极gl1c中的每一个的边缘可以与设置在其下方的第一栅绝缘层112的边缘重合。
[0164]
第一源电极gl1a和第一漏电极gl1b可以接触半导体层al1a，以允许电信号根据施加到栅电极gl1c的电信号在第一源电极gl1a与第一漏电极gl1b之间传送。第一源电极gl1a和第一漏电极gl1b中的至少一个可以接触底金属层bml的第一布线。在图16中示出了第一源电极gl1a和第一漏电极gl1b两者接触相应的布线。
[0165]
在根据实施例的显示装置中，底金属层bml可以保护设置在底金属层bml之上的薄膜晶体管，并且同时可以用作布线。在根据实施例的显示装置中，可以简化第一有源层al1上的金属层的结构。
[0166]
第二栅层gl2可以被设置在第二栅绝缘层113与第三栅绝缘层114之间，第二栅绝缘层113覆盖第一栅层gl1。图16示出了第二栅层gl2包括第一部分gl2b和第二部分gl2a。第一部分gl2b对应于设置在第二栅层gl2下方的栅电极gl1c，并且第二部分gl2a对应于下面描述的设置在第二栅层gl2之上的栅电极gl3c。另外，第二有源层al2的半导体层al2a被设置在第三栅绝缘层114上。第四栅绝缘层115被设置在半导体层al2a上。第三栅层gl3的第二源电极gl3a、第二漏电极gl3b和栅电极gl3c被设置在第四栅绝缘层115上。
[0167]
当被实现时，当第二源电极gl3a、第二漏电极gl3b和栅电极gl3c在制造工艺期间被图案化时，第二源电极gl3a、第二漏电极gl3b和栅电极gl3c可以与其下方的第四栅绝缘层115一起同时被图案化。相应地，第二源电极gl3a、第二漏电极gl3b和栅电极gl3c中的每一个的边缘可以与设置在其下方的第四栅绝缘层115的边缘重合。
[0168]
第二源电极gl3a和第二漏电极gl3b可以接触半导体层al2a，以允许电信号根据施加到栅电极gl3c的电信号在第二源电极gl3a与第二漏电极gl3b之间传送。另外，第二源电极gl3a和第二漏电极gl3b中的至少一个可以接触底金属层bml的第二布线。在图16中示出了第二源电极gl3a和第二漏电极gl3b两者接触相应的布线。
[0169]
在根据实施例的显示装置中，底金属层bml可以保护设置在底金属层bml之上的薄膜晶体管，并且同时可以用作布线。在根据实施例的显示装置中，可以简化第二有源层al2上的金属层的结构。
[0170]
设置在覆盖第三栅层gl3的层间绝缘层117上的源漏层sdl可以电连接到设置在源漏层sdl下方的薄膜晶体管。在图16中示出了源漏层sdl连接到第一漏电极gl1b。因为在覆盖源漏层sdl的平坦化层118上的像素电极310可以电连接到源漏层sdl，所以像素电极310可以从设置在源漏层sdl下方的薄膜晶体管接收电信号。
[0171]
图17是示出根据另一实施例的显示装置的一部分的截面图。根据实施例的显示装置与参考图16描述的显示装置的不同之处在于，第二栅层gl2的第二部分gl2a通过在其下方的绝缘层中限定的接触孔连接到底金属层bml。连接到第二部分gl2a的底金属层bml电连接到栅电极gl3c，使得第二栅层gl2的第二部分gl2a和在第二部分gl2a之上的栅电极gl3c作为双栅电极工作。
[0172]
图18是示出根据另一实施例的显示装置的一部分的截面图。
[0173]
在根据实施例的显示装置中，第二缓冲层111b覆盖第一缓冲层111a上的底金属层bml，并且第一有源层al1的半导体层al1a被设置在第二缓冲层111b上。另外，第一栅绝缘层112被设置在oled区中的半导体层al1a上，并且第一栅层gl1的栅电极gl1c被设置在第一栅绝缘层112上。当被实现时，当栅电极gl1c在制造工艺期间被图案化时，栅电极gl1c下方的第一栅绝缘层112可以随着栅电极gl1c同时被图案化。相应地，栅电极gl1c的边缘可以与栅电极gl1c下方的第一栅绝缘层112的边缘重合。
[0174]
另外，第二栅层gl2可以被设置在第三栅绝缘层114与覆盖第一栅层gl1的第二栅绝缘层113之间。图18示出了第二栅层gl2包括第一部分gl2b和第二部分gl2a。第一部分gl2b对应于第二栅层gl2下方的栅电极gl1c，并且第二部分gl2a对应于第二栅层gl2之上的栅电极gl3c。另外，第二有源层al2的半导体层al2a被设置在第三栅绝缘层114上。第四栅绝缘层115被设置在半导体层al2a上，并且第三栅层gl3的第一源电极gl3d、第一漏电极gl3e、第二源电极gl3a、第二漏电极gl3b和栅电极gl3c被设置在第四栅绝缘层115上。
[0175]
当被实现时，当第一源电极gl3d、第一漏电极gl3e、第二源电极gl3a、第二漏电极gl3b和栅电极gl3c在制造工艺期间被图案化时，它们下方的第四栅绝缘层115可以与第一源电极gl3d、第一漏电极gl3e、第二源电极gl3a、第二漏电极gl3b和栅电极gl3c一起同时被图案化。相应地，第一源电极gl3d、第一漏电极gl3e、第二源电极gl3a、第二漏电极gl3b和栅电极gl3c中的每一个的边缘可以与设置在其下方的第四栅绝缘层115的边缘重合。
[0176]
第一源电极gl3d和第一漏电极gl3e可以接触半导体层al1a，以允许电信号根据施加到栅电极gl1c的电信号在第一源电极gl3d与第一漏电极gl3e之间传送。第二源电极gl3a和第二漏电极gl3b可以接触半导体层al2a，以允许电信号根据施加到栅电极gl3c的电信号在第二源电极gl3a与第二漏电极gl3b之间传送。
[0177]
第一源电极gl3d和第一漏电极gl3e中的至少一个可以接触底金属层bml的第一布线。在图18中示出了第一源电极gl3d和第一漏电极gl3e两者接触相应的布线。另外，第二源电极gl3a和第二漏电极gl3b中的至少一个可以接触底金属层bml的第二布线。在图18中示出了第二源电极gl3a和第二漏电极gl3b两者接触相应的布线。
[0178]
在根据实施例的显示装置中，底金属层bml可以保护设置在底金属层bml之上的薄膜晶体管，并且同时可以用作布线。在根据实施例的显示装置中，可以简化第一有源层al1和/或第二有源层al2上的金属层的结构。
[0179]
因为设置在覆盖第三栅层gl3的平坦化层118上的像素电极310连接到例如第一漏电极gl3e，所以像素电极310可以从其下方的薄膜晶体管接收电信号。
[0180]
图19是示出根据另一实施例的显示装置的一部分的截面图。根据实施例的显示装置与参考图18描述的显示装置的不同之处在于，第二栅层gl2的第二部分gl2a通过在其下面的绝缘层中限定的接触孔连接到底金属层bml。第二部分gl2a连接到的底金属层bml电连
接到栅电极gl3c，使得第二栅层gl2的第二部分gl2a和在第二部分gl2a之上的栅电极gl3c作为双栅电极工作。
[0181]
图20是示出根据另一实施例的显示装置的像素的等效电路图。图20的等效电路图与图2的等效电路图不同。如上所述，实施例适用于包括与各种等效电路相对应的像素px的显示装置。
[0182]
参考图20，像素px包括第一晶体管t1至第七晶体管t7、存储电容器cst、有机发光二极管oled、第一初始化电压线vil1、第二初始化电压线vil2、电源电压线pl和信号线。信号线可以包括数据线dl、扫描线sl、先前扫描线sl’、初始化线il、补偿控制线cl和发射控制线el。信号线中的至少一条、第一初始化电压线vil1、第二初始化电压线vil2和/或电源电压线pl可以被相邻像素px共享。
[0183]
根据实施例的等效电路与参考图2描述的等效电路的不同之处在于，根据实施例的等效电路不具有连接在第二节点n2与发射控制线el之间的偏置电容器cbia，作为第二初始化晶体管的第七晶体管t7被实现为pmos-fet而不是nmos-fet，并且第七晶体管t7的栅电极连接到先前扫描线sl’而不是发射控制线el并根据通过先前扫描线sl’传送的先前扫描信号gw[i-1]而被导通以传送来自第二初始化电压线vil2的第二初始化电压vint2，从而初始化有机发光二极管oled。在一些实施例中，第七晶体管t7可以被省略。
[0184]
参考图2的实施例中描述的内容适用于其它元件，并且因此，为了便于描述，其描述被省略。
[0185]
图21是示出具有图20中的等效电路的像素的晶体管和电容器的位置的布局图。图20示出了一个像素px。
[0186]
图22至图28是诸如图21的晶体管和电容器的元件的每一层的布局图。图29是根据另一实施例的沿图21的线d-d’、线e-e’和线f-f’截取的显示装置的截面图。如图22至图28中顺序地示出的，图22的底金属层bml、图23的第一有源层al1、图24的第一栅层gl1、图25的第二栅层gl2、图26的第二有源层al2、图27的第三栅层gl3以及图28的源漏层sdl在从基板附近远离基板的方向上被设置。
[0187]
绝缘层被设置在这些层之间。具体地，第一缓冲层111a可以被设置在基板101与图22的底金属层bml之间，第二缓冲层111b可以被设置在图22的底金属层bml与图23的第一有源层al1之间，第一栅绝缘层112可以被设置在图23的第一有源层al1与图24的第一栅层gl1之间，第二栅绝缘层113可以被设置在图24的第一栅层gl1与图25的第二栅层gl2之间，第三栅绝缘层114可以被设置在图25的第二栅层gl2与图26的第二有源层al2之间，第四栅绝缘层115可以被设置在图26的第二有源层al2与图27的第三栅层gl3之间，并且层间绝缘层117可以被设置在图27的第三栅层gl3与图28的源漏层sdl之间。这些层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌。当被实现时，绝缘层各自可以具有单层或多层。不同层的元件可以通过在绝缘层中限定的接触孔彼此电连接。
[0188]
参考图5至图11的实施例中描述的内容适用于设置在图22至图28中所示的层之间的层，并且因此，为了便于描述，其描述被省略。参考图5至图11的实施例中描述的内容适用于形成图22至图28所示的层的方法或者这些层的材料，并且因此，为了便于描述，其公共描述被省略。
[0189]
图22中所示的底金属层bml可以包括诸如银、铜或铝的金属。底金属层bml可以保
护下面描述的第一有源层al1的至少一部分和/或第二有源层al2的至少一部分。另外，底金属层bml可以用作将显示装置的各种元件彼此电连接的布线。在图22中示出了底金属层bml包括在第一方向dr1上延伸的第1-1初始化电压线vil1-1和第二初始化电压线vil2。另外，底金属层bml可以包括连接电极bmlc、第一底金属层bml1’和第二底金属层bml2’，连接电极bmlc具有被图案化成彼此分离的形状。
[0190]
图23中所示的第一有源层al1可以是包括多晶硅的半导体层。在图20的等效电路图中示出了第一有源层al1的特定部分掺杂有p型杂质，并且第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7被实现为pmos-fet。另外，第一有源层al1的其它部分可以掺杂有杂质，并且可以用作将晶体管和/或电容器彼此电连接的布线或者用作电容器电极等。
[0191]
图26的第二有源层al2可以是包括氧化物的半导体层。根据实施例的第二有源层al2与参考图9描述的实施例中的第二有源层al2的不同之处在于，仅第三晶体管t3和第四晶体管t4包括第二有源层al2。
[0192]
图24、图25和图27中所示的第一栅层gl1至第三栅层gl3的材料与参考图7、图8和图10描述的第一栅层gl1至第三栅层gl3的材料相同。
[0193]
图24中所示的第一栅层gl1可以包括各自在第一方向dr1上延伸的扫描线sl、发射控制线el和先前扫描线sl’，并且包括彼此分离的连接电极glc1、glc2和glc3以及第一栅电极g1。第一栅电极g1可以与第一电容器电极ce1是一体的。
[0194]
图25中所示的第二栅层gl2包括各自在第一方向dr1上延伸的第一初始化线il1和第一补偿控制线cl1。另外，第二栅层gl2可以包括设置在第一电容器电极ce1之上并且与第一电容器电极ce1协同构成存储电容器cst的第二电容器电极ce2。
[0195]
如图27中所示，第三栅层gl3包括各自在第一方向dr1上延伸的第1-2初始化电压线vil1-2、第二初始化线il2和第二补偿控制线cl2。第1-2初始化电压线vil1-2与第1-1初始化电压线vil1-1协同构成第一初始化电压线vil1。第二初始化线il2与第一初始化线il1协同构成初始化线il。另外，第二补偿控制线cl2与第一补偿控制线cl1协同构成补偿控制线cl。第三栅层gl3可以包括连接电极glc4。
[0196]
作为参考，图24中所示的接触孔glt1被限定在第一栅绝缘层112中，以将图24中所示的连接电极glc1电连接到设置在其下方的图23的第一有源层al1的第二源区s2。图24中所示的接触孔glt2被限定在第一栅绝缘层112中，以将图24中所示的连接电极glc2电连接到设置在其下方的图23的第一有源层al1的第五源区s5。另外，图24中所示的接触孔glt3被限定在第一栅绝缘层112中，以将图24中所示的连接电极glc3电连接到设置在其下方的图23的第一有源层al1的第七源区s7。
[0197]
图25中所示的接触孔glt4被限定在第二栅绝缘层113中，以将图25中所示的第二电容器电极ce2电连接到设置在其下方的图24的连接电极glc2。相应地，图25中所示的第二电容器电极ce2通过图24的连接电极glc2电连接到图23中所示的第五源区s5。
[0198]
图26中所示的接触孔alt1被限定在第一栅绝缘层112、第二栅绝缘层113和第三栅绝缘层114中，以将图26中所示的第二有源层al2的第三漏区d3电连接到图23中所示的第一有源层al1的第一漏区d1。另外，图26中所示的接触孔alt2被限定在第二缓冲层111b、第二栅绝缘层113和第三栅绝缘层114中，以将图26中所示的第二有源层al2的第四源区s4电连
接到图22中所示的底金属层bml的第1-1初始化电压线vil1-1。
[0199]
图27中所示的接触孔glt5被限定在第四栅绝缘层115中，以将图27中所示的第1-2初始化电压线vil1-2电连接到设置在其下方的图26的第二有源层al2的第四源区s4。另外，图27中所示的接触孔glt6被限定在第四栅绝缘层115中，以将图27中所示的连接电极glc4电连接到设置在其下方的图26的第二有源层al2的第四漏区d4或第三源区s3。
[0200]
图28的源漏层sdl包括在近乎第二方向dr2上延伸的数据线dl和电源电压线pl。第二方向dr2可以是与第一方向dr1交叉的方向。源漏层sdl可以包括连接电极sdc1和sdc2。
[0201]
图28中所示的数据线dl通过在第二栅绝缘层113、第三栅绝缘层114、第四栅绝缘层115和/或层间绝缘层117中限定的接触孔sdlt1电连接到第一栅层gl1的连接电极glc1，并且因而通过连接电极glc1电连接到第一有源层al1的第二源区s2。图28中所示的电源电压线pl的一端通过在第三栅绝缘层114、第四栅绝缘层115和/或层间绝缘层117中限定的接触孔sdlt2电连接到第二栅层gl2的第二电容器电极ce2。图28中所示的电源电压线pl的另一端通过在第三栅绝缘层114、第四栅绝缘层115和/或层间绝缘层117中限定的接触孔sdlt3电连接到第二栅层gl2的第二电容器电极ce2。相应地，尽管在图28中示出了电源电压线pl在中间断开，但是电源电压线pl可以通过第二电容器电极ce2遍及布置在第二方向dr2上的多个像素px电连接。
[0202]
图28中所示的连接电极sdc1的一端通过在层间绝缘层117中限定的接触孔sdlt4电连接到第三栅层gl3的连接电极glc4，并且因此，可以电连接到第二有源层al2的第三源区s3或第四漏区d4。连接电极sdc1的另一端可以通过在第二栅绝缘层113、第三栅绝缘层114、第四栅绝缘层115和/或层间绝缘层117中限定的接触孔sdlt5电连接到第一栅层gl1的第一电容器电极ce1。即，连接电极sdc1可以将第二有源层al2的第三源区s3或第四漏区d4电连接到第一电容器电极ce1。
[0203]
图28中所示的连接电极sdc2通过在第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层114、第四栅绝缘层115和/或层间绝缘层117中限定的接触孔sdlt6电连接到第一有源层al1的第六漏区d6和第七漏区d7。尽管为了便于描述在图28中示出了接触孔sdlt7，但是接触孔sdlt7不是将连接电极sdc2连接到设置在其下方的层的接触孔。接触孔sdlt7被限定在覆盖图28中所示的源漏层sdl的平坦化层118中，以将设置在平坦化层118上的有机发光二极管oled的像素电极310电连接到连接电极sdc2。
[0204]
当各种布线与有源层重叠时，布线的与有源层重叠的部分可以用作栅电极。作为示例，第一栅层gl1的扫描线sl的与第一有源层al1重叠的部分可以被设置在第二有源区a2之上，以用作第二栅电极。同样地，第一栅层gl1的发射控制线el的与第一有源层al1重叠的部分可以被设置在第五有源区a5和第六有源区a6之上，以用作第五栅电极和第六栅电极，并且第一栅层gl1的先前扫描线sl’的与第一有源层al1重叠的部分可以被设置在第七有源区a7之上，以用作第七栅电极。
[0205]
第二栅层gl2的第一初始化线il1和第三栅层gl3的第二初始化线il2的与第二有源层al2重叠的部分可以分别被设置在第四有源区a4之上和下方，以用作第四栅电极。在此情况下，第四栅电极可以被理解为具有双栅结构。第二栅层gl2的第一补偿控制线cl1和第三栅层gl3的第二补偿控制线cl2的与第二有源层al2重叠的部分可以分别被设置在第三有源区a3上方和下方，以用作第三栅电极。在此情况下，第三栅电极可以被理解为具有双栅结
构。
[0206]
第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以是包括硅半导体的薄膜晶体管。第三晶体管t3和第四晶体管t4可以是包括氧化物半导体的薄膜晶体管。
[0207]
第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层被设置在同一层中，如图23中所示，并且包括相同的材料。图23示出了第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层被一体地形成为单体。第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以彼此连接，并且可以被弯曲成各种形状，如图23中所示。
[0208]
如上所述，第二有源层al2可以包括氧化物半导体。另外，如图26中所示，第三晶体管t3和第四晶体管t4可以包括第二有源层al2的部分作为元件，如图26中所示。第三晶体管t3和第四晶体管t4的半导体层可以彼此连接，如图26中所示。
[0209]
像素限定层119可以被设置在平坦化层118上。有机发光二极管oled可以被设置在平坦化层118上。上面描述了其详细描述，并且因此省略其详细描述。
[0210]
在根据实施例的显示装置中，底金属层bml被提供以保护第一有源层al1和包括氧化物半导体的第二有源层al2免受外部光等的影响。相应地，可以实现显示高质量图像的显示装置。在图22中示出了底金属层bml包括第一底金属层bml1’和第二底金属层bml2’，第一底金属层bml1’对应于第一有源区a1，并且第二底金属层bml2’对应于第三有源区a3和第四有源区a4。
[0211]
另外，当被实现时，底金属层bml可以包括第1-1初始化电压线vil1-1和第二初始化电压线vil2，并且显示装置的各种元件通过连接电极bmlc彼此电连接。因此，可以简化具有多层结构的显示装置中的层结构。
[0212]
图30是示出根据另一实施例的显示装置的一部分的截面图。根据实施例的显示装置与根据参考图29描述的实施例的显示装置的不同之处在于，第三栅层gl3中的第1-2初始化电压线vil1-2不仅连接到第二有源层al2的第四源区s4，而且接触孔glt5被限定在第二缓冲层111b、第二栅绝缘层113和第三栅绝缘层114中，并且因此，第1-2初始化电压线vil1-2直接连接到底金属层bml的第1-1初始化电压线vil1-1。各种修改是可能的。
[0213]
在这一点上，尽管对有机发光显示装置进行了描述，但是本公开不限于此，并且包括具有上述结构的像素px的任何显示装置都落在本公开的范围内。
[0214]
根据实施例，可以实现可以显示高质量图像的高分辨率显示装置。然而，本公开的范围不受该效果的限制。
[0215]
尽管在本文中已经描述了某些实施例和实施方式，但是根据该描述，其它实施例和修改将是显而易见的。相应地，本发明构思不限于这些实施例，而是限于所附权利要求的更广范围以及对本领域普通技术人员来说将是显而易见的各种修改和等同设置。