具有全嵌入式精密线路的封装载板及其加工工艺的制作方法

1.本技术涉及封装载板，具体涉及一种具有全嵌入式精密线路的封装载板及其加工工艺。


背景技术：

2.随着信息时代的不断更新迭代，对各类芯片的功能要求越来越高，如高速运算、高存储、高精度、高稳定性等等，相应地，对封装基板的要求也越来越高，如高密度布线、薄板、高平整度等等；现有技术中，不管是掩蔽法(tenting)工艺还是改进的半加成法(msap)工艺，主流工艺还是铜面高于绝缘介质，再通过表层油墨涂覆，将导体之间及导体表面进行定向绝缘，部分对载板有平整度需求的产品会通过油墨整平工艺，对油墨进行压平，满足产品平整度需求，但得到的载板厚度以及线路的线宽及间距无法满足需求。
3.因此出现了另外一种工艺为单面埋线工艺，现阶端主要应用于rf射频领域，产品主要特征是单面布线密集，另外一面为常规设计，无需内嵌以对图形进行特殊保护；但随着技术的不断发展，载板的布线设计会越来越复杂并且呈现集成的趋势，双面精密线路设计配置产品需求越来越大，因此急需开发一种双面精密线路制作的工艺。
4.申请内容
5.为了克服上述缺陷，本技术提供一种基于具有全嵌入式精密线路的封装载板的加工工艺，该加工工艺满足了双面精密线路制作，提高其可靠性，同时提升载板的表面平整度，有利于封装工艺及成品性能的提升。
6.本技术为了解决其技术问题所采用的技术方案是：
7.一种具有全嵌入式精密线路的封装载板的加工工艺，包括如下步骤：
8.步骤1：准备基板：准备一张具有载体层和铜箔层的基板；
9.步骤2：第一埋线层的制作：在铜箔层上采用图像电镀的方式制作内嵌的第一埋线层；
10.步骤3：填充绝缘介质：在第一埋线层上填充绝缘介质而形成第一绝缘介质层；
11.步骤4：第二埋线层的制作：
12.①
导通孔加工：在第一绝缘介质层内加工导通孔；
13.②
种子层制作：在第一绝缘介质层及导通孔的表面制作种子层；
14.③
图形线路的制作：在种子层上制作第二埋线层；
15.步骤5：重复步骤3和4，直至形成n-1层板，其中n≥3，且n为自然数；
16.步骤6：第n埋线层的制作：
17.①
绝缘层制作：在第n-1埋线层上填充绝缘介质而形成第n-1绝缘介质层；
18.②
图形预留区域制作：通过uv冷光加工工艺，在第n-1绝缘介质层上进行半刻，刻出最终需要制作预设深度的图形形状区域；
19.③
导通孔加工：通过uv冷光加工工艺，在第n-1绝缘介质层内导通孔的设计位置进行加工，形成导通孔，导通孔连通至第n-1埋线层上；
20.④
种子层制作：在第n-1绝缘介质层、图形形状区域及导通孔的表面制作种子层，用于整板的导通；
21.⑤
制作感光图形：将
④
中种子层进行感光形成感光层，并将需要电镀的图形形状区域及导通孔裸露出来；
22.⑥
图形电镀：将板件进行电镀铜，在导通孔内填铜并在裸露的图形形状区域上形成第n埋线层；
23.⑦
退膜：将剩余的感光层退除；
24.⑧
抛光：将退膜后的板件进行研磨抛光处理，以去除表面轻微的凸起；
25.⑨
去除载体层；
26.⑩
闪蚀：将铜箔层蚀刻掉，露出铜箔层上的第一埋线层，从而完成两面内嵌精密线路的多层板的制作。
27.优选地，在步骤1中，在基板工作区域的四周将载体层和铜箔层打通。
28.优选地，在基板工作区域的四周进行钻孔处理，形成连通载体层和铜箔层的若干通孔，当压合第一绝缘介质层时，绝缘介质流入通孔内，从侧壁将铜箔层与载体层结合在一起。
29.优选地，利用激光切割工艺在基板工作区域的四周切出凹槽，该凹槽连通载体层和铜箔层，当压合第一绝缘介质层时，绝缘介质流入凹槽内，将铜箔层与载体层结合在一起。
30.优选地，利用激光工艺在基板工作区域的四周烧出一定区域，而露出载体层，当压合第一绝缘介质层时，绝缘介质流动至载体层烧出区域的表面，将铜箔层与载体层结合在一起。
31.优选地，所述步骤2中具体包括如下工艺：
32.①
前处理：将铜箔层表面进行清洁、粗化处理；
33.②
制作感光层：在铜箔层表面通过压合或涂覆的方式，均匀的布上一层感光层；
34.③
曝光：将无需制作的成品图形通过影像转移的方式，使光与感光层发生聚合反应，形成无法被显影液去除但可以被退膜液去除的图形；
35.④
显影：将未发生反应区域的感光层去除，保留发生光聚合反应的区域；
36.⑤
图形电镀：显影后裸露出来的区域进行电镀，以形成所需要的图形线路；
37.⑥
退膜：去除感光层，形成最终的第一埋线层。
38.优选地，所述步骤3和步骤6中
①
具体包括如下工艺：
39.①
前处理：对图形线路层表面进行清洁及粗化处理，以增加线路与绝缘介质的结合力，提高产品性能；
40.②
填充绝缘介质：通过压合或者真空压合搭配烘烤的工艺，在图形线路层上形成绝缘介质层。
41.优选地，在所述步骤4的
①
中，采用镭射开窗、镭射钻孔工艺来制作盲孔，制作过程中对位基准为以内层靶标为基准的靶孔；或者采用激光直接成盲孔工艺来制作盲孔，制作过程中对位基准为内层靶标；在所述步骤4的
②
或步骤6的
④
中，种子层采用沉铜工艺或溅射工艺制作而成；在所述步骤4的
③
或步骤6的
⑥
中，图形制作时，根据图形布线密度，采用加成法搭配图形电镀、半加成法或减成法搭配整板电镀及蚀刻工艺，进行图形增层制作。
42.优选地，在所述步骤6的
⑥
中，所述第n埋线层的上表面低于所述第n-1绝缘介质层的上表面0～5um。
43.本技术还提供了一种具有全嵌入式精密线路的封装载板，采用上述的加工工艺加工而成。
44.本技术的有益效果是：
45.1)本加工工艺已有的埋入线路工艺ets(embedded trace substrate)工艺基础上，创新性使用uv镭射结合msap加工工艺将另一面最外层线路嵌入绝缘层内，达到所有线路均嵌入绝缘层的目的；
46.2)本加工工艺满足了具有双面精密线路的多层板的制作，提高多层板可靠性，同时提升载板的表面平整度，有利于封装工艺及成品性能的提升；
47.3)本加工工艺适用于外层最小线宽/线距为15μm/15μm的设计，可满足新的封装模式对基板双面精细线路的设计需求，且降低了因飞线、断线导致的产品不良；
48.4)本技术的载板中双面精密线路内嵌在绝缘介质内，增强细密线路与周围介质层的结合面积，增强结合力，提高细线的性能稳定性，线路与线路间由pp绝缘层隔离能有效降低电磁串扰，良好的线路屏蔽性能在高端智能手机和pc端能得到更广泛的应用；
49.5)因图形线路内嵌在绝缘介质层内，使得基板双面平整度比常规基板好，覆盖油墨后，可满足平整度≤3μm，可满足敏感性ic封装需求。
附图说明
50.图1为本技术中n-1层板的结构示意图；
51.图2为本技术中n-1层板制作图形形状区域后的结构示意图；
52.图3为本技术中n-1层板加工导通孔后的结构示意图；
53.图4为本技术中n-1层板制作感光层后的结构示意图；
54.图5为本技术中n层板的结构示意图；
55.图6为本技术中n层板去掉感光层后的结构示意图；
56.图7为本技术中n层板去载体层后的结构示意图；
57.图8为本技术中n层板去铜箔层后的结构示意图；
58.图9为本技术中成品板的结构示意图；
59.图中：10-基板，11-载体层，12-铜箔层，13-第一埋线层，14-第一绝缘介质层，21-第二埋线层，22-第n-1绝缘介质层，23-图形形状区域，24-感光层，25-第n埋线层。
具体实施方式
60.下面将结合本技术实施例，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
61.需要说明的是，本技术的说明书和权利要求书及下述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以使这里描述的本技术的实施方式例如能够以除了在这里
图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
62.为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在
……
上方”可以包括“在
……
上方”和“在
……
下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
63.实施例：一种具有全嵌入式精密线路的封装载板的加工工艺，包括如下步骤：
64.步骤1：准备基板10：准备一张具有载体层11和铜箔层12的基板；铜箔层为超薄铜箔层；
65.步骤2：第一埋线层13的制作：在铜箔层12上采用图像电镀的方式制作内嵌的第一埋线层13；
66.步骤3：填充绝缘介质：在第一埋线层13上填充绝缘介质而形成第一绝缘介质层14；
67.步骤4：第二埋线层21的制作：
68.①
导通孔加工：在第一绝缘介质层14内加工导通孔；
69.②
种子层制作：在第一绝缘介质层14及导通孔的表面制作种子层；
70.③
图形线路的制作：在种子层上制作第二埋线层21；
71.步骤5：重复步骤3和4，直至形成n-1层板，其中n≥3，且n为自然数；即重复填充绝缘介质和埋线层的制备，每重复一次步骤3和4就增加一层板，第一次重复步骤3和4时是制作第二绝缘介质层和第三埋线层，以此类推形成所需要层数的多层板，最上层为第n-1埋线层；如图1所示，此时形成n-1层板，图中省略了第三～第n-1埋线层以及之间的绝缘介质层，下同；
72.步骤6：第n埋线层25的制作：
73.①
绝缘层制作：在第n-1埋线层上填充绝缘介质而形成第n-1绝缘介质层22；
74.②
图形预留区域制作：如图2所示，通过uv冷光加工工艺，在第n-1绝缘介质层22上进行半刻，刻出最终需要制作预设深度的图形形状区域23；
75.③
导通孔加工：如图3所示，通过uv冷光加工工艺，在第n-1绝缘介质层22内导通孔的设计位置进行加工，形成导通孔，导通孔连通至第n-1埋线层上；
76.④
种子层制作：在第n-1绝缘介质层、图形形状区域及导通孔的表面制作种子层，用于整板的导通；
77.⑤
制作感光图形：如图4所示，将
④
中种子层进行感光形成感光层24，并将需要电镀的图形形状区域及导通孔裸露出来；
78.⑥
图形电镀：如图5所示，将板件进行电镀铜，在导通孔内填铜并在裸露的图形形
状区域上形成第n埋线层25；
79.⑦
退膜：如图6所示，将剩余的感光层退除；
80.⑧
抛光：将退膜后的板件进行研磨抛光处理，以去除表面轻微的凸起；
81.⑨
去除载体层11；如图7所示，可采用剥离的方法将载体层去除；
82.⑩
闪蚀：如图8所示，将铜箔层12蚀刻掉，露出铜箔层上的第一埋线层13，从而完成两面内嵌精密线路的多层板的制作。根据产品设计需要，制作后工序：防焊
→
表面处理
→
成型
→
成品测试
→
成品检验
→
包装出货，如图9所示，形成成品板，最终成品即为封装载板。
83.在步骤1中，在基板10工作区域的四周将载体层11和铜箔层12打通，采用如下三种方法：
84.方法一：在基板10工作区域的四周进行钻孔处理，形成连通载体层11和铜箔层12的若干通孔，当压合第一绝缘介质层14时，绝缘介质流入通孔内，从侧壁将铜箔层12与载体层11结合在一起。
85.方法二：利用激光切割工艺在基板10工作区域的四周切出凹槽，该凹槽连通载体层11和铜箔层12，当压合第一绝缘介质层14时，绝缘介质流入凹槽内，将铜箔层12与载体层11结合在一起。
86.方法三：利用激光工艺在基板10工作区域的四周烧出一定区域，而露出载体层11，当压合第一绝缘介质层14时，绝缘介质流动至载体层烧出区域的表面，将铜箔层12与载体层11结合在一起。
87.利用上述三种工艺，在基板的工作区域边缘进行隔离处理，通过第一绝缘介质将超薄的铜箔层与载体层11结合在一起，这样可以防止超薄铜箔层在生产过程中受到外力或药水攻击而产生分离。
88.所述步骤2中具体包括如下工艺：
89.①
前处理：将铜箔层12表面进行清洁、粗化处理；
90.②
制作感光层：在铜箔层表面通过压合或涂覆的方式，均匀的布上一层感光层；
91.③
曝光：将无需制作的成品图形通过影像转移的方式，使光与感光层发生聚合反应，形成无法被显影液去除但可以被退膜液去除的图形；
92.④
显影：将未发生反应区域的感光层去除，保留发生光聚合反应的区域；
93.⑤
图形电镀：显影后裸露出来的区域进行电镀，以形成所需要的图形线路；
94.⑥
退膜：去除感光层，形成最终的第一埋线层13。
95.所述步骤3和步骤6中
①
具体包括如下工艺：
96.①
前处理：对图形线路层表面进行清洁及粗化处理，以增加线路与绝缘介质的结合力，提高产品性能；图形线路层为第一、二、三
…
埋线层，如最终的载板为三层板，则此处的图形线路层为第一埋线层和第二埋线层，如最终的载板为四层板，则此处的图形线路为第一、第二埋线层，以此类推。
97.②
填充绝缘介质：通过压合或者真空压合搭配烘烤的工艺，在图形线路层上形成绝缘介质层。填充绝缘介质工艺不限于上述两种方式，只要匹配绝缘介质的加工特性即可。
98.在所述步骤4的
①
中，采用镭射开窗、镭射钻孔工艺来制作盲孔，制作过程中对位基准为以内层靶标为基准的靶孔；或者采用激光直接成盲孔工艺来制作盲孔，制作过程中对位基准为内层靶标；在所述步骤4的
②
或步骤6的
④
中，种子层采用沉铜工艺或溅射工艺
制作而成；在所述步骤4的
③
或步骤6的
⑥
中，图形制作时，根据图形布线密度，采用加成法搭配图形电镀、半加成法或减成法搭配整板电镀及蚀刻工艺，进行图形增层制作。当然盲孔加工方式不仅限于镭射开窗加镭射钻孔工艺或ldd(laser direct drilling，激光直接成盲孔)；种子层制作不限于沉铜工艺、溅射工艺，能实现同等导通功能即可；图形布线不限于加成法或减成法，可实现图形制作即可，其中加成法、图形电镀、半加成法、减成法、整板电镀及蚀刻皆为本领域常规工艺，在此不作详细介绍。
99.在所述步骤6的
⑥
中，所述第n埋线层25的上表面低于所述第n-1绝缘介质层的上表面0～5um。即制作时需控制铜面最高界面距离绝缘介质最高界面的距离为0～5um，一方面防止电镀图形高度高出绝缘介质高度导致的线路图形顶部不规则现象，另一方面控制铜面低于绝缘介质不可超过一定的限制，防止对封测工艺产生不良影响。
100.如图9所示，一种具有全嵌入式精密线路的封装载板，所述封装载板采用上述的加工工艺加工而成。
101.应当指出，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。