栅极驱动电路和显示装置的制作方法

栅极驱动电路和显示装置
1.相关申请的交叉引用
2.本技术要求享有于2020年12月24日在韩国知识产权局提交的韩国专利申请第10-2020-0183696号的优先权，通过引用将该韩国专利申请的公开内容整体结合于此。
技术领域
3.本公开内容涉及一种栅极驱动电路和包括该栅极驱动电路的显示装置。


背景技术：

4.随着信息社会的发展，对用于显示图像的显示装置的需求增加。为了满足这种需求，近来已开发并广泛使用各种显示装置，诸如液晶显示(lcd)装置、包括量子点发光显示装置和有机发光显示(例如，oled)装置的电致发光显示(eld)装置等。
5.通常，显示装置对设置在布置于显示面板上的多个子像素的每一个中的电容器充电，并且使用充电的电容来进行显示驱动。然而，在这种传统显示装置中，每个子像素中的这种电容器可能充电不足，从而图像质量会劣化。
6.在传统显示装置中，如果能够减小显示面板的非显示区域的尺寸，则可增加显示装置的设计自由度并且可提高设计质量。然而，由于在显示面板的非显示区域中布置有各种线和电路元件，所以实际上不容易减小显示面板的非显示区域的尺寸。
7.此外，在这种传统显示装置的情况下，不足的充电时间可导致图像质量变差，另外，由于栅极信号之间的输出特性差异，栅极驱动可发生故障，这导致图像质量变差。


技术实现要素：

8.本公开内容的实施方式提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有能够减小栅极信号之间的输出特性差异，从而提高图像质量的时钟输入结构。
9.本公开内容的实施方式提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有在减小栅极信号之间的输出特性差异的同时能够实现重叠栅极驱动和q节点共享结构的时钟输入结构。
10.根据本公开内容的各个方面，提供了一种显示装置，包括：包括多条栅极线的显示面板；和栅极驱动电路，所述栅极驱动电路包括：第一栅极驱动电路，所述第一栅极驱动电路能够使用第一时钟信号组输出m个第一栅极信号；和第二栅极驱动电路，所述第二栅极驱动电路能够使用与所述第一时钟信号组不同的第二时钟信号组输出m个第二栅极信号，其中m是2或更大的自然数。
11.所述第一时钟信号组和所述第二时钟信号组可分别包括m个第一时钟信号和m个第二时钟信号，并且包括所述第一时钟信号组中包括的所述m个第一时钟信号和所述第二时钟信号组中包括的所述m个第二时钟信号的2m个时钟信号可在不同的时序具有各个高电平电压持续时间。
12.所述第一栅极驱动电路可包括：接收所述m个第一时钟信号并且输出所述m个第一栅极信号的m个第一输出缓冲器电路；以及能够控制所述m个第一输出缓冲器电路的第一控制电路。
13.所述第二栅极驱动电路可包括：接收所述m个第二时钟信号并且输出所述m个第二栅极信号的m个第二输出缓冲器电路；以及能够控制所述m个第二输出缓冲器电路的第二控制电路。
14.所述m个第一输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管，并且所述m个第一输出缓冲器电路中包括的各个上拉晶体管的所有相应栅极节点可电连接至一个第一q节点。
15.所述m个第二输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管，并且所述m个第二输出缓冲器电路中包括的各个上拉晶体管的所有相应栅极节点可电连接至一个第二q节点。
16.输入至所述第一栅极驱动电路的所述m个第一时钟信号可包括第(n 1)时钟信号和第(n k)时钟信号，并且输入至所述第二栅极驱动电路的所述m个第二时钟信号可包括第(n 2)时钟信号和第(n k 1)时钟信号，其中n是任意整数，k是3或更大的自然数。
17.所述第(n 1)时钟信号的高电平电压持续时间可与所述第(n 2)时钟信号的高电平电压持续时间部分重叠。所述第(n k)时钟信号的高电平电压持续时间可与所述第(n k 1)时钟信号的高电平电压持续时间部分重叠。
18.所述第(n 1)时钟信号的高电平电压持续时间可与所述第(n k)时钟信号的高电平电压持续时间不重叠。所述第(n 2)时钟信号的高电平电压持续时间可与所述第(n k 1)时钟信号的高电平电压持续时间不重叠。
19.在k＝3的情况下，所述第一栅极驱动电路中包括的所述m个第一输出缓冲器电路可包括：接收所述第(n 1)时钟信号并且输出第(n 1)栅极信号的一个第一输出缓冲器电路、以及接收第(n 3)时钟信号并且输出第(n 3)栅极信号的另一个第一输出缓冲器电路。所述第二栅极驱动电路中包括的所述m个第二输出缓冲器电路可包括：接收所述第(n 2)时钟信号并且输出第(n 2)栅极信号的一个第二输出缓冲器电路、以及接收第(n 4)时钟信号并且输出第(n 4)栅极信号的另一个第二输出缓冲器电路。
20.在k＝3的情况下，所述第(n 1)栅极信号可施加至第(n 1)栅极线，所述第(n 3)栅极信号可施加至第(n 3)栅极线，所述第(n 2)栅极信号可施加至第(n 2)栅极线，并且所述第(n 4)栅极信号可施加至第(n 4)栅极线。
21.在这种情况下，所述显示面板可包括下述连接线中的至少一条：连接在输出所述第(n 1)栅极信号的所述一个第一输出缓冲器与设置在所述显示面板中的所述第(n 1)栅极线之间的连接线、连接在输出所述第(n 3)栅极信号的所述另一个第一输出缓冲器与设置在所述显示面板中的所述第(n 3)栅极线之间的连接线、连接在输出所述第(n 2)栅极信号的所述一个第二输出缓冲器与设置在所述显示面板中的所述第(n 2)栅极线之间的连接线、以及连接在输出所述第(n 4)栅极信号的所述另一个第二输出缓冲器与设置在所述显示面板中的所述第(n 4)栅极线之间的连接线。
22.在k＝3的情况下，所述第(n 1)栅极信号可施加至所述第(n 1)栅极线，所述第(n 3)栅极信号可施加至所述第(n 2)栅极线，所述第(n 2)栅极信号可施加至第(n 1 m)栅极
线，并且所述第(n 4)栅极信号可施加至第(n 2 m)栅极线。
23.在k＝3且m＝4的情况下，所述第一栅极驱动电路中包括的所述m个第一输出缓冲器电路可包括：接收第(n 5)时钟信号并且输出第(n 5)栅极信号的再一个第一输出缓冲器电路、以及接收第(n 7)时钟信号并且输出第(n 7)栅极信号的又一个第一输出缓冲器电路。所述第二栅极驱动电路中包括的所述m个第二输出缓冲器电路可包括：接收第(n 6)时钟信号并且输出第(n 6)栅极信号的再一个第二输出缓冲器电路、以及接收第(n 8)时钟信号并且输出第(n 8)栅极信号的又一个第二输出缓冲器电路。
24.在k＝3且m＝4的情况下，所述第(n 1)栅极信号可施加至所述第(n 1)栅极线，所述第(n 3)栅极信号可施加至所述第(n 3)栅极线，所述第(n 5)栅极信号可施加至第(n 5)栅极线，所述第(n 7)栅极信号可施加至第(n 7)栅极线，所述第(n 2)栅极信号可施加至所述第(n 2)栅极线，所述第(n 4)栅极信号可施加至所述第(n 4)栅极线，所述第(n 6)栅极信号可施加至第(n 6)栅极线，并且所述第(n 8)栅极信号可施加至第(n 8)栅极线。
25.在这种情况下，所述显示面板可包括下述连接线中的至少一条：连接在输出所述第(n 1)栅极信号的所述一个第一输出缓冲器与设置在所述显示面板中的所述第(n 1)栅极线之间的连接线、连接在输出所述第(n 3)栅极信号的所述另一个第一输出缓冲器与设置在所述显示面板中的所述第(n 3)栅极线之间的连接线、连接在输出所述第(n 5)栅极信号的所述再一个第一输出缓冲器与设置在所述显示面板中的所述第(n 5)栅极线之间的连接线、连接在输出所述第(n 7)栅极信号的所述又一个第一输出缓冲器与设置在所述显示面板中的所述第(n 7)栅极线之间的连接线、连接在输出所述第(n 2)栅极信号的所述一个第二输出缓冲器与设置在所述显示面板中的所述第(n 2)栅极线之间的连接线、连接在输出所述第(n 4)栅极信号的所述另一个第二输出缓冲器与设置在所述显示面板中的所述第(n 4)栅极线之间的连接线、连接在输出所述第(n 6)栅极信号的所述再一个第二输出缓冲器与设置在所述显示面板中的所述第(n 6)栅极线之间的连接线、以及连接在输出所述第(n 8)栅极信号的所述又一个第二输出缓冲器与设置在所述显示面板中的所述第(n 8)栅极线之间的连接线。
26.在k＝3且m＝4的情况下，所述第(n 1)栅极信号可施加至所述第(n 1)栅极线，所述第(n 3)栅极信号可施加至所述第(n 2)栅极线，所述第(n 5)栅极信号可施加至所述第(n 3)栅极线，所述第(n 7)栅极信号可施加至所述第(n 4)栅极线，所述第(n 2)栅极信号可施加至所述第(n 1 m)栅极线，所述第(n 4)栅极信号可施加至所述第(n 2 m)栅极线，所述第(n 6)栅极信号可施加至第(n 3 m)栅极线，并且所述第(n 8)栅极信号可施加至第(n 4 m)栅极线。
27.所述第一栅极驱动电路可基于所述第(n 1)时钟信号输出所述第(n 1)栅极信号并且基于所述第(n k)时钟信号输出第(n k)栅极信号。所述第二栅极驱动电路可基于所述第(n 2)时钟信号输出所述第(n 2)栅极信号并且基于所述第(n k 1)时钟信号输出第(n k 1)栅极信号。
28.所述第(n 1)栅极信号的导通电平电压持续时间可与所述第(n 2)栅极信号的导通电平电压持续时间部分重叠，并且所述第(n 1)栅极信号的导通电平电压持续时间可与所述第(n k)栅极信号的导通电平电压持续时间不重叠。
29.根据本公开内容的各个方面，提供了一种能够驱动设置在显示面板中的多条栅极
线的栅极驱动电路。所述栅极驱动电路具有与上述显示装置中包括的栅极驱动电路相同的结构。
30.根据本公开内容的实施方式，可提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有能够减小栅极信号之间的输出特性差异，从而提高图像质量的时钟输入结构。
31.根据本公开内容的实施方式，可提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有在减小栅极信号之间的输出特性差异的同时能够实现重叠栅极驱动和q节点共享结构的时钟输入结构。
附图说明
32.被包括用来给本公开内容提供进一步理解且并入本公开内容中组成本公开内容一部分的附图图解了本公开内容的各个方面，并与说明书一起用于解释本公开内容的原理。在附图中：
33.图1图解了根据本公开内容各个方面的显示装置的系统配置；
34.图2a和图2b图解了根据本公开内容各个方面的显示装置的子像素的等效电路；
35.图3图解了根据本公开内容各个方面的显示装置的示例性系统实现方案；
36.图4是根据本公开内容各个方面的显示装置的栅极驱动电路的框图；
37.图5图解了根据本公开内容各个方面的显示装置中包括的具有第一时钟输入结构的栅极驱动电路；
38.图6a图解了当使用图5中所示的栅极驱动电路时输入至第一栅极驱动电路的4个时钟信号、以及第一栅极驱动电路的q节点处的电压波动；
39.图6b图解了当使用图5中所示的栅极驱动电路时从第一栅极驱动电路输出的4个栅极信号；
40.图7a图解了根据本公开内容各个方面的显示装置中包括的具有第二时钟输入结构的栅极驱动电路；
41.图7b图解了输入至图7a中所示的栅极驱动电路的时钟信号；
42.图8更详细地图解了图7a中所示的栅极驱动电路；
43.图9图解了图7a中所示的栅极驱动电路的示例；
44.图10更详细地图解了图9中所示的栅极驱动电路；
45.图11a图解了当使用图9中所示的栅极驱动电路时输入至第一栅极驱动电路的4个时钟信号、以及第一栅极驱动电路的q1节点处的电压波动；
46.图11b图解了当使用图9中所示的栅极驱动电路时从第一栅极驱动电路输出的4个栅极信号；
47.图11c图解了当使用图9中所示的栅极驱动电路时输入至第二栅极驱动电路的4个时钟信号、以及第二栅极驱动电路的q2节点处的电压波动；
48.图11d图解了当使用图9中所示的栅极驱动电路时从第二栅极驱动电路输出的4个栅极信号；
49.图12图解了用于检测根据本公开内容各个方面的显示装置的栅极驱动电路中使用的第一时钟输入结构和第二时钟输入结构的每一个的输出特性的模拟结果；
50.图13图解了图10中所示的栅极驱动电路的示例性实现方案；
51.图14示意性图解了图10中所示的栅极驱动电路；
52.图15和图16图解了图14的栅极驱动电路与设置在显示区域中的栅极线之间的连接结构；
53.图17图解了图7a中所示的栅极驱动电路的示例。
具体实施方式
54.在本公开内容的实施例或实施方式的以下描述中，将参照附图，在附图中通过举例说明能够实施的具体实施例或实施方式的方式进行了显示，并且在附图中可使用相同的参考标记和符号指代相同或相似的部件，即使它们显示在彼此不同的附图中。此外，在本公开内容的实施例或实施方式的以下描述中，当确定结合在此的已知功能和部件的详细描述反而会使本公开内容一些实施方式中的主题不清楚时，将省略其详细描述。在此使用的诸如“包括”、“具有”、“包含”、“由
…
构成”、“由
…
组成”和“由
…
形成”之类的术语一般旨在允许增加其他部件，除非这些术语使用了术语“仅”。如在此使用的，单数形式旨在包括复数形式，除非上下文明显有相反指示。
55.在此可使用诸如“第一”、“第二”、“a”、“b”、“(a)”和“(b)”之类的术语来描述本公开内容的元件。这些术语的每一个不用来限定元件的本质、顺序、次序或数量等，而是仅用于将相应元件与其他元件区分开。
56.当提到第一元件与第二元件“连接或结合”、“接触或重叠”等时，其应当解释为，第一元件不仅可与第二元件“直接连接或结合”或“直接接触或重叠”，而且还可在第一元件与第二元件之间“插入”第三元件，或者第一元件和第二元件可经由第四元件彼此“连接或结合”、“接触或重叠”等。在此，第二元件可包括在彼此“连接或结合”、“接触或重叠”等的两个或更多个元件中的至少一个中。
57.当使用诸如“在
…
之后”、“随后”、“接下来”、“在
…
之前”等之类的时间相对术语描述元件或构造的过程或操作，或者操作方法、加工方法、制造方法中的流程和步骤时，这些术语可用于描述非连续的或非顺序的过程或操作，除非一起使用了术语“直接”或“紧接”。
58.此外，当提到任何尺度、相对尺寸等时，即使没有指明相关描述，也应当认为元件或特征或者相应信息的数值(例如，水平、范围等)包括可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)导致的公差或误差范围。此外，术语“可”完全涵盖术语“能”的所有含义。
59.图1图解根据本公开内容各个方面的显示装置100的系统配置。
60.参照图1，根据本公开内容各个方面的显示装置100包括显示面板110和驱动显示面板110的驱动电路。
61.驱动电路可包括数据驱动电路120和栅极驱动电路130等，并且可进一步包括控制数据驱动电路120和栅极驱动电路130的控制器140。
62.显示面板110可包括：基板sub；以及设置在基板sub之上的诸如多条数据线dl、多条栅极线gl等之类的信号线。显示面板110可包括与多条栅极线gl和多条数据线dl连接的多个子像素sp。
63.显示面板110可包括显示图像的显示区域da和与显示区域da不同的不显示图像的
非显示区域nda。在显示面板110中，在显示区域da中可设置用于显示图像的多个子像素sp，并且驱动电路120、130和140可电连接至非显示区域nda或者可安装在非显示区域nda中。在显示面板110的非显示区域nda中可设置与集成电路或印刷电路连接的焊盘部。
64.数据驱动电路120是用于驱动多条数据线dl的电路，并且可给多条数据线dl提供数据信号。栅极驱动电路130是用于驱动多条栅极线gl的电路，并且可给多条栅极线gl提供栅极信号。控制器140可给数据驱动电路120提供数据控制信号dcs，以便控制数据驱动电路120的操作时序。控制器140可给栅极驱动电路130提供栅极控制信号gcs，以便控制栅极驱动电路130的操作时序。
65.控制器140可根据每帧中实现的时序开始扫描操作，将其他装置或其他图像供应源(例如，主机系统)输入的图像数据转换为数据驱动电路120中使用的数据信号形式，然后将转换得到的图像数据data提供至数据驱动电路120，并且根据扫描时序在预定时间控制对至少一个像素的数据的加载。
66.除了输入图像数据以外，控制器140还可从其他装置、网络、或系统(例如，主机系统150)接收各种时序信号，包括垂直同步信号vsync、水平同步信号hsync、输入数据使能信号de、时钟信号clk等。
67.为了控制数据驱动电路120和栅极驱动电路130，控制器140可接收诸如垂直同步信号vsync、水平同步信号hsync、输入数据使能信号de、时钟信号clk等之类的时序信号中的一个或多个，产生各种控制信号(dcs、gcs)，并且将产生的信号提供至数据驱动电路120和栅极驱动电路130。
68.控制器140可实现为与数据驱动电路120分离的部件，或者可与数据驱动电路120集成而实现为集成电路。
69.数据驱动电路120可通过从控制器140接收图像数据data并且给多条数据线dl提供数据电压来驱动多条数据线dl。在此，数据驱动电路120也可被称为源极驱动电路。
70.数据驱动电路120可包括一个或多个源极驱动器集成电路sdic。每个源极驱动器集成电路sdic可包括移位寄存器、锁存电路、数模转换器dac、输出缓冲器等。在一些情况下，每个源极驱动器集成电路sdic可进一步包括模数转换器adc。
71.在一些实施方式中，每个源极驱动器集成电路sdic可以以带式自动结合(tab)方式连接至显示面板110，或者可以以玻上芯片(cog)方式或面板上芯片(cop)方式连接至显示面板110的诸如结合焊盘之类的导电焊盘，或者可以以膜上芯片(cof)方式连接至显示面板110。
72.栅极驱动电路130可根据控制器140的控制输出导通电平电压的栅极信号或截止电平电压的栅极信号。栅极驱动电路130可通过给多条栅极线gl顺序地提供导通电平电压的栅极信号来顺序地驱动多条栅极线gl。
73.在一些实施方式中，栅极驱动电路130可以以带式自动结合(tab)方式连接至显示面板110，或者可以以玻上芯片(cog)方式或面板上芯片(cop)方式连接至显示面板110的诸如结合焊盘之类的导电焊盘，或者可以以膜上芯片(cof)方式连接至显示面板110。在另一实施方式中，栅极驱动电路130可以以面板内栅极(gip)方式位于显示面板110的非显示区域nda中。栅极驱动电路130可设置在基板sub上或上方，或者连接至基板sub。就是说，在gip方式的情况下，栅极驱动电路130可设置在基板sub的非显示区域nda中。在玻上芯片(cog)
方式、膜上芯片(cof)方式等的情况下，栅极驱动电路130可连接至基板sub。
74.数据驱动电路120和栅极驱动电路130中的至少一个可设置在显示区域da中。例如，数据驱动电路120和栅极驱动电路130中的至少一个可设置成不与子像素sp重叠，或者设置成与子像素sp中的一个或多个或者全部重叠。
75.当通过栅极驱动电路130选择特定栅极线时，数据驱动电路120可将从控制器140接收的图像数据data转换为模拟形式的数据电压，并且将转换得到的数据电压提供至多条数据线dl。
76.数据驱动电路120可位于显示面板110的仅一个部分(例如，上部或下部)上，但不限于此。在一些实施方式中，根据驱动方法、面板设计方法等，数据驱动电路120可位于显示面板110的两个部分(例如，上部和下部)或者显示面板110的四个部分(例如，上部、下部、左侧和右侧)中的至少两个部分上，但不限于此。
77.栅极驱动电路130可位于显示面板110的仅一个部分(例如，左侧或右侧)上，但不限于此。在一些实施方式中，根据驱动方法、面板设计方法等，栅极驱动电路130可位于显示面板110的两个部分(例如，左侧和右侧)或者显示面板110的四个部分(例如，上部、下部、左侧和右侧)中的至少两个部分上，但不限于此。
78.控制器140可以是在一般显示技术中使用的时序控制器、或者除了时序控制器的一般功能以外还能够额外执行其他控制功能的控制设备/装置。在一些实施方式中，控制器140可以是与时序控制器或者控制设备/装置中的电路或部件不同的一个或多个其他控制电路。可使用诸如集成电路(ic)、现场可编程门阵列(fpga)、专用集成电路(asic)、处理器等来实现控制器140。
79.控制器140可安装在印刷电路板、柔性印刷电路等上，并且可通过印刷电路板、柔性印刷电路等电连接至数据驱动电路120和栅极驱动电路130。
80.控制器140可经由一个或多个预定接口给数据驱动电路120发送信号以及从数据驱动电路120接收信号。在一些实施方式中，这种接口可包括低压差分信令(lvds)接口、epi接口、串行外围接口(spi)等。控制器140可包括诸如一个或多个寄存器之类的存储介质。
81.根据本公开内容各个方面的显示装置100可以是诸如液晶显示装置之类的包括背光单元的显示器，或者可以是诸如有机发光二极管(oled)显示器、量子点(qd)显示器、微型发光二极管(m-led)显示器等之类的自发光显示器。
82.在根据本公开内容各个方面的显示装置100是oled显示器的情况下，每个子像素sp可包括作为发光元件的自发光的oled。在根据本公开内容各个方面的显示装置100是qd显示器的情况下，每个子像素可包括包含量子点的发光元件，量子点是自发光的半导体晶体。在根据本公开内容各个方面的显示装置100是微型led显示器的情况下，每个子像素sp可包括作为发光元件的自发光且基于无机材料的微型led。
83.图2a和图2b图解了根据本公开内容各个方面的显示装置100的子像素sp的示例性等效电路。
84.参照图2a，根据本公开内容各个方面的显示装置100的显示面板110中设置的多个子像素sp的每一个可包括发光元件ed、驱动晶体管drt、扫描晶体管sct和存储电容器cst。
85.参照图2a，发光元件ed可包括像素电极pe和公共电极ce，并且包括位于像素电极pe与公共电极ce之间的发光层el。
86.发光元件ed的像素电极pe可以是设置在每个子像素sp中的电极，公共电极ce可以是公共地设置在所有子像素sp或一些子像素sp中的电极。在此，像素电极pe可以是阳极电极，公共电极ce可以是阴极电极。在另一实施方式中，像素电极pe可以是阴极电极，公共电极ce可以是阳极电极。
87.在一个实施方式中，发光元件ed可以是有机发光二极管(oled)、发光二极管(led)、量子点发光元件等。
88.驱动晶体管drt是驱动发光元件ed的晶体管，并且可包括第一节点n1、第二节点n2、第三节点n3等。
89.驱动晶体管drt的第一节点n1可以是驱动晶体管drt的栅极节点，并且可电连接至扫描晶体管sct的源极节点或漏极节点。驱动晶体管drt的第二节点n2可以是驱动晶体管drt的源极节点或漏极节点。第二节点n2还可电连接至感测晶体管sent的源极节点或漏极节点，并且可连接至发光元件ed的像素电极pe。驱动晶体管drt的第三节点n3可电连接至提供驱动电压evdd的驱动电压线dvl。
90.扫描晶体管sct可被扫描信号scan(一种栅极信号)控制并且可连接在驱动晶体管drt的第一节点n1与数据线dl之间。换句话说，扫描晶体管sct可根据通过扫描信号线scl(一种栅极线gl)提供的扫描信号scan导通或截止，并且可控制数据线dl与驱动晶体管drt的第一节点n1之间的电连接。
91.扫描晶体管sct通过具有导通电平电压的扫描信号scan导通，将通过数据线dl提供的数据电压vdata传送至驱动晶体管drt的第一节点n1。
92.在一个实施方式中，当扫描晶体管sct是n型晶体管时，扫描信号scan的导通电平电压可以是高电平电压。在另一实施方式中，当扫描晶体管sct是p型晶体管时，扫描信号scan的导通电平电压可以是低电平电压。
93.存储电容器cst可连接在驱动晶体管drt的第一节点n1与第二节点n2之间。存储电容器cst可存储与两端之间的电压差对应的电荷量并且将两端之间的电压差保持预定帧时间。因此，相应子像素sp可在预定帧时间内发光。
94.根据本公开内容各个方面的显示装置100的显示面板110中设置的多个子像素sp的每一个可进一步包括感测晶体管sent。
95.感测晶体管sent可被感测信号sense(另一种栅极信号)控制，并且可连接在驱动晶体管drt的第二节点n2与基准电压线rvl之间。换句话说，感测晶体管sent可根据通过感测信号线senl(另一种栅极线gl)提供的感测信号sense导通或截止，并且控制基准电压线rvl与驱动晶体管drt的第二节点n2之间的电连接。
96.感测晶体管sent可通过具有导通电平电压的感测信号sense导通，并且将通过基准电压线rvl传输的基准电压vref传送至驱动晶体管drt的第二节点n2。
97.此外，感测晶体管sent可通过具有导通电平电压的感测信号sense导通，并且将驱动晶体管drt的第二节点n2处的电压传输至基准电压线rvl。
98.在一个实施方式中，当感测晶体管sent是n型晶体管时，感测信号sense的导通电平电压可以是高电平电压。在另一实施方式中，当感测晶体管sent是p型晶体管时，感测信号sense的导通电平电压可以是低电平电压。
99.当进行驱动以感测子像素sp的至少一个特征值时，可使用感测晶体管sent将驱动
晶体管drt的第二节点n2处的电压传输至基准电压线rvl的功能。在这种情况下，传输至基准电压线rvl的电压可以是用于计算子像素sp的至少一个特征值的电压或者是被反映了子像素sp的至少一个特征值的电压。
100.本文中，子像素sp的特征值可以是驱动晶体管drt或发光元件ed的特征值。驱动晶体管drt的至少一个特征值可包括驱动晶体管drt的阈值电压和/或迁移率。发光元件ed的特征值可包括发光元件ed的阈值电压。
101.驱动晶体管drt、扫描晶体管sct和感测晶体管sent可以是n型晶体管、p型晶体管或它们的组合。本文中，为了便于描述，假设驱动晶体管drt、扫描晶体管sct和感测晶体管sent是n型晶体管。
102.存储电容器cst可以是有意设计而位于驱动晶体管drt外部的外部电容器，而不是形成在驱动晶体管drt的栅极节点与源极节点(或漏极节点)之间的内部电容器，诸如寄生电容器(例如，cgs、cgd)。
103.扫描信号线scl和感测信号线senl可以是不同的栅极线gl。在一些实施方式中，扫描信号scan和感测信号sense可以是单独的栅极信号，并且一个子像素sp中的扫描晶体管sct的导通-截止时序和感测晶体管sent的导通-截止时序可以是独立的。就是说，一个子像素sp中的扫描晶体管sct的导通-截止时序和感测晶体管sent的导通-截止时序可彼此相同或不同。
104.在另一实施方式中，扫描信号线scl和感测信号线senl可以是相同的栅极线gl。就是说，一个子像素sp中的扫描晶体管sct的栅极节点和感测晶体管sent的栅极节点可连接至一条栅极线gl。在该实施方式中，扫描信号scan和感测信号sense可以是相同的栅极信号，并且一个子像素sp中的扫描晶体管sct的导通-截止时序和感测晶体管sent的导通-截止时序可相同。
105.应当理解，图2a和图2b中所示的子像素结构仅仅是为了便于描述的可能的子像素结构的示例，本公开内容的实施方式可根据需要以任意各种结构实现。例如，子像素sp可进一步包括至少一个晶体管和/或至少一个电容器。
106.此外，尽管假设显示装置100是自发光显示装置对图2a和图2b中的子像素结构进行了描述，但当显示装置100是液晶显示器时，每个子像素sp可包括晶体管、像素电极等。
107.图3图解了根据本公开内容各个方面的显示装置100的示例性系统实现方案。
108.参照图3，显示装置100可包括显示图像的显示区域da和不显示图像的非显示区域nda。
109.参照图3，当数据驱动电路120包括一个或多个源极驱动器集成电路sdic并且以膜上芯片(cof)方式实现时，每个源极驱动器集成电路sdic可安装在与显示面板110的非显示区域nda连接的电路膜sf上。
110.参照图3，栅极驱动电路130可以以面板内栅极(gip)方式实现。在该实施方式中，栅极驱动电路130可位于显示面板110的非显示区域nda中。在另一实施方式中，与图3中所示不同，栅极驱动电路130可以以膜上芯片(cof)方式实现。
111.显示装置100可包括：用于一个或更多个源极驱动器集成电路sdic与其他装置、部件等之间的电路连接的至少一个源极印刷电路板spcb；和其上安装有控制部件以及各种电子器件或部件的控制印刷电路板cpcb。
112.其上安装有源极驱动器集成电路sdic的电路膜sf可连接到至少一个源极印刷电路板spcb。就是说，其上安装有源极驱动器集成电路sdic的电路膜sf的一侧可电连接至显示面板110并且其另一侧可电连接至源极印刷电路板spcb。
113.控制器140和电源管理集成电路pmic 310可安装在控制印刷电路板cpcb上。控制器140可进行与显示面板110的驱动相关的整体控制功能并且控制数据驱动电路120和栅极驱动电路130的操作。电源管理集成电路310可给数据驱动电路120和栅极驱动电路130提供各种电压或电流或者控制要提供的各种电压或电流。
114.可通过至少一个连接电缆cbl执行至少一个源极印刷电路板spcb与控制印刷电路板cpcb之间的电路连接。连接电缆cbl例如可以是柔性印刷电路fpc、柔性扁平电缆ffc等。
115.至少一个源极印刷电路板spcb和控制印刷电路板cpcb可集成而实现为一个印刷电路板。
116.根据本公开内容各个方面的显示装置100可进一步包括用于调节电压电平的电平转换器300。在一个实施方式中，电平转换器300可设置在控制印刷电路板cpcb或源极印刷电路板spcb上。
117.在根据本公开内容各个方面的显示装置100中，电平转换器300可给栅极驱动电路130提供栅极驱动所需的信号。在一个实施方式中，电平转换器300可给栅极驱动电路130提供多个时钟信号。因此，栅极驱动电路130可基于从电平转换器300输入的多个时钟信号给多条栅极线gl提供多个栅极信号。多条栅极线gl可将栅极信号传送至设置在基板sub的显示区域da中的子像素sp。
118.图4是根据本公开内容各个方面的显示装置100的栅极驱动电路130的框图。
119.参照图4，根据本公开内容各个方面的显示装置100中包括的栅极驱动电路130可以是能够驱动设置在显示面板110上的多条栅极线gl、使用多个时钟信号产生多个栅极信号并且将产生的栅极信号提供至多条栅极线gl的电路。
120.栅极驱动电路130可包括：第一栅极驱动电路gdc1，第一栅极驱动电路gdc1使用第一时钟信号组csg1输出m个栅极信号；和第二栅极驱动电路gdc2，第二栅极驱动电路gdc2使用与第一时钟信号组csg1不同的第二时钟信号组csg2输出m个栅极信号，其中m是2或更大的自然数。
121.第一时钟信号组csg1和第二时钟信号组csg2的每一个可包括m个时钟信号，其中m是2或更大的自然数。
122.第一栅极驱动电路gdc1和第二栅极驱动电路gdc2可以是产生并输出图2a和图2b的子像素结构中的扫描信号scan的电路。因此，从第一栅极驱动电路gdc1和第二栅极驱动电路gdc2的每一个输出的m个栅极信号可以是扫描信号scan。
123.在另一实施方式中，第一栅极驱动电路gdc1和第二栅极驱动电路gdc2可以是产生并输出图2b的子像素结构中的感测信号sense的电路。因此，从第一栅极驱动电路gdc1和第二栅极驱动电路gdc2的每一个输出的m个栅极信号可以是感测信号sense。
124.第一栅极驱动电路gdc1可包括m个第一输出缓冲器电路。m个第一输出缓冲器电路可与m条栅极线gl对应电连接。m个第一输出缓冲器电路可给m条栅极线gl输出m个栅极信号。m个第一输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管。
125.第二栅极驱动电路gdc2可包括m个第二输出缓冲器电路。m个第二输出缓冲器电路
可与m条栅极线gl对应电连接。m个第二输出缓冲器电路可给m条栅极线gl输出m个栅极信号。m个第二输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管。
126.在一些实施方式中，栅极驱动电路130可具有其中以m个输出缓冲器电路为基准共享一个q节点的q节点共享结构、以及其中以m个输出缓冲器电路为基准共享一个qb节点的qb节点共享结构。通过q节点共享结构和/或qb节点共享结构可减小显示面板110的边框区域(非显示区域nda)的尺寸。在此，m表示共享一个q节点的输出缓冲器电路的数量，并且可表示输出缓冲器电路共享一个q节点的基准或者输出缓冲器电路共享一个q节点的大小。
127.第一栅极驱动电路gdc1可具有一个第一q节点和一个第一qb节点。第一栅极驱动电路gdc1中包括的m个第一输出缓冲器电路中包括的各个上拉晶体管的栅极节点可共享一个第一q节点。第一栅极驱动电路gdc1中包括的m个第一输出缓冲器电路中包括的各个下拉晶体管的栅极节点可共享一个第一qb节点。
128.第二栅极驱动电路gdc2可包括m个第二输出缓冲器电路。m个第二输出缓冲器电路可与m条栅极线gl对应电连接。m个第二输出缓冲器电路可给m条栅极线gl输出m个栅极信号。m个第二输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管。
129.第二栅极驱动电路gdc2可具有一个第二q节点和一个第二qb节点。第二栅极驱动电路gdc2中包括的m个第二输出缓冲器电路中包括的各个上拉晶体管的栅极节点可共享一个第二q节点。第二栅极驱动电路gdc2中包括的m个第二输出缓冲器电路中包括的各个下拉晶体管的栅极节点可共享一个第二qb节点。
130.此外，在一些实施方式中，栅极驱动电路130可执行重叠栅极驱动(overlap gate driving)，从而通过增加每个子像素中的不足的充电时间来提高图像质量。
131.当栅极驱动电路130执行重叠栅极驱动时，栅极驱动电路130可输出具有比一个水平时段(1h)更长的导通电平电压持续时间的栅极信号。此外，从栅极驱动电路130输出的栅极信号中的一个栅极信号的导通电平电压持续时间可与另一栅极信号的导通电平电压持续时间部分重叠。
132.例如，在一些实施方式中，当栅极驱动电路130执行2h重叠栅极驱动时，每个栅极信号的导通电平电压持续时间可具有2h的时段。此外，一个栅极信号的对应于导通电平电压持续时间的后半部分的1h时段可与另一个栅极信号的对应于导通电平电压持续时间的前半部分的1h时段重叠。
133.在一些实施方式中，当栅极驱动电路130执行3h重叠栅极驱动时，每个栅极信号的导通电平电压持续时间可具有3h的时段。此外，一个栅极信号的对应于导通电平电压持续时间的后半部分的2h时段可与另一个栅极信号的对应于导通电平电压持续时间的前半部分的2h时段重叠。下文中，将再次参照图5、图6a和图6b描述上面简要描述的q节点共享结构和重叠栅极驱动。
134.图5图解了根据本公开内容各个方面的显示装置100中包括的具有第一时钟输入结构的栅极驱动电路130。图5图解了m＝4情况下的示例。图6a图解了当使用图5的栅极驱动电路130时输入至第一栅极驱动电路gdc1的四个时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))、以及第一栅极驱动电路gdc1的q节点处的电压波动。图6b图解了当使用图5的栅极驱动电路130时从第一栅极驱动电路gdc1输出的四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))。
135.参照图5，第一栅极驱动电路gdc1可使用第一时钟信号组csg1中包括的四个(m＝4)时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))输出四个(m＝4)栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))。第二栅极驱动电路gdc2可使用第二时钟信号组csg2中包括的四个(m＝4)时钟信号(clk(n 5)、clk(n 6)、clk(n 7)和clk(n 8))输出四个(m＝4)栅极信号(g(n 5)、g(n 6)、g(n 7)和g(n 8))。
136.第一栅极驱动电路gdc1可包括四个(m＝4)第一输出缓冲器电路。四个第一输出缓冲器电路可与四条(m＝4)栅极线对应电连接。四个第一输出缓冲器电路可将四个(m＝4)栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))输出至四条栅极线gl。四个第一输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管。
137.第二栅极驱动电路gdc2可包括四个第二输出缓冲器电路。四个第二输出缓冲器电路可与四条栅极线对应电连接。四个第二输出缓冲器电路可将四个栅极信号(g(n 5)、g(n 6)、g(n 7)和g(n 8))输出至四条栅极线gl。四个第二输出缓冲器电路的每一个可包括上拉晶体管和下拉晶体管。
138.参照图5和图6a，第一栅极驱动电路gdc1中的四个第一输出缓冲器电路可共享一个q节点和一个qb节点。
139.第一栅极驱动电路gdc1中包括的四个第一输出缓冲器电路中包括的各个上拉晶体管的栅极节点可共享一个q节点。第一栅极驱动电路gdc1中包括的四个第一输出缓冲器电路中包括的各个下拉晶体管的栅极节点可共享一个qb节点。
140.参照图5、图6a和图6b，例如，当第一栅极驱动电路gdc1执行2h重叠栅极驱动时，第一栅极驱动电路gdc1可接收具有对应于2h时段的高电平电压持续时间的四个时钟信号clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4)，并且输出具有对应于2h时段的导通电平电压持续时间的四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))。
141.四个时钟信号clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4)的各个高电平电压持续时间可重叠预定时段(例如，1h)。进而，四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))的各个导通电平电压持续时间可重叠预定时段(例如，1h)。
142.参照图5和图6a，第一栅极驱动电路gdc1可顺序地接收各个高电平电压持续时间部分重叠的四个(m＝4)时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))。同样，第二栅极驱动电路gdc2可顺序地接收各个高电平电压持续时间部分重叠的四个(m＝4)时钟信号(clk(n 5)、clk(n 6)、clk(n 7)和clk(n 8))。这种顺序时钟输入结构被称为第一时钟输入结构。
143.参照图6a，由于第一栅极驱动电路gdc1具有q节点共享结构并且执行重叠栅极驱动，所以被四个输出缓冲器电路共享的一个q节点会大大经历四个时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))的电压波动(上升和下降)，因此在四个时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))中的第一时钟信号(clk(n 1))上升之后且在最后一个时钟信号(clk(n 4))下降之前的时段期间，在一个q节点处会产生阶梯状电压波动。
144.参照图6b，由于q节点共享结构和重叠栅极驱动引起的q节点处的电压波动特性会导致发生四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))的各个输出特性之间的差异。
145.参照图6b，在四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))之中，基于首先上升至高电平电压的第(n 1)时钟信号clk(n 1)输出的第(n 1)栅极信号g(n 1)具有最长的
上升时间(上升时段)。就是说，在四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))之中，基于首先上升至高电平电压的第(n 1)时钟信号clk(n 1)输出的第(n 1)栅极信号g(n 1)具有最差的上升特性。
146.参照图6b，在四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))之中，基于最后下降至低电平电压的第(n 4)时钟信号clk(n 4)输出的第(n 4)栅极信号g(n 4)具有最长的下降时间(下降时段)。就是说，在四个栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))之中，基于最后下降至低电平电压的第(n 4)时钟信号clk(n 4)输出的第(n 4)栅极信号g(n 4)具有最差的下降特性。
147.这种栅极信号输出特性差异(上升特性差异和下降特性差异)会导致在发生差异的点处在显示装置100的屏幕上看到异常水平线的图像异常情况。
148.对于第二栅极驱动电路gdc2来说，大同小异，也会重复上面为了便于描述而参照图6a和图6b描述的对于第一栅极驱动电路gdc1的操作和图像异常情况。
149.由于q节点共享结构和重叠栅极驱动引起的q节点电压波动特性以及最终导致的栅极信号输出特性差异(上升特性差异和下降特性差异)归因于第一时钟输入结构(即，顺序时钟输入结构)。
150.下文中，为了解决该问题，将描述第二时钟输入结构、使用该第二时钟输入结构的栅极驱动电路130和包括该栅极驱动电路130的显示装置100，即使当执行q节点共享结构和重叠栅极驱动时，该第二时钟输入结构也能够减小这种栅极信号输出特性差异(上升特性差异和下降特性差异)。
151.图7a图解了根据本公开内容各个方面的显示装置100中包括的具有第二时钟输入结构的栅极驱动电路130。图7b图解了输入至图7a中所示的栅极驱动电路130的时钟信号。图8更详细地图解了图7a中所示的栅极驱动电路130。
152.参照图7a，根据本公开内容各个方面的显示装置100中包括的具有第二时钟输入结构的栅极驱动电路130可包括：第一栅极驱动电路gdc1，第一栅极驱动电路gdc1能够使用第一时钟信号组csg1输出m个栅极信号(g(n 1)、g(n k)、
…
、g(n a))；和第二栅极驱动电路gdc2，第二栅极驱动电路gdc2能够使用与第一时钟信号组csg1不同的第二时钟信号组csg2输出m个栅极信号(g(n 2)、g(n k 1)、
…
、g(n a 1))，其中n是任意整数，m是2或更大的自然数。在此，a表示初始项为1且公差为(k-1)(即，增加(k-1))的等差数列的第m项的值，由1 (m-1)(k-1)给出。(k-1)不是1且为大于等于2的自然数。第二时钟输入结构也被称为非顺序时钟输入结构。
153.参照图7a，在第二时钟输入结构中，输入至第一栅极驱动电路gdc1的第一时钟信号组csg1可包括m个时钟信号(clk(n 1)、clk(n k)、
…
、clk(n a))，并且输入至第二栅极驱动电路gdc2的第二时钟信号组csg2可包括m个时钟信号(clk(n 2)、clk(n k 1)、
…
、clk(n a 1))。另外，在图5的第一时钟输入结构中，输入至第一栅极驱动电路gdc1的第一时钟信号组csg1可包括四个(m＝4)顺序的时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))，并且输入至第二栅极驱动电路gdc2的第二时钟信号组csg2可包括四个(m＝4)顺序的时钟信号(clk(n 5)、clk(n 6)、clk(n 7)和clk(n 8))。
154.如上所述，在第二时钟输入结构中输入至第一栅极驱动电路gdc1的第一时钟信号组csg1中包括的时钟信号可与在第一时钟输入结构中输入至第一栅极驱动电路gdc1的第
一时钟信号组csg1中包括的时钟信号彼此不同。同样，在第二时钟输入结构中输入至第二栅极驱动电路gdc2的第二时钟信号组csg2中包括的时钟信号可与在第一时钟输入结构中输入至第二栅极驱动电路gdc2的第二时钟信号组csg2中包括的时钟信号彼此不同。在此，第一时钟信号组csg1中的“第一”和第二时钟信号组csg2中的“第二”可分别对应于第一栅极驱动电路gdc1中的“第一”和第二栅极驱动电路gdc2中的“第二”。
155.包括第一时钟信号组csg1中包括的m个时钟信号(clk(n 1)、clk(n k)、
…
、clk(n a))和第二时钟信号组csg2中包括的m个时钟信号(clk(n 2)、clk(n k 1)、
…
、clk(n a 1))的2m个时钟信号可在彼此不同的时序具有高电平电压持续时间。就是说，所有2m个时钟信号可以是不同的时钟信号。
156.参照图8，第一栅极驱动电路gdc1可包括：能够接收m个时钟信号(clk(n 1)、clk(n k)、
…
、clk(n a))并且输出m个栅极信号(g(n 1)、g(n k)、
…
、g(n a))的m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)；以及能够控制m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)的第一控制电路510。
157.第一控制电路510可接收起始信号vst、复位信号rst等，并且控制m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)的操作。
158.参照图8，第二栅极驱动电路gdc2可包括：能够接收m个时钟信号(clk(n 2)、clk(n k 1)、
…
、clk(n a 1))并且输出m个栅极信号(g(n 2)、g(n k 1)、
…
、g(n a 1))的m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)；以及能够控制m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)的第二控制电路520。
159.第二控制电路520可接收起始信号vst、复位信号rst等，并且控制m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)的操作。
160.参照图8，m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)的每一个可包括上拉晶体管tu1和下拉晶体管td1。上拉晶体管tu1和下拉晶体管td1可串联连接在被施加相应时钟信号的节点与被施加基础电压gvss0的节点之间。上拉晶体管tu1和下拉晶体管td1连接的点是与相应栅极线连接并且输出相应栅极信号的点。m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)中包括的各个上拉晶体管tu1的所有栅极节点可电连接至一个第一q节点q1，并且m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)中包括的各个下拉晶体管td1的所有栅极节点可电连接至一个第一qb节点qb1。
161.参照图8，m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)的每一个可包括上拉晶体管tu2和下拉晶体管td2。上拉晶体管tu2和下拉晶体管td2可串联连接在被施加相应时钟信号的节点与被施加基础电压gvss0的节点之间。上拉晶体管tu2和下拉晶体管td2连接的点是与相应栅极线连接并且输出相应栅极信号的点。m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)中包括的各个上拉晶体管tu2的所有栅极节点可电连接至一个第二q节点q2，并且m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)中包括的各个下拉晶体管td2的所有栅极节点可电连接至一个第二qb节点qb2。
162.参照图8，输入至第一栅极驱动电路gdc1的m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)的m个时钟信号(clk(n 1)、clk(n k)、
…
、clk(n a))可包括第(n 1)时钟信号clk(n 1)和第(n k)时钟信号clk(n k)。
163.参照图8，输入至第二栅极驱动电路gdc2的m个第二输出缓冲器电路(gbuf21、
gbuf22、
…
、gbuf2m)的m个时钟信号(clk(n 2)、clk(n k 1)、
…
、clk(n a 1))可包括第(n 2)时钟信号clk(n 2)和第(n k 1)时钟信号clk(n k 1)。在此，n是任意整数，k是3或更大的自然数。
164.参照图7b，栅极驱动电路130可执行(k-1)h重叠栅极驱动。结果，输入至第一栅极驱动电路gdc1的第(n 1)时钟信号clk(n 1)的高电平电压持续时间与输入至第二栅极驱动电路gdc2的第(n 2)时钟信号clk(n 2)的高电平电压持续时间可彼此部分重叠。输入至第一栅极驱动电路gdc1的第(n k)时钟信号clk(n k)的高电平电压持续时间与输入至第二栅极驱动电路gdc2的第(n k 1)时钟信号clk(n k 1)的高电平电压持续时间可彼此部分重叠。
165.参照图7b，输入至第一栅极驱动电路gdc1的m个第一输出缓冲器电路(gbuf11、gbuf12、
…
、gbuf1m)的m个时钟信号(clk(n 1)、clk(n k)、
…
、clk(n a))的各个高电平电压持续时间可彼此不重叠。同样，输入至第二栅极驱动电路gdc2的m个第二输出缓冲器电路(gbuf21、gbuf22、
…
、gbuf2m)的m个时钟信号(clk(n 2)、clk(n k 1)、
…
、clk(n a 1))的各个高电平电压持续时间可彼此不重叠。
166.例如，第(n 1)时钟信号clk(n 1)的高电平电压持续时间与第(n k)时钟信号clk(n k)的高电平电压持续时间可彼此不重叠。此外，第(n 2)时钟信号clk(n 2)的高电平电压持续时间与第(n k 1)时钟信号clk(n k 1)的高电平电压持续时间可彼此不重叠。
167.参照图7a、图7b和图8，第一栅极驱动电路可基于第(n 1)时钟信号clk(n 1)输出第(n 1)栅极信号g(n 1)，并且基于第(n k)时钟信号clk(n k)输出第(n k)栅极信号g(n k)。第二栅极驱动电路可基于第(n 2)时钟信号clk(n 2)输出第(n 2)栅极信号g(n 2)，并且基于第(n k 1)时钟信号clk(n k 1)输出第(n k 1)栅极信号g(n k 1)。
168.参照图7b，第(n 1)栅极信号g(n 1)的导通电平电压持续时间可与第(n 2)栅极信号g(n 2)的导通电平电压持续时间部分重叠。相比之下，第(n 1)栅极信号g(n 1)的导通电平电压持续时间可与第(n k)栅极信号g(n k)的导通电平电压持续时间不重叠。
169.参照图7b，第(n 2)栅极信号g(n 2)的导通电平电压持续时间可与第(n 1)栅极信号g(n 1)的导通电平电压持续时间部分重叠。相比之下，第(n 2)栅极信号g(n 2)的导通电平电压持续时间可与第(n k 1)栅极信号g(n k 1)的导通电平电压持续时间不重叠。
170.在上面的描述中，m可以是共享一个第一q节点的第一输出缓冲器电路的数量、或者其栅极节点公共地连接至一个第一q节点的上拉晶体管的数量。此外，m可以是共享一个第二q节点的第二输出缓冲器电路的数量、或者其栅极节点公共地连接至一个第二q节点的上拉晶体管的数量。
171.在上面的描述中，k与每个时钟信号的高电平电压持续时间的长度成比例，并且通过将一个水平时段h与(k-1)相乘获得的值等于每个时钟信号的高电平电压持续时间的长度((k-1)*h)。例如，k可以是3、4、5等，每个时钟信号的高电平电压持续时间可具有2h、3h、4h等的长度。下文中，将在m＝4且k＝3的情况下描述具有第二时钟输入结构的栅极驱动电路130。
172.图9图解了图7a中所示的栅极驱动电路130的示例。图10更详细地图解了图9中所示的栅极驱动电路130。图11a图解了当使用图9中所示的栅极驱动电路130时输入至第一栅极驱动电路gdc1的四个时钟信号、以及第一栅极驱动电路gdc1的q1节点处的电压波动。图
11b图解了当使用图9中所示的栅极驱动电路130时从第一栅极驱动电路gdc1输出的四个栅极信号。图11c图解了当使用图9中所示的栅极驱动电路130时输入至第二栅极驱动电路gdc2的四个时钟信号、以及第二栅极驱动电路gdc2的q2节点处的电压波动。图11d图解了当使用图9中所示的栅极驱动电路130时从第二栅极驱动电路gdc2输出的四个栅极信号。图9至图11d是在k＝3且m＝4的情况下栅极驱动电路130的示例。在此，k＝3是指执行2h重叠栅极驱动，m＝4是指共享q节点的输出缓冲器电路的数量为4。
173.参照图9和图10，在m＝4且k＝3的情况下，第一栅极驱动电路gdc1中包括的四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)可包括：能够接收第(n 1)时钟信号clk(n 1)并且基于第(n 1)时钟信号clk(n 1)输出第(n 1)栅极信号g(n 1)的第一输出缓冲器电路gbuf11；能够接收第(n 3)时钟信号clk(n 3)并且基于第(n 3)时钟信号clk(n 3)输出第(n 3)栅极信号g(n 3)的第一输出缓冲器电路gbuf12；能够接收第(n 5)时钟信号clk(n 5)并且基于第(n 5)时钟信号clk(n 5)输出第(n 5)栅极信号g(n 5)的第一输出缓冲器电路gbuf13；和能够接收第(n 7)时钟信号clk(n 7)并且基于第(n 7)时钟信号clk(n 7)输出第(n 7)栅极信号g(n 7)的第一输出缓冲器电路gbuf14。
174.参照图10，四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)的每一个可包括上拉晶体管tu1和下拉晶体管td1。上拉晶体管tu1和下拉晶体管td1可串联连接在被施加相应时钟信号的节点与被施加基础电压gvss0的节点之间。上拉晶体管tu1和下拉晶体管td1连接的点是与相应栅极线连接并且输出相应栅极信号的点。四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)中包括的各个上拉晶体管tu1的所有栅极节点可电连接至一个第一q节点q1，并且四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)中包括的各个下拉晶体管td1的所有栅极节点可电连接至一个第一qb节点qb1。
175.参照图10，第一控制电路510可接收起始信号vst、复位信号rst等，并且控制四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)的操作。
176.参照图9和图10，在m＝4且k＝3的情况下，第二栅极驱动电路gdc2中包括的四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)可包括：能够接收第(n 2)时钟信号clk(n 2)并且基于第(n 2)时钟信号clk(n 2)输出第(n 2)栅极信号g(n 2)的第二输出缓冲器电路gbuf21；能够接收第(n 4)时钟信号clk(n 4)并且基于第(n 4)时钟信号clk(n 4)输出第(n 4)栅极信号g(n 4)的第二输出缓冲器电路gbuf22；能够接收第(n 6)时钟信号clk(n 6)并且基于第(n 6)时钟信号clk(n 6)输出第(n 6)栅极信号g(n 6)的第二输出缓冲器电路gbuf23；和能够接收第(n 8)时钟信号clk(n 8)并且基于第(n 8)时钟信号clk(n 8)输出第(n 8)栅极信号g(n 8)的第二输出缓冲器电路gbuf24。
177.参照图10，四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)的每一个可包括上拉晶体管tu2和下拉晶体管td2。上拉晶体管tu2和下拉晶体管td2可串联连接在被施加相应时钟信号的节点与被施加基础电压gvss0的节点之间。上拉晶体管tu2和下拉晶体管td2连接的点是与相应栅极线连接并且输出相应栅极信号的点。四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)中包括的各个上拉晶体管tu2的所有栅极节点可电连接至一个第二q节点q2，并且四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)中包括的各个下拉晶体管td2的所有栅极节点可电连接至一个第二qb节点qb2。
178.参照图10，第二控制电路520可接收起始信号vst、复位信号rst等，并且控制四个
第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)的操作。
179.参照图11a，第一栅极驱动电路gdc1具有第二时钟输入结构。因此，即使当输入至第一栅极驱动电路gdc1中包括的四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)的第(n 1)时钟信号clk(n 1)、第(n 3)时钟信号clk(n 3)、第(n 5)时钟信号clk(n 5)和第(n 7)时钟信号clk(n 7)的高电平电压持续时间具有2h时段时，各个高电平电压持续时间也可彼此不重叠。
180.因此，被四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)共享的第一q节点q1不会显著经历四个时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))的各个电压波动(上升和下降)。就是说，第一q节点q1的电压可随着四个时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))中的第一时钟信号clk(n 1)上升而上升，并且第一q节点q1的电压可随着四个时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))中的最后一个时钟信号clk(n 7)下降而下降。在第一时钟信号clk(n 1)的上升时间与最后一个时钟信号clk(n 7)的下降时间之间的时段期间，第一q节点q1保持恒定电压，因而不会差生诸如阶梯状电压波动之类的较大电压波动。
181.因此，参照图11b，从第一栅极驱动电路gdc1中包括的四个第一输出缓冲器电路(gbuf11、gbuf12、gbuf13和gbuf14)输出的四个栅极信号(g(n 1)、g(n 3)、g(n 5)和g(n 7))的各个上升特性(上升时段)和下降特性(下降时段)可彼此大致或几乎相同或者相似。就是说，尽管第一栅极驱动电路gdc1执行重叠栅极驱动并且具有q节点共享结构，但应用于第一栅极驱动电路gdc1的第二时钟输入结构能够使栅极信号的输出特性差异(上升特性差异和下降特性差异)减小。
182.参照图11c，第二栅极驱动电路gdc2具有第二时钟输入结构。因此，即使当输入至第二栅极驱动电路gdc2中包括的四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)的第(n 2)时钟信号clk(n 2)、第(n 4)时钟信号clk(n 4)、第(n 6)时钟信号clk(n 6)和第(n 8)时钟信号clk(n 8)的高电平电压持续时间具有2h时段时，各个高电平电压持续时间也可彼此不重叠。
183.因此，被四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)共享的第二q节点q2不会显著经历四个时钟信号(clk(n 2)、clk(n 4)、clk(n 6)和clk(n 8))的各个电压波动。就是说，在四个时钟信号(clk(n 2)、clk(n 4)、clk(n 6)和clk(n 8))中的第一时钟信号clk(n 2)上升之后且在最后一个时钟信号clk(n 8)下降之前的时段期间，被四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)共享的第二q节点q2处几乎不会产生阶梯状电压波动。
184.因此，参照图11d，从第二栅极驱动电路gdc2中包括的四个第二输出缓冲器电路(gbuf21、gbuf22、gbuf23和gbuf24)输出的四个栅极信号(g(n 2)、g(n 4)、g(n 6)和g(n 8))的各个上升特性(上升时段)和下降特性(下降时段)可彼此大致或几乎相同或者相似。就是说，尽管第二栅极驱动电路gdc2执行重叠栅极驱动并且具有q节点共享结构，但应用于第二栅极驱动电路gdc2的第二时钟输入结构能够使栅极信号的输出特性差异(上升特性差异和下降特性差异)减小。
185.图12图解了根据本公开内容各个方面的显示装置100的栅极驱动电路130具有第一时钟输入结构和第二时钟输入结构的各个情况(情况1和情况2)。
186.参照图12，当第一栅极驱动电路gdc1具有第一时钟输入结构时(情况1)，第一栅极驱动电路gdc1可接收四个顺序的时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))。
187.当定义重叠栅极驱动的特性的k为3时，输入至第一栅极驱动电路gdc1的四个时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))的各个高电平电压持续时间具有2h的时段。第(n 1)时钟信号clk(n 1)的高电平电压持续时间与第(n 2)时钟信号clk(n 2)的高电平电压持续时间可部分重叠，第(n 2)时钟信号clk(n 2)的高电平电压持续时间与第(n 3)时钟信号clk(n 3)的高电平电压持续时间可部分重叠，并且第(n 3)时钟信号clk(n 3)的高电平电压持续时间与第(n 4)时钟信号clk(n 4)的高电平电压持续时间可部分重叠。
188.当栅极驱动电路130具有第一时钟输入结构时(情况1)，第一栅极驱动电路gdc1中的第一q节点q1可显著经历其各个高电平电压持续时间彼此部分重叠的四个时钟信号(clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))。因此，这可导致严重产生电压波动，进而导致相应的栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))的输出特性的差异增加。
189.参照图12，当第一栅极驱动电路gdc1具有第二时钟输入结构时(情况2)，第一栅极驱动电路gdc1可接收四个非顺序的时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))。在此，时钟信号(例如，clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))的非顺序是指，时钟信号(例如，clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))的各个高电平电压持续时间的开始时间(上升时间)之间的时间段不具有1h的时段。相比之下，图6a中的时钟信号(例如，clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))定义为是顺序的，这可指，时钟信号(例如，clk(n 1)、clk(n 2)、clk(n 3)和clk(n 4))的开始时间(上升时间)之间的时间段具有1h的时段。
190.当定义重叠栅极驱动的特性的k为3时，输入至第一栅极驱动电路gdc1的四个时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))的各个高电平电压持续时间具有2h的时段并且彼此不重叠。
191.当栅极驱动电路130具有第二时钟输入结构时(情况2)，第一栅极驱动电路gdc1中的第一q节点q1不会显著经历其各个高电平电压持续时间彼此不重叠的四个时钟信号(clk(n 1)、clk(n 3)、clk(n 5)和clk(n 7))。因此，可减小相应的栅极信号(g(n 1)、g(n 2)、g(n 3)和g(n 4))的输出特性的差异。
192.图13图解了图10中所示的栅极驱动电路130的示例性实现方案。
193.图13图解了对图10的栅极驱动电路130进行部分修改而得到的构造，因而为了便于描述，将省略相同元件和操作的描述。
194.参照图13，第一栅极驱动电路gdc1可进一步包括能够接收第(n 1)进位时钟信号crclk(n 1)并且输出进位信号c(n 1)的第一进位输出缓冲器电路cbuf1，第二栅极驱动电路gdc2可进一步包括能够接收第(n 2)进位时钟信号crclk(n 2)并且输出进位信号c(n 2)的第二进位输出缓冲器电路cbuf2。
195.第一进位输出缓冲器电路cbuf1可包括串联连接在输入第(n 1)进位时钟信号crclk(n 1)的节点与被施加基础电压gvss2的节点之间的上拉晶体管tuc1和下拉晶体管tdc1。第二进位输出缓冲器电路cbuf2可包括串联连接在输入第(n 2)进位时钟信号crclk(n 2)的节点与被施加基础电压gvss2的节点之间的上拉晶体管tuc2和下拉晶体管tdc2。
196.参照图13，电容器cap_gs和cap_cr可连接在上拉晶体管(tu1、tuc1、tu2和tuc2)的栅极节点与源极节点(输出栅极信号或进位信号的节点)之间。
197.下文中，将描述从图9和图10的栅极驱动电路130输出的栅极信号(g(n 1)至g(n 8))如何提供至栅极线(gl(n 1)至gl(n 8))。就是说，将描述图10中的其中八个输出缓冲器电路(gbuf11、gbuf12、gbuf13、gbuf14、gbuf21、gbuf22、gbuf23和gbuf24)与八条栅极线(gl(n 1)至gl(n 8))连接的结构。
198.图14示意性图解了图10中所示的栅极驱动电路130。图15和图16图解了图14的栅极驱动电路与设置在显示区域中的栅极线(gl(n 1)至gl(n 8))之间的连接结构。
199.参照图15，第(n 1)栅极信号g(n 1)、第(n 3)栅极信号g(n 3)、第(n 5)栅极信号g(n 5)和第(n 7)栅极信号g(n 7)可分别施加至第(n 1)栅极线gl(n 1)、第(n 3)栅极线gl(n 3)、第(n 5)栅极线gl(n 5)和第(n 7)栅极线gl(n 7)。
200.参照图15，第(n 2)栅极信号g(n 2)、第(n 4)栅极信号g(n 4)、第(n 6)栅极信号g(n 6)和第(n 8)栅极信号g(n 8)可分别施加至第(n 2)栅极线gl(n 2)、第(n 4)栅极线gl(n 4)、第(n 6)栅极线gl(n 6)和第(n 8)栅极线gl(n 8)。
201.参照图15，由于从栅极驱动电路130输出栅极信号(g(n 1)至g(n 8))的顺序与栅极线(gl(n 1)至gl(n 8))布置的顺序不是一致的，所以需要在栅极驱动电路130中包括的第一栅极驱动电路gdc1和第二栅极驱动电路gdc2与显示面板110的显示区域da之间设置一条或多条单独的连接线cl。
202.为此，显示面板110可包括下述连接线中的至少一条：连接在输出第(n 1)栅极信号g(n 1)的第一输出缓冲器gbuf11与设置在显示面板110中的第(n 1)栅极线gl(n 1)之间的连接线cl、连接在输出第(n 3)栅极信号g(n 3)的第一输出缓冲器gbuf12与设置在显示面板110中的第(n 3)栅极线gl(n 3)之间的连接线cl、连接在输出第(n 5)栅极信号g(n 5)的第一输出缓冲器gbuf13与设置在显示面板110中的第(n 5)栅极线gl(n 5)之间的连接线cl、连接在输出第(n 7)栅极信号g(n 7)的第一输出缓冲器gbuf14与设置在显示面板110中的第(n 7)栅极线gl(n 7)之间的连接线cl、连接在输出第(n 2)栅极信号g(n 2)的第二输出缓冲器gbuf21与设置在显示面板110中的第(n 2)栅极线gl(n 2)之间的连接线cl、连接在输出第(n 4)栅极信号g(n 4)的第二输出缓冲器gbuf22与设置在显示面板110中的第(n 4)栅极线gl(n 4)之间的连接线cl、连接在输出第(n 6)栅极信号g(n 6)的第二输出缓冲器gbuf23与设置在显示面板110中的第(n 6)栅极线gl(n 6)之间的连接线cl、和连接在输出第(n 8)栅极信号g(n 8)的第二输出缓冲器gbuf24与设置在显示面板110中的第(n 8)栅极线gl(n 8)之间的连接线cl。
203.根据图15的连接结构，尽管具有需要单独连接线cl的缺点，但提供了可根据栅极线(gl(n 1)至gl(n 8))顺序地执行数据驱动的优点。
204.参照图16，在k＝3的情况下，第(n 1)栅极信号g(n 1)、第(n 3)栅极信号g(n 3)、第(n 2)栅极信号g(n 2)和第(n 4)栅极信号g(n 4)可分别施加至第(n 1)栅极线gl(n 1)、第(n 2)栅极线gl(n 2)、第(n 1 m)栅极线和第(n 2 m)栅极线。
205.如图16中所示，在k＝3且m＝4的情况下，第(n 1)栅极信号g(n 1)、第(n 3)栅极信号g(n 3)、第(n 5)栅极信号g(n 5)、第(n 7)栅极信号g(n 7)、第(n 2)栅极信号g(n 2)、第(n 4)栅极信号g(n 4)、第(n 6)栅极信号g(n 6)和第(n 8)栅极信号g(n 8)可分别施加至第(n 1)栅极线gl(n 1)、第(n 2)栅极线gl(n 2)、第(n 3)栅极线gl(n 3)、第(n 4)栅极线gl(n 4)、第(n 5)栅极线gl(n 5)、第(n 6)栅极线gl(n 6)、第(n 7)栅极线gl(n 7)和第(n
8)栅极线gl(n 8)。
206.如上所述，从栅极驱动电路130输出栅极信号(g(n 1)至g(n 8))的顺序与栅极线(gl(n 1)至gl(n 8))布置的顺序是一致的。因此，栅极驱动电路130的输出部可直接连接至设置在显示面板110的显示区域da中的栅极线(gl(n 1)至gl(n 8))而不用单独的连接线。因而，可简化显示面板110的布局。
207.图17图解了图7a中所示的栅极驱动电路130的示例。在图17的示例中，与图9中的构造不同，采用k＝4。然而，如下面所述，应当理解，除了k＝4以外，还可应用各种k。同样，可使用各种m。
208.参照图17，在k＝4且m＝4的情况下，第一栅极驱动电路gdc1可包括能够接收第一时钟信号组csg1中包括的四个时钟信号(clk(n 1)、clk(n 4)、clk(n 7)和clk(n 10))并且输出四个栅极信号(g(n 1)、g(n 4)、g(n 7)和g(n 10))的四个第一输出缓冲器电路。第二栅极驱动电路gdc2可包括能够接收第二时钟信号组csg2中包括的四个时钟信号(clk(n 2)、clk(n 5)、clk(n 8)和clk(n 11))并且输出四个栅极信号(g(n 2)、g(n 5)、g(n 8)和g(n 11))的四个第二输出缓冲器电路。
209.参照图17，第一栅极驱动电路gdc1具有第二时钟输入结构。因而，尽管输入至第一栅极驱动电路gdc1的四个时钟信号(clk(n 1)、clk(n 4)、clk(n 7)和clk(n 10))的各个高电平电压持续时间具有2h的时段，但高电平电压持续时间彼此不重叠。
210.因而，从第一栅极驱动电路gdc1输出的四个栅极信号(g(n 1)、g(n 4)、g(n 7)和g(n 10))的各个上升特性(上升时段)和下降特性(下降时段)可彼此大致或几乎相同或者相似。就是说，尽管第一栅极驱动电路gdc1执行重叠栅极驱动并且具有q节点共享结构，但应用于第一栅极驱动电路gdc1的第二时钟输入结构能够使栅极信号的输出特性差异(上升特性差异和下降特性差异)减小。
211.参照图17，第二栅极驱动电路gdc2具有第二时钟输入结构。因而，尽管输入至第二栅极驱动电路gdc2的四个时钟信号(clk(n 2)、clk(n 5)、clk(n 8)和clk(n 11))的各个高电平电压持续时间具有2h的时段，但高电平电压持续时间彼此不重叠。
212.因而，从第二栅极驱动电路gdc2输出的四个栅极信号(g(n 2)、g(n 5)、g(n 8)和g(n 11))的各个上升特性(上升时段)和下降特性(下降时段)可彼此大致或几乎相同或者相似。就是说，尽管第二栅极驱动电路gdc2执行重叠栅极驱动并且具有q节点共享结构，但应用于第二栅极驱动电路gdc2的第二时钟输入结构能够使栅极信号的输出特性差异(上升特性差异和下降特性差异)减小。
213.根据本文所述的实施方式，可提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有能够减小栅极信号之间的输出特性差异，从而提高图像质量的时钟输入结构。
214.根据本文所述的实施方式，可提供一种栅极驱动电路和包括该栅极驱动电路的显示装置，该栅极驱动电路具有在减小栅极信号之间的输出特性差异的同时能够实现重叠栅极驱动和q节点共享结构的时钟输入结构。
215.已提供了上面的描述以使本领域任何技术人员能够获得并使用本发明的技术构思，并且在特定应用及其要求的环境下提供了上面的描述。对上述实施方式的各种修改、增加和替换对于本领域技术人员来说将是很显然的，在不背离本发明的精神和范围的情况
下，在此限定的一般原理可应用于其他实施方式和应用。上面的描述和附图仅是为了说明的目的而提供本发明的技术构思的示例。就是说，所公开的实施方式旨在说明本发明的技术构思的范围。因而，本发明的范围不限于示出的这些实施方式，而是与权利要求一致的最宽范围相符合。本发明的保护范围应当基于随后的权利要求进行解释，其等同范围内的所有技术构思都应当被解释为包括在本发明的范围内。