输入缓冲器电路的制作方法

1.本发明关于一种输入缓冲器电路，且特别是关于一种能够通过提供针对差动频率输入信号的第一或第二频率信号中的一个与电源或地意外地短路或连接的情况的防护，来提升可靠性的输入缓冲器电路。


背景技术：

2.为了从第一电路接收一个或多个输入信号，在第二电路中应用输入缓冲器，以防止所述第二电路对所述第一电路产生不能接受的加载并且干扰所述第一电路的期望运作。在所述多个输入信号中，频率信号通常在两个不同电路之间传输以实现信号同步。在较高数据速率的应用中，例如，诸如双重数据速率(double-data-rate,ddr)系列内存装置之类的内存装置，由于使用差动信号传输的许多好处，诸如共模噪声抑制，通常会传输一对第一和第二频率信号的差动频率信号，而不是传输单端频率信号。
3.相应地，用于接收差动频率信号的输入缓冲器通常利用例如通过使用差动放大器实现的减法器来接收所述差动频率信号，以便通过在概念上对所述差动频率信号的所述第一和第二频率信号进行减法运算的方式来获得用在所述第二电路的单个频率信号，从而降低在传输期间中强加给所述多个差动频率信号上的电子串扰和电磁干扰。
4.基于这种方式，一种频率接收器可以被实施为包含电容耦合电路，其用于从差动频率信号中滤除直流电压，诸如在美国专利号8,693,557的美国专利中的“具有共模噪声抑制的交流耦合频率接收器”。这样，所述电容耦合电路还可以抑制差动频率信号中的共模噪声。
5.然而，如果电源或地意外地被连接或短路到上述示例的通过差动放大器接收的所述第一或第二频率信号中的一个或所述差动放大器的输入端的一个时，所述差动放大器可能输出失真且与所述差动频率信号不一致的波形，从而导致在所述第二电路的后续处理中的数据错误。


技术实现要素：

6.本发明的目的是提供一种输入缓冲器电路，其能够具有为差动输入信号的第一和第二输入信号所用的附加信号路径，以便于针对所述输入缓冲器电路的输入端意外短路至电压或接地的情况提供防护。
7.为了实现上述目的，本发明提供了一种输入缓冲器电路的实施方式。所述输入缓冲器电路包括输入差动放大器单元、差动放大器级和缓冲器。所述输入差动放大器单元具有多个输入端和至少一个输出端，其中所述输入差动放大器单元的至少两个输入端被配置为分别电容耦合，以便为差动输入信号的第一输入信号和第二输入信号提供至少一对信号路径。耦合至所述输入差动放大器单元的所述差动放大器级具有第一差动输入端、第二差动输入端和相对应的输出端，其中所述第一差动输入端和所述第二差动输入端能够分别耦合至所述第一输入信号和所述第二输入信号。所述缓冲器耦合至所述差动放大器级的所述
输出端，用于输出一输出单端信号。
8.可选地，所述输入差动放大器单元包含第一放大器级。所述第一放大器级包含第一差动放大器，所述第一差动放大器具有第一输入端、第二输入端和第一输出端，所述第一输出端作为所述输入差动放大器单元的输出端，其中所述第一输入端和所述第二输入端被配置为分别电容耦合至所述第一输入信号和所述第二输入信号，以便为所述第一输入信号和所述第二输入信号提供一对信号路径，并且所述第一输出端被耦合至所述差动放大器级的相应的输出端；以及其中所述第一和第二输入端是所述输入差动放大器单元的二输入端，并且所述第一输出端是所述输入差动放大器单元的所述输出端。
9.可选地，所述第一放大器级进一步包含电容耦合电路，其中所述第一输入端和所述第二输入端能够通过所述电容耦合电路分别接收所述第一输入信号和所述第二输入信号。
10.可选地，所述电容耦合电路包含耦合至所述第一输入端的第一电容器和耦合至所述第二输入端的第二电容器。
11.可选地，所述输入差动放大器单元包含第一放大器级、第二放大器级、第三放大器级和第四放大器级。所述第一放大器级包含第一差动放大器，所述第一差动放大器具有第一输入端、第二输入端和第一输出端，其中所述第一输入端和所述第二输入端能够分别接收所述第一输入信号和所述第二输入信号。所述第二放大器级包含第二差动放大器，所述第二差动放大器具有第三输入端、第四输入端和第二输出端，其中所述第三输入端和所述第四输入端被配置为分别电容耦合至所述第一输入信号和所述第二输入信号，以便为所述第一输入信号和所述第二输入信号提供第一对信号路径。所述第三放大器级包含第三差动放大器，所述第三差动放大器具有第五输入端、第六输入端和第三输出端，其中所述第五输入端和所述第六输入端能够分别接收所述第二输入信号和所述第一输入信号。所述第四放大器级包含第四差动放大器，所述第四差动放大器具有第七输入端、第八输入端和第四输出端，其中所述第七输入端和所述第八输入端被配置为分别电容耦合至所述第二输入信号和所述第一输入信号，以便为所述第一输入信号和所述第二输入信号提供第二对信号路径。所述第一和第二输出端被耦合至所述第一差动输入端，以及所述第三和第四输出端被耦合至所述第二差动输入端。所述输入差动放大器单元的所述多个输入端包含所述第一至第八输入端，以及所述输入差动放大器单元具有包含所述第一至第四输出端的多个输出端。
12.可选地，所述输入差动放大器单元进一步包含第一电容耦合电路和第二电容耦合电路。所述第三输入端和所述第四输入端能够通过所述第一电容耦合电路分别接收所述第一输入信号和所述第二输入信号。所述第七输入端和所述第八输入端能够通过所述第二电容耦合电路分别接收所述第二输入信号和所述第一输入信号。
13.可选地，所述第一电容耦合电路包含耦合至所述第三输入端的第一电容器和耦合至所述第四输入端的第二电容器。
14.可选地，所述第二电容耦合电路包含耦合至所述第七输入端的第三电容器和耦合至所述第八输入端的第四电容器。
15.可选地，所述输入差动放大器单元包含第一放大器级和第二放大器级。所述第一放大器级包含第一差动放大器，所述第一差动放大器具有第一输入端、第二输入端和第一
输出端，其中所述第一输入端和所述第二输入端能够分别接收所述第一输入信号和所述第二输入信号；所述第一输入端被配置为电容耦合至所述第一输出端，并且所述第一输出端被耦合至所述第一差动输入端，以便为所述第一输入信号提供第一信号路径。所述第二放大器级包含第二差动放大器，所述第二差动放大器具有第三输入端、第四输入端和第二输出端，其中所述第三输入端和所述第四输入端能够分别接收所述第一输入信号和所述第二输入信号；所述第四输入端被配置为电容耦合至所述第二输出端，并且所述第二输出端被耦合至所述第二差动输入端，以便为所述第二输入信号提供第二信号路径。所述输入差动放大器单元的所述多个输入端包含所述第一至第四输入端，并且所述输入差动放大器单元具有包含所述第一和第二输出端的多个输出端。
16.可选地，所述输入差动放大器单元包含第一电容耦合电路，耦合在所述第一输入端和所述第一输出端之间；以及第二电容耦合电路，耦合在所述第四输入端和所述第二输出端之间。
17.可选地，所述第一电容耦合电路包含第一电容器，耦合在所述第一输入端和所述第一输出端之间。
18.可选地，所述第二电容耦合电路包含第二电容器，耦合在所述第四输入端和所述第二输出端之间。
19.可选地，所述缓冲器包含至少一个反相器。
20.可选地，所述差动输入信号是差动频率信号。
21.为能够更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此说明与所附附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
22.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
23.图1是示出根据本发明的一实施例的输入缓冲器电路的方框图；
24.图2是示出根据本发明的另一实施例的输入缓冲器电路的方框图；
25.图3是示出基于图1的输入缓冲器电路的一实施例的方框图；
26.图4是示出基于图2的输入缓冲器电路的一实施例的方框图；
27.图5是示出基于图2的输入缓冲器电路的另一实施例的方框图；
28.图6是示出可以在输入缓冲器电路的实现中利用的差动放大器的一实施例的示意图；
29.图7是示出可以在输入缓冲器电路的实现中利用的差动放大器的另一实施例的示意图。
30.附图标记说明：
[0031]1ꢀꢀꢀꢀ
输入缓冲器电路
[0032]2ꢀꢀꢀꢀ
输入缓冲器电路
[0033]3ꢀꢀꢀꢀ
输入缓冲器电路
[0034]4ꢀꢀꢀꢀ
输入缓冲器电路
[0035]5ꢀꢀꢀꢀ
输入缓冲器电路
[0036]
11
ꢀꢀꢀ
输入差动放大器单元
[0037]
12
ꢀꢀꢀ
输入差动放大器单元
[0038]
13
ꢀꢀꢀ
输入差动放大器单元
[0039]
20
ꢀꢀꢀ
差动放大器级
[0040]
30
ꢀꢀꢀ
缓冲器
[0041]
110
ꢀꢀ
第一放大器级
[0042]
115
ꢀꢀ
电容耦合电路
[0043]
121
ꢀꢀ
第一放大器级
[0044]
122
ꢀꢀ
第二放大器级
[0045]
123
ꢀꢀ
第三放大器级
[0046]
124
ꢀꢀ
第四放大器级
[0047]
125
ꢀꢀ
第一电容耦合电路
[0048]
126
ꢀꢀ
第二电容耦合电路
[0049]
131
ꢀꢀ
第一放大器级
[0050]
132
ꢀꢀ
第二放大器级
[0051]
135
ꢀꢀ
第一电容耦合电路
[0052]
136
ꢀꢀ
第二电容耦合电路
[0053]
10a
ꢀꢀ
输入差动放大器单元
[0054]
10b
ꢀꢀ
输入差动放大器单元
[0055]
amp
ꢀꢀ
第一差动放大器
[0056]
amp1 第一差动放大器
[0057]
amp2 第二差动放大器
[0058]
amp3 第三差动放大器
[0059]
amp4 第四差动放大器
[0060]
amp5 第一差动放大器
[0061]
amp6 第二差动放大器
[0062]
c1
ꢀꢀꢀ
第一电容器
[0063]
c11
ꢀꢀ
第一电容器
[0064]
c12
ꢀꢀ
第二电容器
[0065]
c2
ꢀꢀꢀ
第二电容器
[0066]
c21
ꢀꢀ
第三电容器
[0067]
c22
ꢀꢀ
第四电容器
[0068]
c3
ꢀꢀꢀ
第一电容器
[0069]
c4
ꢀꢀꢀ
第二电容器
[0070]
in1
ꢀꢀ
第一输入信号
[0071]
in2
ꢀꢀ
第二输入信号
[0072]
n1
ꢀꢀꢀ
输入端
[0073]
n2
ꢀꢀꢀ
输入端
[0074]
nout 输出端
[0075]
sn1
ꢀꢀ
信号路径
[0076]
sn2
ꢀꢀ
信号路径
[0077]
spn
ꢀꢀ
信号路径
[0078]
spn1 信号路径
[0079]
spn2 信号路径
[0080]
spx
ꢀꢀ
信号路径
[0081]
spx1 第一对信号路径
[0082]
spx2 第二对信号路径
[0083]
sx1
ꢀꢀ
第一信号路径
[0084]
sx2
ꢀꢀ
第二信号路径
具体实施方式
[0085]
为了促进对本发明的目的、特征和效果的理解，提供了用于本发明的详细描述的实施例以及附图。
[0086]
将提供输入缓冲器电路的多个实施例，其能够具有用于差动输入信号的第一和第二输入信号的附加信号路径。如下所述，有附加信号路径的所述输入缓冲器电路可有助于针对所述输入缓冲器电路的输入端的意外短路至电压或地的情况的防护，从而提升利用所述输入缓冲器电路的装置(例如，数据接收器、网络装置、计算机装置、内存装置等)的可靠性。
[0087]
请参考图1或2，以方框图示出了根据本发明的各种实施例的输入缓冲器电路。如图1或2所示，输入缓冲器电路1(或2)包含输入差动放大器单元10a(或10b)、差动放大器级20和缓冲器30。
[0088]
所述输入差动放大器单元(例如，10a或10b)具有多个输入端和至少一个输出端，其中所述输入差动放大器单元(例如，10a或10b)的至少两个输入端被配置为能够分别电容耦合，以便为差动输入信号的第一输入信号in1和第二输入信号in2提供如由spx代表的至少一对信号路径。
[0089]
所述差动放大器级20，耦合至所述输入差动放大器单元(例如，10a或10b)，所述差动放大器级20具有第一差动输入端、第二差动输入端和相对应的输出端。所述第一差动输入端和所述第二差动输入端能够分别耦合至所述第一输入信号in1和所述第二输入信号in2，如图1所示，以便为所述第一输入信号in1和所述第二输入信号in2提供由spn代表的另外一对信号路径。
[0090]
所述缓冲器30，耦合至所述差动放大器级20的所述输出端，所述缓冲器30被用于输出一输出单端信号。
[0091]
如图1和2中所示，所述差动放大器级20可以不同的方式被耦合至所述输入差动放大器单元(例如，10a或10b)。
[0092]
在图1中所示的实施例，所述差动放大器级20的所述输出端可以并联的方式被耦
合(例如，电连接)至所述输入差动放大器单元10a的所述输出端。
[0093]
在图2所示的实施例中，所述差动放大器级20可以串接的方式被耦合(例如，电连接)至所述输入差动放大器单元10b。例如，与图1中的所述输入差动放大器单元10a相比，所述输入差动放大器单元10b进一步具有两个输入端，能够分别耦合至所述第一输入信号in1和所述第二输入信号in2，以便为所述第一输入信号in1和所述第二输入信号in2提供由spn代表的另一对信号路径。以这种方式，所述输入差动放大器单元10b具有两输出端，所述两输出端可以分别耦合(例如，电连接)至所述差动放大器级20的所述第一和第二差动输入端。
[0094]
如实施例中所示，所述输入缓冲器电路(例如，1或2)包含所述输入差动放大器单元(例如，10a或10b)和差动放大器级20，以便包含至少两个放大器级，所述两个放大器级能够为所述差动输入信号提供至少一对信号路径(例如，spn)和为所述差动输入信号提供至少一对电容耦合的信号路径(例如，spx)。所述输入缓冲器电路的这种电路配置可有助于针对所述输入缓冲器电路的输入端意外地短路至电压或地的情况的防护，这将在下面举例说明。
[0095]
图3以方框图的形式示出了基于图1的输入缓冲器电路的一实施例。如图3中所示，输入缓冲器电路3包含输入差动放大器单元11、差动放大器级20和缓冲器30。在图3中，所述差动放大器级20以并联的方式被耦合(例如，电连接)至所述输入差动放大器单元11。
[0096]
所述输入差动放大器单元11具有两个输入端和输出端，其中所述输入差动放大器单元11的两个输入端分别电容耦合，以便为差动输入信号的第一输入信号in1和第二输入信号in2提供至少一对信号路径。所述差动放大器级20，耦合至所述输入差动放大器单元11，所述差动放大器级20具有第一差动输入端、第二差动输入端和相对应的输出端，其中所述第一差动输入端和所述第二差动输入端能够分别耦合至所述第一输入信号in1和所述第二输入信号in2。所述缓冲器30，耦合至所述差动放大器级20的所述输出端，用于输出一输出单端信号。
[0097]
如图3中所示，所述输入差动放大器单元11包含第一放大器级110。所述第一放大器级110包含第一差动放大器amp，所述第一差动放大器amp具有第一输入端、第二输入端和作为所述输入差动放大器单元11的所述输出端的第一输出端，其中所述第一输入端和所述第二输入端被配置为分别电容耦合至所述第一输入信号in1和所述第二输入信号in2，以便为所述第一输入信号in1和所述第二输入信号in2提供一对信号路径，并且所述第一输出端被耦合至所述差动放大器级20的所述对应的输出端；并且其中所述第一和第二输入端是所述输入差动放大器单元11的输入端，并且所述第一输出端是所述输入差动放大器单元11的所述输出端。
[0098]
在一实施例中，所述第一放大器级110进一步包含电容耦合电路115，其中所述第一输入端和所述第二输入端能够通过所述电容耦合电路115分别接收所述第一输入信号in1和所述第二输入信号in2。
[0099]
在一实施例中，所述电容耦合电路115包含耦合至所述第一输入端的第一电容器c1和耦合至所述第二输入端的第二电容器c2。
[0100]
在一实施例中，所述缓冲器30可包含作为反相缓冲器的至少一个反相器。在另一实施例中，如图3所示，所述缓冲器可包含连接为缓冲闸的多个反相器(例如，两个反相器)。
[0101]
如图3中所示，所述输入缓冲器电路3包含所述输入差动放大器单元11和所述差动放大器级20，以便包含至少两个放大器级，所述两个放大器级能够为所述差动输入信号提供至少一对信号路径(例如，spn)以及为所述差动输入信号提供至少一对电容耦合的信号路径(例如，spx)。
[0102]
在所述输入缓冲器电路3的实际应用中，所述输入差动放大器单元11的两个输入端提供一对电容耦合的信号路径spx，以用于接收所述差动输入信号(例如，in1和in2)，以及所述差动放大器级20的所述第一差动输入端和所述第二差动输入端提供一对信号路径spn，以用于接收所述差动输入信号(例如，in1和in2)。在正常情况下，上述四个输入端至电压(例如，电压源)或地之间的不期望发生的连接并不存在。在这种情况下，所述差动放大器级20提供所述对信号路径spn，所述差动放大器级20可支配所述输入缓冲器电路3的运作，使得所述缓冲器30可基于所述差动输入信号来输出所述输出单端信号。
[0103]
在一种意外的情况下，当所述输入差动放大器单元11的两个输入端的一个是意外地连接至电压(例如，电压源)或地时，由于所述差动放大器级20提供了所述对信号路径spn，可支配所述输入缓冲器电路3的运作，使得所述缓冲器30仍然可以如同处于正常运作下输出所述输出单端信号。
[0104]
在另一种意外的情况下，当所述差动放大器级20的所述第一和第二差动输入端的一个意外地连接至电压(例如，电压源)或地时，所述输入差动放大器单元11提供所述对信号路径spx，可支配所述输入缓冲器电路3的运作，使得所述缓冲器30仍然可以正常的输出所述输出单端信号。例如，当所述差动输入信号是差动频率信号时，所述输入缓冲器电路3可输出所述输出单端信号，所述输出单端信号具有的工作周期对应于所述差动频率信号具有的工作周期。
[0105]
与仅具有用于差动输入信号的放大器级(或仅一对信号路径)的现有输入缓冲器电路相比，所述输入缓冲器电路3由于具有用于所述差动输入信号的两对信号路径，因此更加可靠，从而进一步降低了所述输入端意外连接至电压或地的风险。
[0106]
因此，所述输入缓冲器电路3的电路配置可以有助于针对所述输入缓冲器电路的输入端意外地短路至电压或地的情况的防护，从而提升应用所述输入缓冲器电路3的装置的可靠性。
[0107]
图4是示出基于图2的输入缓冲器电路的实施例的方框图。如图4中所示，输入缓冲器电路4包含输入差动放大器单元12、差动放大器级20和缓冲器30。在图4中，所述差动放大器级20以串接的方式被耦合(例如，电连接)至所述入差动放大器单元12。
[0108]
在一实施例中，所述输入差动放大器单元12包含第一放大器级121、第二放大器级122、第三放大器级123和第四放大器级124。所述第一放大器级121包含第一差动放大器amp1，第一差动放大器amp1具有第一输入端(例如，非反相端)，第二输入端(例如，反相端)，以及第一输出端，其中所述第一输入端和所述第二输入端能够分别接收所述第一输入信号in1和所述第二输入信号in2。所述第二放大器级122包含第二差动放大器amp2，所述第二差动放大器amp2具有第三输入端(例如，非反相端)、第四输入端(例如，反相端)和第二输出端，其中所述第三输入端和所述第四输入端被配置为能够分别电容耦合至所述第一输入信号in1和所述第二输入信号in2，以便为所述第一输入信号in1和所述第二输入信号in2提供第一对信号路径(例如，由spx1所代表)。所述第三放大器级123包含第三差动放大器amp3，
所述第三差动放大器amp3具有第五输入端(例如，非反相端)、第六输入端(例如，反相端)和第三输出端，其中所述第五输入端和所述第六输入端能够分别接收所述第二输入信号in2和所述第一输入信号in1。所述第四放大器级124包含第四差动放大器amp4，所述第四差动放大器amp4具有第七输入端(例如，非反相端)、第八输入端(例如，反相端)和第四输出端，其中所述第七输入端和所述第八输入端被配置为分别电容耦合至所述第二输入信号in2和所述第一输入信号in1，以便为所述第一输入信号in1和所述第二输入信号in2提供第二对信号路径(例如，由spx2所代表)。所述第一和第二输出端被耦合至所述第一差动输入端，并且所述第三和第四输出端被耦合至所述第二差动输入端。所述输入差动放大器单元12的所述多个输入端包含所述第一至第八输入端，并且所述输入差动大器单元12具有包含所述第一至第四输出端的多个输出端。
[0109]
在一实施例中，所述输入差动放大器单元12进一步包含第一电容耦合电路125以及第二电容耦合电路126。所述第三输入端和所述第四输入端能够通过所述第一电容耦合电路125分别接收所述第一输入信号in1和所述第二输入信号in2。所述第七输入端和所述第八输入端能够通过所述第二电容耦合电路126分别接收所述第二输入信号in2和所述第一输入信号in1。
[0110]
在一实施例中，所述第一电容耦合电路125包含耦合至所述第三输入端的第一电容器c11以及耦合至所述第四输入端的第二电容器c12。
[0111]
在一实施例中，所述第二电容耦合电路126包含耦合至所述第七输入端的第三电容器c21和耦合至所述第八输入端的第四电容器c22。
[0112]
如图4中所示，所述输入缓冲器电路4包含所述输入差动放大器单元12和所述差动放大器级20，以便为所述差动输入信号提供四对不同的信号路径(例如，spn1、spn2、spx1、spx2)。
[0113]
在所述输入缓冲器电路4的实际应用中，所述输入差动放大器单元12的所述第一和所述第二输入端、所述第五和所述第六输入端提供两对信号路径(例如，spn1、spn2)，用于接收所述差动输入信号，而所述输入差动放大器单元12的所述第三和所述第四输入端、所述第七和所述第八输入端提供两对电容耦合的信号路径(例如，spx1、spx2)，其中上述输入端并无不期望发生的连接至电压(例如，电压源)或地。在正常情况下，所述第一和第三差动放大器amp1和amp3，提供所述两对信号路径spn1、spn2，可以支配所述输入缓冲器电路4的运作，使得所述缓冲器30可以基于所述差动输入信号输出所述输出单端信号。
[0114]
在一种意外的情况下，当用于提供两对电容耦合的信号路径spx1和spx2的所述输入差动放大器单元12的所述两对输入端的一端意外地连接至电压(例如，电压源)或地，由于提供所述两对信号路径spn1和spn2的所述第一和第三差动放大器amp1和amp3可以支配所述输入缓冲器电路4的运作，使得所述缓冲器30仍然可以在正常运作下输出所述输出单端信号。
[0115]
在另一种意外的情况下，当用于提供所述两对信号路径spn1和spn2的所述输入差动放大器单元12的两对输入端的一端意外地连接至电压(例如，电压源)或地，提供所述两对电容耦合的信号路径spx1和spx2的所述第二和第四差动放大器amp2和amp4可以支配所述输入缓冲器电路4，使得所述缓冲器30仍然可以正常输出所述输出单端信号。例如，当所述差动输入信号是差动频率信号，所述输入缓冲器电路4可以输出所述输出单端信号，所述
输出单端信号具有的工作周期对应于所述差动频率信号具有的工作周期。
[0116]
与所述输出缓冲器电路3相比，由于所述输入缓冲器电路4具有用于所述差动输入信号的四对信号路径，因此更加可靠，从而进一步降低所述输入端子意外的连接至电压或地的情况下的风险。
[0117]
因此，所述输入缓冲器电路4的电路配置可以有助于针对所述输入缓冲器电路的输入端意外地短路至电压或地的情况的防护，从而提升应用所述输入缓冲器电路4的装置的可靠性。
[0118]
图5是示出基于图2的输入缓冲器电路的另一实施例的方框图。如在图5中所示，输入缓冲器电路5包含输入差动放大器单元13、差动放大器级20和缓冲器30。在图5中，所述差动放大器级20以串接的方式被耦合(例如，电连接)至所述输入差动放大器单元13。
[0119]
在一实施例中，所述输入差动放大器单元13包含第一放大器级131和第二放大器级132。所述第一放大器级131包含第一差动放大器amp5，所述第一差动放大器amp5具有第一输入端(例如，非反相端)、第二输入端(例如，反相端)和第一输出端，其中所述第一输入端和所述第二输入端能够分别接收所述第一输入信号in1和所述第二输入信号in2。所述第一输入端被配置为电容耦合至所述第一输出端，并且所述第一输出端被耦合至所述第一差动输入端(例如，非反相端)，以便为所述第一输入信号in1提供第一信号路径sx1。所述第二放大器级132包含第二差动放大器amp6，所述第二差动放大器amp6具有第三输入端(例如，反相端)、第四输入端(例如，非反相端)和第二输出端，其中所述第三输入端和所述第四输入端能够分别接收所述第一输入信号in1和所述第二输入信号in2。所述第四输入端被配置为电容耦合至所述第二输出端，并且所述第二输出端被耦合至所述第二差动输入端(例如，反相端)，以便为所述第二输入信号in2提供第二信号路径sx2。所述输入差动放大器单元13的所述多个输入端包含所述第一至第四输入端，并且所述输入差动放大器单元13具有包含所述第一和第二输出端的多个输出端。以这种方式，所述输入差动放大器单元13通过所述第一和第二信号路径sx1和sx2的方式提供一对电容耦合的信号路径。
[0120]
在一实施例中，所述输入差动放大器单元13包含第一电容耦合电路135，耦合在所述第一输入端和所述第一输出端之间；以及第二电容耦合电路136，耦合在所述第四输入端和所述第二输出端之间。
[0121]
在一实施例中，所述第一电容耦合电路135包含第一电容器(例如，c3)耦合在所述第一输入端和所述第一输出端之间。
[0122]
在一实施例中，所述第二电容耦合电路136包含第二电容器(例如，c4)耦合在所述第四输入端和所述第二输出端之间。
[0123]
在所述输入缓冲器电路5的实际应用中，所述输入差动放大器单元13的所述第一和第四输入端提供一对电容耦合的信号路径(例如，sx1、sx2)，用于接收所述差动输入信号(例如，in1和in2)，而所述输入差动放大器单元13的所述第二和第三输入端为所述差动输入信号提供一对信号路径(例如，sn1、sn2)。在正常情况下，上述输入端子到电压(例如，电压源)或地之间没有不期望发生的连接。在这种情况下，所述对电容耦合的信号路径(例如，sx1、sx2)可以将所述差动输入信号耦合至所述差动放大器级20，使得所述缓冲器30可以基于所述差动输入信号输出所述输出单端信号。在这种情况下，提供所述对电容耦合的信号路径的所述第一和第四输入端，可以被视为支配所述差动输入信号的输入。
[0124]
在一种意外的情况下，当用于提供一对信号路径(例如，sn1和sn2)的所述输入差动放大器单元13的所述第二和第三端的一端意外地连接至电压(例如，电压源)或地时，由于所述第一和第四输入端提供一对电容耦合的信号路径(例如，sx1和sx2)，可以支配用于所述输入缓冲器电路5的所述差动输入信号的输入，使得所述缓冲器30仍然可以在如正常运作中一样输出所述输出单端信号。
[0125]
在另一种意外的情况下中，当用于提供所述对电容耦合的信号路径(例如，sx1和sx2)的所述输入差动放大器单元13的所述第一和第四输入端的一端意外地连接至电压(例如，电压源)或地时，提供所述对信号路径(例如，sn1和sn2)的所述第二和第三输入端，可以支配用于所述输入缓冲器电路5的所述差动输入信号的输入，并且所述差动输入信号可以通过所述第一和第二放大器级131和132耦合至所述差动放大器级20，使得所述缓冲器30仍然可以正常输出所述输出单端信号。例如，当所述差动输入信号是差动频率信号，所述输入缓冲器电路5可以输出所述输出单端信号，所述输出单端信号具有的工作周期对应于所述差动频率信号具有的工作周期。
[0126]
与仅具有用于差动输入信号的放大器级(或仅对信号路径)的现有输入缓冲器电路相比，所述输入缓冲器电路5由于具有用于所述差动输入信号的两对信号路径而更加可靠，从而进一步降低所述输入端的意外连接至电压或地的风险。
[0127]
因此，所述输入缓冲器电路5的电路配置可以有助于针对所述输入缓冲器电路的输入端意外地短路至电压或地的情况的防护，以提升应用所述输入缓冲器电路5的装置的可靠性。
[0128]
在上述多个实施例中，所述缓冲器30可包含一个或多个反相器作为缓冲器。当然本发明的实施例不限于这些示例。
[0129]
在图1-5的任何实施例中，只要合适，可以通过使用差动放大器来实现所述输入差动放大器单元(例如，10a、10b、11-13)。例如，图6中示出了可以在所述输入缓冲器电路的实现中利用的差动放大器的一实施例。图7示出了可以在所述输入缓冲器电路的实现中利用的差动放大器的另一实施例。如在图6或7中所示，所述差动放大器具有两个输入端n1、n2和输出端nout。
[0130]
在一些实施例中，可以配置基于图1-5的一个中的任何一个实施例中的输入缓冲器电路，使得所述电容耦合电路可以被实现或视为环境组件。例如，所述输入缓冲器电路的输入端被配置为电容耦合，使得所述输入端能够耦合至被视为环境组件的电容耦合电路(例如，电容器)。例如，所述输入缓冲器电路可以被实施为具有一些特定引脚的芯片，以供设计者或技术人员任意地连接至一个或多个电容耦合电路。
[0131]
在其它实施例中，出于使用或产品制造的原因，基于图1-5中的一个的所述多个实施例中的任何一个输入缓冲器电路可以被配置为包含所述电容耦合电路。
[0132]
此外，如在上述实施例中，所述输入缓冲器电路(例如，图1-5)可以被举例说明为接收诸如差动频率输入信号的差动输入信号。然而，本发明的实现方式对于所述输入缓冲器电路所接收的输入信号的类型而言并不加以限制。在实际应用的一些示例中，可以将单端输入信号(诸如频率信号)应用于所述输入缓冲器电路，使得采用所述输入缓冲器电路的装置能够接收差动输入信号或单端输入信号。例如，所述单端输入信号可以被视为差动输入信号的第一输入信号和第二输入信号(例如，in1或in2)中的一个，并且被施加至用于所
述第一输入信号in1或第二输入信号in2的多个输入端，其中不接收所述单端输入信号的其它输入端可以被配置为连接至直流(dc)电压。这样，只要合适，所述输入缓冲器电路还可以有助于使应用所述输入缓冲器电路的装置能够使用不同类型的输入信号。
[0133]
虽然已经通过特定的实施例描述了本发明，但是本发明领域技术人员可以对其进行多种修改、组合和变化，而不脱离权利要求范围中阐述的本发明的范围和精神。