半导体装置及其形成方法与流程

1.本发明涉及一种半导体装置及其形成方法，尤其是涉及一种包括有源结构以及绝缘结构的半导体装置及其形成方法。


背景技术：

2.随着半导体装置微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中，多半是在衬底上定义出多个有源区域作为基础，再于所述有源区域上形成所需组件。一般来说，有源区域为利用光刻及蚀刻等制作工艺在衬底上所形成的多个图案，但在尺寸微缩的要求下，有源区域的宽度逐渐缩减，而各个有源区域之间的间距也渐缩小，使得其制作工艺也面临许多限制与挑战，以至于无法满足产品需求。


技术实现要素：

3.本发明之一目的在于提供一种半导体装置及其形成方法，其包括第一有源区、设置在第一有源区外侧的第二有源区、以及设置在第二有源区外侧的第三有源区。藉此，可改善半导体装置的结构强度以及周围的应力，避免半导体装置发生结构的倒塌或毁损。
4.为达上述目的，本发明之一实施例提供一种半导体装置，包括衬底、有源结构以及浅沟槽隔离。所述有源结构设置在所述衬底中，包括第一有源区、第二有源区以及第三有源区。所述第一有源区包括多个有源区单元彼此平行、相互分隔地沿着第一方向延伸。所述第二有源区设置在所述第一有源区外侧。所述第三有源区设置在所述第二有源区外侧，所述第二有源区以及所述第三有源区皆包括沿着第二方向延伸的第一侧边和沿着第三方向延伸的第二侧边，并且所述第一侧边直接连接所述第二侧边，其中，所述第二方向相交且不垂直于所述第一方向，所述第二方向垂直于所述第三方向。所述浅沟槽隔离设置在所述衬底中，围绕所述有源结构。
5.为达上述目的，本发明之一实施例提供一种半导体装置的形成方法，包括以下步骤。首先，提供衬底，于所述衬底内形成有源结构以及浅沟槽隔离，所述浅沟槽隔离围绕所述有源结构。所述有源结构包括第一有源区、第二有源区以及第三有源区。所述第一有源区包括多个有源区单元彼此平行、相互分隔地沿着第一方向延伸。所述第二有源区设置在所述第一有源区外侧。所述第三有源区设置在所述第二有源区外侧，所述第二有源区以及所述第三有源区皆包括沿着第二方向延伸的第一侧边和沿着第三方向延伸的第二侧边，并且所述第一侧边直接连接所述第二侧边，其中，所述第二方向相交且不垂直于所述第一方向，所述第二方向垂直于所述第三方向。
附图说明
6.所附图示提供对于本发明实施例的更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说
明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
7.图1至图9绘示本发明第一实施例中半导体装置的形成方法的示意图，其中：
8.图1为本发明的半导体装置于进行自对准双重图案化制作工艺时的俯视示意图；
9.图2为图1沿切线a-a’的剖面示意图；
10.图3为本发明的半导体装置于形成光刻胶层后的俯视示意图；
11.图4为本发明的半导体装置于进行蚀刻制作工艺后的俯视示意图；
12.图5为图4沿切线a-a’的剖面示意图；
13.图6为本发明的半导体装置于形成另一光刻胶层后的俯视示意图；
14.图7为图6沿切线a-a’的剖面示意图；
15.图8为本发明的半导体装置于形成有源结构以及浅沟槽隔离后的俯视示意图；以及
16.图9为图8沿切线a-a’的剖面示意图。
17.图10至图11绘示本发明第二实施例中半导体装置的形成方法的示意图，其中：
18.图10为本发明的半导体装置于形成光刻胶层后的俯视示意图；以及
19.图11为本发明的半导体装置于形成有源结构以及浅沟槽隔离后的俯视示意图。
20.其中，附图标记说明如下：
21.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
22.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一有源区
23.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离
24.101a、101b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区单元
25.103、303
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二有源区
26.103a、303a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一侧边
27.103b、303b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二侧边
28.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三有源区
29.105a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一侧边
30.105b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二侧边
31.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一掩模层
32.120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二掩模层
33.122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一图案
34.124、124a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二图案
35.126、126a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三图案
36.130
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
掩模图案
37.132
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
间隙壁
38.134、136、140、340
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光刻胶层
39.142、342
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一光刻胶层
40.142a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开口
41.144、344
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二光刻胶层
42.144a、344a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一部分
43.144b、344b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二部分
44.200、200a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源结构
45.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离
46.300、400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体装置
47.304、306
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
48.342a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开口
49.343a、343b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
50.d1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一方向
51.o1、o2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
孔径
52.l1、l2、l3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
长度
53.w1、w2、w3、w4、w5、w6
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
54.x、y
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
方向
具体实施方式
55.为使熟习本发明所属技术领域之一般技艺者能更进一步了解本发明，下文特列举本发明之较佳实施例，并配合所附图式示，详细说明本发明的构成内容及所欲达成之功效。须知悉的是，以下所举实施例可以在不脱离本发明的精神下，将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
56.请先参照图1至图9，所绘示者为本发明第一实施例中半导体装置300的形成方法的示意图，其中，图1、图3、图4、图6以及图8分别为半导体装置300于不同形成阶段的俯视示意图，图2、图5、图7、以及图9则为半导体装置300于不同形成阶段的剖面示意图。首先，提供一衬底100，例如是一硅衬底、含硅衬底(如sic、sige)或硅覆绝缘(silicon-on-insulator，soi)衬底等，接着，于衬底100内形成绝缘结构(isolation structure)，例如是浅沟槽隔离(shallow trench isolation，sti)202，以在衬底100内定义出有源结构(active area structure)200。有源结构200的制作例如使透过光刻及蚀刻制作工艺，还可借助自对准双重图案化(self-aligned double patterning，sadp)制作工艺，或者是一自对准反向图案化(self-aligned reverse patterning，sarp)制作工艺，但并不限于此。
57.在本实施例中，有源结构200的制作优选地借助所述自对准双重图案化制作工艺，其包括但不限定为以下步骤。首先，如图1及图2所示，于衬底100上依序形成第一掩模层110、第二掩模层120以及多个掩模图案130。第一掩模层110、第二掩模层120可分别具有单层或多层结构，例如分别包括氧化物、氮化物等材质，其中，第一掩模层110优选地包括多晶硅层，第二掩模层120则例如包括氮化硅层，但不以此为限。细部来说，各掩模图案130例如是相互分隔地设置于第二掩模层120上，其间可具有相同的间距(pitch)并沿着第一方向d1延伸，其中，第一方向d1例如是相交且不垂直于y方向或x方向，如图1所示。在一实施例中，掩模图案130的制作例如是利用标准栅极制作工艺，如此，各掩模图案130的材质即可以是多晶硅或是其他合适的材料，但不以此为限。
58.如图1及图2所示，依序进行沉积与回蚀刻制作工艺，于各掩模图案130上形成间隙壁132，间隙壁132例如是环绕各掩模图案130的侧壁，其中，间隙壁132例如包括氮化物材质或其他与掩模图案130具有蚀刻选择比的材料。需特别说明的是，在本实施例中，各掩模图
案130优选地为矩形，如此，环绕各掩模图案130的间隙壁132由图1所示的俯视图来看可呈现封闭式的矩形框架状(rectangular frame)，但并不以此为限。熟习本发明所属技术领域之一般技艺者应可轻易理解为了实际组件需求，所述掩模图案亦可具有其他形状，使得所述间隙壁可另呈现方形框架状、圆环状、赛道状(racetrack-shaped)或其他适合的形状。
59.然后，于衬底100上形成光刻胶层(photoresist layer)134(例如包括合适的光刻胶材质)，覆盖于掩模图案130以及间隙壁132的上方，特别是覆盖在各掩模图案130的以及各间隙壁132的两端，如图1所示。值得注意的是，光刻胶层134例如同样具有封闭式的矩形框架状，其分别具有延伸于第二方向(即y方向)的部分以及延伸于第三方向(即x方向)的部分，其中，所述第二方向可垂直于所述第三方向，且延伸于所述第二方向(即y方向)的所述部分的宽度w1可约等于延伸于所述第三方向(即x方向)的所述部分的宽度w2，但不以此为限。
60.后续，完全去除掩模图案130，再透过光刻胶层134以及间隙壁132进行蚀刻制作工艺，将光刻胶层134以及间隙壁132的图案同时转移至下方的第二掩模层120，形成图3所示的结构。细部来说，于所述蚀刻制作工艺进行后，第二掩模层120可被图案化为相互平行且分隔地沿着第一方向d1延伸的多条第一图案122、沿着所述第二方向(即y方向)延伸的多条第二图案124以及沿着所述第三方向(即x方向)延伸的多条第三图案126，其中，各第一图案122直接接触第二图案124或第三图案126。值得注意的是，第二图案124以及第三图案126的形状因系对应于光刻胶层134而可共同呈现出封闭式的矩形框架状，设置于所有的第一图案122外侧，并且，各第二图案124以及各第三图案126可分别具有相同于光刻胶层134的所述部分的宽度w1、宽度w2，如图3所示。在一实施例中，宽度w1可选择相同于宽度w2，但不以此为限。
61.如图3所示，去除光刻胶层134后，于衬底100上再形成光刻胶层136(例如包括合适的光刻胶材质)，覆盖于第二掩模层120的第一图案122、第二图案124以及第三图案126的上方。值得注意的是，光刻胶层136系完全盖住所有的第一图案122，并且部分盖住第二图案124以及第三图案126。在此设置下，第二图案124以及第三图案126的宽度w1、宽度w2的部分可被暴露于光刻胶层136外，例如是约暴露出宽度w1、宽度w2的一半。本发明所属技术领域之一般技艺者应可轻易理解光刻胶层136所盖住/所暴露第二图案124以及第三图案126的宽度w1、宽度w2的部分皆可因应实际组件需求调整，不以前述者为限。
62.如图4及图5所示，透过光刻胶层136进行蚀刻制作工艺，部分移除第二掩模层120的第二图案124以及第三图案126，然后，完全移除光刻胶层136。如此，第二掩模层120的第二图案124以及第三图案126可进一步被图案化为第二图案124a以及第三图案126a，以将第二图案124以及第三图案126的宽度w1、宽度w2分别缩小为宽度w3、宽度w4，此外，于所述蚀刻制作工艺进行后，部分位于下方的第一掩模层110可被暴露出来，如图4所示。
63.如图6及图7所示，于衬底100上形成光刻胶层140(例如包括合适的光刻胶材质)，覆盖于第二掩模层120的第一图案122、第二图案124a以及第三图案126a的上方。细部来说，光刻胶层140包括第一光刻胶层142以及第二光刻胶层144，其中，第一光刻胶层142系整体盖住所有的第一图案122，并且部分盖住第二图案124a以及第三图案126a，使得第二图案124a以及第三图案126a的宽度w3、宽度w4的部分可被暴露于光刻胶层142外，例如是约暴露出宽度w3、宽度w4的一半，但不以此为限。此外，第一光刻胶层142还包括多个相互分隔且交
替地排列的开口142a，分别对位并暴露出下方的各第一图案122的一部分，如图6及图7所示。另一方面，第二光刻胶层144系设置于第一光刻胶层142的外侧，以部分盖住暴露于最外侧的第一掩模层110。需注意的是，第二光刻胶层144不接触第一光刻胶层142，两者之间相互间隔而暴露出部分的第二掩模层120(包括部分的第二图案124a以及部分的第三图案126a)以及部分的第一掩模层110，如图6及图7所示。此外，另需注意的是，第二光刻胶层144包括延伸于y方向的第一部分144a以及延伸于所述第三方向(即x方向)的第二部分144b，并且，沿着所述第二方向(即y方向)延伸的第一部分144a以及沿着x方向延伸的第二部分144b优选地可同样呈现出封闭式的矩形框架状，以便能等间距地设置于第一光刻胶层142的外侧，但不以此为限。
64.然后，透过光刻胶层140进行蚀刻制作工艺，移除暴露出的第一图案122、第二图案124a以及第三图案126a，并将光刻胶层140的图案(特别是指第二光刻胶层144的图案)先转移至下方一部分的第一掩模层110内，再完全去除光刻胶层140，暴露出第一掩模层110以及剩余的第一图案122、第二图案124a与第三图案126a。接着，透过剩余的第一图案122、第二图案124a与第三图案126a以及被图案化的第一掩模层110进行另一蚀刻制作工艺，图案化下方的衬底100，以在衬底100形成多个浅沟槽隔离102。如此，即可在衬底100内定义出有源结构200，然后，再于浅沟槽隔离102内填入绝缘材料(未绘示)，如氧化硅、氮化硅或氮氧化硅等，即可在衬底100内形成顶面切齐衬底100表面的浅沟槽隔离202，如图8及图9所示。
65.细部来说，有源结构200包括由内而外依序设置的第一有源区101、第二有源区103以及第三有源区105，第二有源区103设置于第一有源区101外侧，而第三有源区105则再设置于第二有源区103外侧，如此，第二有源区103可位在第三有源区105以及第一有源区101之间，而浅沟槽隔离202则围绕有源结构200，并且，一部分的浅沟槽隔离202可设置于第二有源区103与第三有源区105之间，以及设置在第一有源区101与第二有源区103之间。在本实施例中，第二有源区103例如是整体性地环绕于第一有源区101之外，而第三有源区105则同样系整体性地环绕于第二有源区103外，以同时环绕第二有源区103以及第一有源区101，如图8所示，但不以此为限。第一有源区101还包括多个有源区单元101a、101b彼此平行且相互分隔地沿着第一方向d1延伸，其中，各有源区单元101a、101b在第一方向d1上例如是相互交替地依序排列成多行，而可整体呈现一特定排列，例如是图8所示的阵列排列(array arrangement)等，但不以此为限。需注意的是，有源区单元101a、101b中，第一部分的有源区单元101a在第一方向d1上具有彼此相同的长度l1，而第二部分的有源区单元101b在第一方向d1上则具有彼此不同的长度，且不同于长度l1，例如是大于长度l1的长度l2，或是小于长度l1的长度l3。
66.优选地，第二部分的有源区单元101b在所述第三方向(即x方向)上系位于所述第一部分的有源区单元101a的两相对侧，并且，可直接接触设置于所有的有源区单元101a、101b外侧的第二有源区103，而所述第一部分的有源区单元101a则不接触第二有源区103。在本实施例中，第二有源区103还包括沿着所述第二方向(即y方向)延伸的多个第一侧边103a以及沿着所述第三方向(即x方向)延伸的多个第二侧边103b，各第一侧边103a与各第二侧边103b彼此连接，使得第二有源区103可整体呈现封闭式的矩形框架状，如图8所示。此外，第一侧边103a与第二侧边103b可具有相同的宽度w5，例如是约为第二图案124a或第三图案126a的宽度w3、宽度w4的一半左右，但不以此为限。另一方面，第三有源区105则同样包
括沿着所述第二方向(即y方向)延伸的多个第一侧边105a以及沿着所述第三方向(即x方向)延伸的多个第二侧边105b，各第一侧边105a同样系与各第二侧边105b彼此连接，使得第三有源区105亦可整体呈现封闭式的矩形框架状，如图8所示。此外，第三有源区105的第一侧边105a与第二侧边105b亦可具有相同的宽度w6，其中，第二有源区103的第一侧边103a或第二侧边103b的宽度w5大于第三有源区105的第一侧边105a或第二侧边105b的宽度w6。
67.由此，即可完成本发明第一实施例的半导体装置300，其包括由内而外依序设置的第一有源区101、第二有源区103以及第三有源区105。在此设置下，第二有源区103可透过与之相连的所述第二部分的有源区单元101b均匀地分散来自于第一有源区101以及浅沟槽隔离202的应力影响，并且，透过可整体环绕所有的有源区单元101a、101b的矩形框架稳定有源区单元101a、101b的结构，避免任何的有源区单元101a、101b发生结构的倒塌或毁损。此外，同时设置于第二有源区103以及第一有源区101外侧的第三有源区105可进一步保护内侧的结构，维持其完整性，避免发生结构变形。
68.此外，本领域者应可轻易了解，为能满足实际产品需求的前提下，本发明形成半导体装置及其形成方法亦可能有其它态样，而不限于前述。下文将进一步针对本发明中半导体装置的方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明之各实施例中相同之组件系以相同之标号进行标示，以利于各实施例间互相对照。
69.请参照图10至图11所示，其绘示本发明第二实施例中半导体装置400的形成方法的示意图。本实施例中半导体装置400的制作工艺大体上与前述第一实施例中的半导体装置300的制作工艺相同，如图1至图5所示，相同之处于此不再赘述。本实施例与前述第一实施例主要差异在于本实施例的形成方法系于衬底100上形成光刻胶层340，来覆盖第二掩模层120的第一图案122、第二图案124a以及第三图案126a，光刻胶层340中的第一光刻胶层342同时包括多个设置于内侧的开口342a，以及设置于外侧且向外开设的沟槽343a、343b。
70.细部来说，光刻胶层340包括第一光刻胶层342以及第二光刻胶层344，其中，第一光刻胶层342包括沿着所述第二方向(即y方向)延伸的多个侧边(未标示)以及沿着所述第三方向(即x方向)延伸的多个侧边(未标示)，以呈现出方形状而可整体盖住所有的第一图案122，并且部分盖住第二图案124a以及第三图案126a，使得第二图案124a以及第三图案126a的宽度w3、宽度w4的部分可被暴露于光刻胶层342外，例如是约暴露出宽度w3、宽度w4的一半，但不以此为限。此外，第一光刻胶层342的开口342a系相互分隔且交替地沿着第一方向d1依序排列以分别对位并暴露出下方的各第一图案122的一部分，如图10所示。而第一光刻胶层342的沟槽343a、343b则可沿着所述第二方向(即y方向)、所述第三方向(即x方向)依序排列于第一光刻胶层342的所述侧边上，以部分暴露出下方的第二图案124a或第三图案126a。优选地，各沟槽343a、343b的孔径(未绘示)系不同于各开口342a的孔径(未绘示)，较佳系大于各开口342a的孔径，但不以此为限。需注意的是，各沟槽343a、343b系朝向远离开口342a的方向(即朝向第二光刻胶层344)向外开设，如图10所示。在一实施例中，各沟槽343a在所述第二方向(即y方向)可具有相同的孔径o1，各沟槽343b在所述第三方向(即x方向)亦可具有相同的孔径o2，其中，各沟槽343a的孔径o1可选择相同于各沟槽343b的孔径o2，但不以此为限。
71.另一方面，第二光刻胶层344包括延伸于所述第二方向(即y方向)的第一部分344a
以及延伸于所述第三方向(即x方向)的第二部分344b，以同样呈现出封闭式的矩形框架状。如此，第二光刻胶层344可设置于第一光刻胶层342的外侧，以部分盖住暴露于最外侧的第一掩模层110。需注意的是，第二光刻胶层344不接触第一光刻胶层342，两者之间相互间隔而暴露出部分的第二掩模层120(包括部分的第二图案124a以及部分的第三图案126a)以及部分的第一掩模层110，如图10所示。
72.然后，透过光刻胶层340进行蚀刻制作工艺，移除暴露出的第一图案122、第二图案124a以及第三图案126a，并将光刻胶层340的图案(特别是指第二光刻胶层344的图案)先转移至下方一部分的第一掩模层110内，再完全去除光刻胶层340，暴露出第一掩模层110以及剩余的第一图案122、第二图案124a与第三图案126a。接着，透过剩余的第一图案122、第二图案124a与第三图案126a以及被图案化的第一掩模层110进行另一蚀刻制作工艺，图案化下方的衬底100，以在衬底100形成多个浅沟槽(未绘示)。如此，即可在衬底100内定义出有源结构200a，并且，再依序进行沉积与平坦化制作工艺，形成填满所述浅沟槽的浅沟槽隔离202，以完成本实施例的半导体装置400，如图11所示。
73.本实施例的半导体装置400的结构大体上与前述第一实施例中的半导体装置300相同，包含衬底100、有源结构200a以及浅沟槽隔离202，其中，有源结构200a同样包括由内而外依序设置的第一有源区101(包括有源区单元101a、101b)、第二有源区303以及第三有源区105等，相同之处于此不再赘述。需特别说明的是，本实施例的第二有源区303包括沿着所述第二方向(即y方向)延伸的多个第一侧边303a以及沿着所述第三方向(即x方向)延伸的多个第二侧边303b，各第一侧边303a与各第二侧边303b彼此连接，使得第二有源区303可整体呈现封闭式的矩形框架状。并且，各第一侧边303a上额外设置多个向外开设的沟槽304，各沟槽304具体系朝向第三有源区105的第一侧边105a开设，并且，在所述第二方向(即y方向)可具有相同的孔径o1；而各第二侧边303b则在所述第三方向(即x方向)上额外设置多个向外开设的沟槽306，各沟槽306具体系朝向第三有源区105的第二侧边105b开设，并且，在所述第三方向(即x方向)可具有相同的孔径o2其中，各沟槽304的孔径o1可相同于各沟槽306的孔径o2，但不以此为限。在另一实施例中，亦可选择使各沟槽304的孔径o1不相同于各沟槽306的孔径o2，或者使各沟槽304及/或各沟槽306具有大小不一的孔径。
74.如此，第二有源区303的第一侧边303a与第二侧边303b可分别形成城垛状轮廓，所述城垛状轮廓优选地靠近设置于外侧的第三有源区105，而远离设置于内侧的第一有源区101。换言之，在本实施例中，所述第二部分的有源区单元101b直接接触第一侧边303a或第二侧边303b未设有所述城垛状轮廓的一端，第一侧边303a或第二侧边303b设有所述城垛状轮廓的一端不接触任何的有源区单元101a、101b。在此设置下，本实施例的第二有源区303同样可透过与之相连的所述第二部分的有源区单元101b均匀地分散来自于第一有源区101以及浅沟槽隔离202的应力影响，并且，透过可整体环绕所有的有源区单元101a、101b的矩形框架稳定有源区单元101a、101b的结构，避免任何的有源区单元101a、101b发生结构的倒塌或毁损。此外，第二有源区303还可利用向外开设的沟槽304、306进一步将应力引导向外，进一步保护内侧结构的完整性，避免有源区单元101a、101b发生形变或扭曲。再者，沟槽304、306的制作系整合于有源结构200a的制作工艺中，可避免使用额外的掩模，以在避免增加制作工艺、制作成本的前提下，形成整体结构稳定性更为优化的半导体装置400。
75.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技
术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。