电平转换电路、显示基板及显示面板的制作方法

1.本发明属于显示技术领域，具体涉及一种电平转换电路、显示基板及显示面板。


背景技术：

2.目前，集成化的栅极驱动电路(gate on array，goa)因低成本、可窄边框化的优势，已被大量应用在显示基板中，但在实际使用过程中，尤其是在大尺寸、高刷新率的显示基板中，goa的走线需要在显示基板中布线很长的距离，导致每根走线的线阻r很大(例如线阻达到200ω)，而且每根走线和其他结构的金属部分或介质等会形成一定的电容c；线阻和电容的存在会造成goa输出信号的衰减、延迟、形变，导致goa输出信号的上升沿和/或下降沿的时间较长，也即低电平、高电平之间的过渡时间较长，从而在goa输出信号控制栅线逐行开启时，由于goa输出信号的上升沿、下降沿时间较长，可能导致在上一行还未关闭时，已经开始充下一行，造成错充现象，因此需要设置较长的防误充时间，保证上一行goa输出信号完全由高电平变为低电平，或完全由低电平变为高电平。但在相同的有效数据电压时间中，若防误充时间占用较长，则会减少子像素的充电时间，造成充电率不良，进而影响显示质量。


技术实现要素：

3.本发明旨在至少解决现有技术中存在的技术问题之一，提供一种电平转换电路，其能够减少电平转换电路输出的时钟信号的上升沿和/或下降沿的时间，从而能够减少需要设置的防误充时间的时长，进而能够增大像素的充电时间，提高子像素的充电率，改善显示质量。
4.第一方面，本公开实施例提供一种电平转换电路，包括：多个电平转换器，以及与多个所述电平转换器中的每个连接的调节模块；
5.所述电平转换器被配置为根据预设时序信号，输出时钟信号；所述预设时序信号包括第一逻辑电平信号和第二逻辑电平信号；所述时钟信号包括工作电压和非工作电压，所述工作电压高于非工作电压；
6.所述调节模块被配置为在所述第一逻辑电平信号的起始时刻到第一预设时刻，向所述电平转换器输出第一调整电压，所述第一调整电压高于所述工作电压；和/或，被配置为在所述第二逻辑电平信号的起始时刻到第二预设时刻，向所述电平转换器输出第二调整电压，所述第二调整电压低于所述非工作电压。
7.本公开实施例提供的电平转换电路，由于设置了调节模块，调节模块在接收到第一逻辑电平信号的起始时刻到第一预设时刻，增大时钟信号的电压，从而使上升沿的时间减少，即使时钟信号快速上升至工作电压，从而能够开启栅线对像素单元充电；或者，调节模块在所述第二逻辑电平信号的起始时刻到第二预设时刻，减小时钟信号的电压，从而使下降沿的时间减少，即使时钟信号快速下降至非工作电压，从而能够关闭栅线，进而能够减少需要设置的防误充时间的时长，能够增加子像素的充电时间，提高子像素的充电率，改善
显示质量。
8.在一些示例中，所述调节模块包括控制子模块，与所述控制子模块相连的第一调压子模块和第二调压子模块；
9.所述控制子模块被配置为响应于第一控制信号，向所述第一调压子模块或所述第二调压子模块输出电压选择信号；
10.所述第一调压子模块连接多个所述电平转换器中的每个，被配置为根据所述电压选择信号所选择的电压，在所述第一逻辑电平信号的起始时刻到第一预设时刻，向所述电平转换器输出第一调整电压；
11.所述第二调压子模块连接多个所述电平转换器中的每个，被配置为根据所述电压选择信号所选择的电压，在所述第二逻辑电平信号的起始时刻到第二预设时刻，向所述电平转换器输出第二调整电压。
12.在一些示例中，所述电压选择信号包括第一子电压选择信号和第二子电压选择信号；所述控制子模块为解码器，所述解码器包括信号接收端、第一控制端、第二控制端、第三控制端和第四控制端；其中，
13.所述解码器将所述信号接收端接收的第一控制信号解码为第一子电压选择信号和第二子电压选择信号，并分别通过第一控制端、第二控制端传输给所述第一调压子模块，或者，分别通过第三控制端、第四控制端传输给所述第二调压子模块。
14.在一些示例中，所述第一调压子模块为第一可编程增益放大器；所述第一可编程增益放大器包括第一输入端、第一输出端、第一选择端、第二选择端、第一驱动端；其中，
15.所述第一选择端与所述第一控制端连接；所述第二选择端与所述第二控制端连接；所述第一输入端连接初始工作电压端，接收初始工作电压；所述第一驱动端连接第一电源电压端，接收第一电源电压，所述第一可编程增益放大器根据所述第一子电压选择信号和所述第二子电压选择信号所选择的电压，将初始工作电压与第一电源电压相结合为第一调整电压；所述第一输出端连接多个所述电平转换器中的每个，向所述电平转换器输出第一调整电压；
16.所述第二调压子模块为第二可编程增益放大器；所述第二可编程增益放大器包括第二输入端、第二输出端、第三选择端、第四选择端、第二驱动端；其中，
17.所述第三选择端与所述第三控制端连接；所述第四选择端与所述第四控制端连接；所述第二输入端连接初始非工作电压端，接收初始非工作电压；所述第二驱动端连接第二电源电压端，接收第二电源电压，所述第二可编程增益放大器根据所述第一子电压选择信号和所述第二子电压选择信号所选择的电压，将初始非工作电压与第二电源电压相结合为第二调整电压；所述第二输出端连接多个所述电平转换器中的每个，向所述电平转换器输出第二调整电压。
18.在一些示例中，所述电平转换器为多路选择开关，所述多路选择开关包括第三输入端、第一电压端、第二电压端、第三输出端；其中，
19.所述第三输入端连接第一信号端；所述第一电压端连接所述第一调压子模块；所述第二电压端连接所述第二调压子模块；所述多路选择开关被配置为根据所述第三输入端接收的所述预设时序信号，在接收到第一逻辑电平信号的时段导通第一调压子模块，以使所述第三输出端输出第一调整电压以及工作电压；在接收到第二逻辑电平信号的时段导通
第二调压子模块，以使所述第三输出端输出第二调整电压以及非工作电压。
20.第二方面，本公开实施例还提供一种显示基板，包括上述电平转换电路。
21.在一些示例中，包括显示区和围绕所述显示区的周边区；所述显示基板还包括：
22.设置在所述周边区的栅极驱动电路；所述电平转换电路设置在所述周边区，且与所述栅极驱动电路相连，所述电平转换电路向所述栅极驱动电路输出至少两个时钟信号，且每个电平转换器对应输出一个时钟信号。
23.在一些示例中，所述显示基板包括多条栅线；所述栅极驱动电路包括多个移位寄存器，每个所述移位寄存器连接一条所述栅线；其中，每个所述移位寄存器接收两个时钟信号。
24.在一些示例中，每个移位寄存器包括两个子移位寄存器，两个子移位寄存器分别连接在一条所述栅线的两端。
25.第三方面，本公开实施例还提供一种显示面板，包括上述的显示基板。
附图说明
26.图1为一种显示基板的结构示意图；
27.图2为一种示例性的预设时序信号与时钟信号的理想波形图；
28.图3为一种示例性的数据电压和行扫描信号的波形图；
29.图4为本公开实施例提供的电平转换电路的一种实施例的结构示意图；
30.图5为本公开实施例提供的电平转换电路的预设时序信号的时钟信号的理想波形图；
31.图6为为本公开实施例提供的电平转换电路的数据电压和行扫描信号的波形图；
32.图7为本公开实施例提供的电平转换电路的一种实施例的调节模块的电路结构图；
33.图8为本公开实施例提供的电平转换电路的一种实施例的电平转换器的电路结构图；
34.图9为一种示例性的电平转换电路应用到显示基板的行扫描信号的仿真波形图；
35.图10为本公开实施例提供的一种实施例的电平转换电路应用到显示基板的行扫描信号的仿真波形图；
36.图11为本公开实施例提供的另一种实施例的电平转换电路应用到显示基板的行扫描信号的仿真波形图；
37.图12为本公开实施例提供的显示基板的一种实施例的结构示意图(双边驱动)；
38.图13为本公开实施例提供的显示基板的一种驱动方法的流程图。
具体实施方式
39.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明的部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
40.附图中各部件的形状和大小不反映真实比例，目的只是为了便于对本发明实施例
的内容的理解。
41.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
42.本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。
43.本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，当采用p型晶体管时，第一极为p型晶体管的源极，第二极为p型晶体管的漏极，栅极输入低电平时，源漏极导通；当采用n型晶体管时，第一极为n型晶体管的源极，第二极为n型晶体管的漏极，栅极输入高电平时，源漏极导通。其中，下述的像素电路和第一数据选择器中的晶体管均是以n型晶体管为例进行说明的，可以想到的是采用p型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下想到的，因此也是在本发明实施例的保护范围内的；下述的第一极为寄存器中的晶体管均是以p型晶体管为例进行说明的，可以想到的是采用n型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下想到的，因此也是在本发明实施例的保护范围内的。
44.其中，当各个晶体管选用n型晶体管时，工作电平信号端则为高电平信号端；非工作电平信号端则为低电平信号端；当各个晶体管选用p型晶体管时，工作电平信号端则为低电平信号端；非工作电平信号端则为高电平信号端。为了便于说明，以下皆以各信号的为高电平时为工作电平(或称工作电压、有效电平等)，为低电平时为非工作电平(或成非工作电压)为例进行说明。
45.如图1所示，本发明实施例提供的电平转换(level shift，ls)电路可应用在显示基板中，显示基板可以包括多个像素单元，各个像素单元可以呈阵列排布；其中，每个像素单元可以包括三种不同颜色的子像素；例如包括红色子像素r、绿色子像素g、蓝色子像素b；在此需要说明的，在本公开实施例中子像素的颜色可以是根据每个子像素中的发光器件的颜色而定的；例如：子像素中的发光器件所发出的光为红光，此时则将该子像素称之为红色子像素r；当然，若显示基板中的各个发光器件的发光颜色均相同，例如各个发光器件所发出的光均为白光，此时，则根据应用该显示基板的显示面板中，与该显示基板相对设置的彩膜基板中彩膜的颜色而定；例如：某一子像素所对应的彩膜基板上彩膜的颜色为红色，则将该子像素称之为红色子像素r。
46.其中，如图1所示，给出一种示例性的显示基板的具体结构；以ls电路100应用在显示基板中为例，该显示基板包括多列数据线data、多行栅线gate、多个子像素、栅极驱动电路、电平转换电路100、时序控制器(timing controller，tcon)。显示基板可以分为显示区，和围绕显示区设置的周边区，其中，多个子像素均设置在显示区中。栅线gate和数据线data交叉设置，并在交叉位置处限定出子像素；其中，位于同一列的子像素的颜色相同，沿行方向每相邻的三个子像素构成一个像素单元，每个像素单元中的三个子像素分别为红色子像素r、绿色子像素g、蓝色子像素b；位于同一行的各个子像素连接同一条栅线gate，位于同一列的各个子像素连接同一条数据线data。tcon设置在周边区，且设置在显示区的下侧，tcon靠近显示区一侧还设置有行方向印制线路板(x-printed circuit board，xpcb)，xpcb通过柔性电路板(flexible printed circuit，fpc)连接tcon。多条数据线data连接在xpcb上，且电平转换电路100也集成在xpcb上。栅极驱动电路设置在周边区，且设置显示区的至少一侧，
47.图1中以栅极驱动电路设置在显示区的左侧为例进行说明。栅极驱动电路与电平转换电路100连接，栅极驱动电路包括多级移位寄存器，任一行栅线gate的栅扫描信号由一级第一移位寄存器(例如，图1中示意了6级第一移位寄存器，即goa1-1～goa1-6，goa1-1为第一行栅线gate提供栅扫描信号)所提供。在驱动显示基板上的子像素时，tcon提供至少两个预设时序信号给电平转换电路100，电平转换电路100将至少两个预设时序信号转换为至少两个时钟信号(例如图1中clk1～clk6)，电平转换电路100将至少两个时钟传输给栅极驱动电路中的移位寄存器，移位寄存器依次输出行扫描信号给栅线gate，将各条栅线gate依次打开，以将数据线data传输的数据电压依次写入与栅线gate相连的子像素上。
48.参见图2、图3，图2为理想状态下输入电平转换电路100的预设时序信号(例如clk1_in)的波形图，和电平转换电路100输出的时钟信号(例如clk1_out)的波形图，如图2所示，理论上输入电平转换电路100的预设时序信号以及由电平转换电路100输出的时钟信号均为理想的方波信号，而电平转换电路100的时钟信号输入栅极驱动电路，从而参见图3，接收时钟信号后栅极驱动电路输出的行扫描信号(例如gout信号)也为理想的方波信号(如图3中gout对应的黑色实线所示的方波信号)，当栅极驱动电路以及子像素中的像素电路接收到方波信号后，其中的晶体管等器件立即开启或关闭，实现信号的快速传输。但是由于在大尺寸显示产品中，gout信号需要经过较长的多条走线进行传输，每条走线的线阻r很大(如200ω)，而且每条走线和其相邻的金属、介质等会形成一定的电容c(nf级)；r和c的存在会造成信号的衰减、延迟、形变，使得gout信号的实际输出波形(例如图3中gout对应的灰色实线所示)具有一定的上升沿时间tr1和下降沿时间tf1，进而会带来错充等问题，即gout的上一个工作电压还没有完全下降为非工作电压，上一行还没有完全关闭，就开始充下一行，造成错充。为了避免错充，往往需要设定比较大的防误充时间tg(即goe时间)，goe时间tg至少覆盖gout的下降沿tf1时间。参见图3，理想状态下，数据线传输的数据电压d-data的波形图如图3中d-data对应的波形的黑色实线所示，其高电平时间t1内可以进行充电和设置goe时间，而实际上由于数据线的线阻等造成的信号的延迟，数据电压d-data的实际波形如图3中d-data对应的波形的灰色实线所示，具有一定的上升沿时间trd和一定的下降沿时间tfd，因此数据电压d-data实际的有效电平时间相较于理想状态的高电平时间t1较小，且数据电压d-data要在gout信号为工作电平(图中以高电平为工作电压为例)下才能够输入子
像素，给子像素充电，且需要在数据电压d-data的有效电平时间被留出一定时长设置goe时间tg，goe时间tg至少需要覆盖gout信号的下降沿时间tf1，因此，若gout信号的上升沿时间tr1较长，则栅线的开启得较慢，若gout信号的下降沿时间tf1较长，则需要设置较长的goe时间，从而在数据电压d-data的有效电平时间内，余下的子像素的充电时间t12就较短，大幅降低了子像素的充电率。
49.为了至少解决上述的技术问题之一，本公开提供了一种电平转移电路。下面将结合附图和具体实施方式对本公开提供的电平转移电路作进一步详细描述。
50.第一方面，参见图4-图6，本公开实施例提供一种电平转换电路，以电平转换电路100为例，电平转换电路包括多个电平转换器1，以及与多个电平转换器1中的每个电平转换器1连接的调节模块2。
51.具体地，电平转换器1被配置为根据预设时序信号(例如图4中clk1_in～clk6_in)，输出时钟信号(例如图4中clk1_out～clk6_out)。参见图5，预设时序信号(以clk1_in为例)包括第一逻辑电平信号和第二逻辑电平信号，其中第一逻辑电平为高电平，第二逻辑电平为低电平，本实施例中以第一逻辑电平为3.3v，第二逻辑电平为0v为例进行说明。理想状态下，电平转换器1在接收到第一逻辑电平时，输出工作电压，在接收到第二逻辑电平时，输出非工作电压，工作电压和非工作电压组成时钟信号(以clk1_out为例)，即时钟信号包括工作电压和非工作电压，且工作电压高于非工作电压，从而电平转换器1将时钟信号输出给栅极驱动电路中对应的移位寄存器，以为寄存器根据时钟信号输出行扫描信号(例如gout信号)，在工作电压时段打开栅线写入数据电压d-data，在非工作电压时段关闭栅线，并在下一个工作电压时段开启下一级移位寄存器
……
以此类推，完成一帧扫描。
52.但是，参见图5、图6，其中，图5为本实施例中预设时序信号(clk1_in为例)的波形图与时钟信号(以clk1_out为例)的波形图，图6为本实施例中，栅极驱动电路输出的一个行扫描信号gout和数据电压d-data的波形图，其中黑色实线表示理想波形，灰色实线表示实际波形。在实际情况下，由于电平转移电路100输出的时钟信号会有一定延迟，具有一定的上升沿时间和下降沿时间，因此电平转移电路100将时钟信号输出至栅极驱动电路，致使栅极驱动电路输出的gout信号也具有一定的上升沿时间tr1和下降沿时间tf1。参见图5，为了缩减gout信号的上升沿时间tr1，调节模块2被配置为在电平转换器1接收到第一逻辑电平信号的起始时刻t01到第一预设时刻ts1，向电平转换器1输出第一调整电压vgh_s1，并且，从第一预设时刻ts1至第一逻辑电平信号结束时刻，向电平转换器1输出工作电压vgh_s2，其中，第一调整电压vgh_s1高于工作电压vgh_s2。为了缩减gout信号的下降沿时间tf1，调节模块2被配置为在电平转换器1接收到第二逻辑电平信号的起始时刻t02到第二预设时刻ts2，向电平转换器1输出第二调整电压vgl_s1，从第二预设时刻ts2到第二逻辑电平信号的结束时刻，向电平转换器1输出非工作电压vgl_s2，第二调整电压vgl_s1低于非工作电压vgl_s2。
53.在本公开实施例提供的电平转换电路中，参见图6，由于调节模块2能够在第一逻辑电平信号的起始时刻t01到第一预设时刻ts1，增大时钟信号的电压，也即输出第一调整电压vgh_s1对电平转换器1进行过驱动，从而使非工作电压vgl_s2快速上升至工作电压vgh_s2，使时钟信号的上升沿时间减少，从而能够使栅极驱动电路输出的gout信号的上升沿时间tr1减少，随后再向电平转换器1输出正常的工作电压vgh_s2直至第一逻辑电平信号
结束，进而能够快速开启栅线，且能够正常对子像素进行充电。并且，由于调节模块2能够第二逻辑电平信号的起始时刻t02到第二预设时刻ts2，减小时钟信号的电压，也即输出第二调整电压vgl_s1对电平转换器1进行过驱动，从而使工作电压vgh_s2快速下降至非工作电压vgl_s2，使时钟信号的下降沿沿时间减少，从而能够使栅极驱动电路输出的gout信号的下降沿时间tf1减少，随后再向电平转换器1输出正常的非工作电压vgl_s2直至第二逻辑电平信号结束，进而能够快速关闭栅线，以减少需要设置的goe时间tg的时长，因此能够在数据电压d-data的有效电平时间(如图6中t12和tg之和)内留出更多子像素的充电时间t12，因此能够提高子像素的充电率，改善显示质量。对比图3和图6，本实施例中由于时钟信号的上升沿时间和下降沿时间减少，因此gout信号的上升沿时间tr1和下降沿时间tf1也明显减少，从而子像素的充电时间t12增加。
54.需要说明的是，上述第一预设时间ts1可以为任意值，例如t01到ts1可以为整个第一逻辑电平信号的时长的八分之一，或者，t01到ts1可以设置为一个固定数值，例如2us，t01到ts1的时间越长，即调节模块2向电平转换器1输出的第一调整电压vgh_s1的时间越长，对电平转换器1进行过驱动的时间也就越长，从而时钟信号的上升沿时间减少得更多，gout信号的上升沿时间tr1减少得也更多；同理，上述第二预设时间ts2可以为任意值，例如t02到ts2可以为整个第二逻辑电平信号的时长的八分之一，或者，t02到ts2可以设置为一个固定数值，例如2us，t02到ts2的时间越长，即调节模块2向电平转换器1输出的第二调整电压vgl_s1的时间越长，对电平转换器1进行过驱动的时间也就越长，从而时钟信号的下降沿时间减少得更多，gout信号的下降沿时间tf1减少得也更多，因此，通过设置第一预设时间ts1和/或第二预设时间ts2的具体数值，可以调节时钟信号的上升沿时间和下降沿时间，进一步控制gout信号的上升沿时间和下降沿时间，以控制子像素的充电率。
55.需要说明的是，上述预设时序信号(如clk1_in)由tcon输入给电平转换电路，预设时序信号包括第一逻辑电平信号和第二逻辑电平信号，其中，第一逻辑电平信号的电平高于第二逻辑电平信号，即第一逻辑电平信号为“1”，第二逻辑电平信号为“0”，且本实施例中以第一逻辑电平信号为3.3v，第二逻辑电平信号为5v为例进行说明，但不对本发明构成限制。
56.需要说明的是，本实施例提供的电平转换电路可与包括大于2的电平转换器1，每个电平转换器1输出接收一路预设时序信号，且分别输出一路时钟信号，栅极驱动电路中的每个移位寄存器分别连接两路时钟信号，因此，电平转换电路可与只输出两路时钟信号，但由于输出时钟信号的信号线具有一定线阻，为了减少线阻造成的信号延迟，可以设置更多信号线，输出更多路信号，例如包括4个时钟信号，6个时钟信号，8个时钟信号等。图1、图4中均以电平转换电路100的6个电平转换器1分别接收6路预设时序信号(clk1_in～clk6_in)，再分别根据6个预设时序信号输出6路时钟信号(clk1_in～clk6_in)为例进行说明。参见图1，若本实施例提供的电平转换电路100应用于显示基板中，栅极驱动电路的每一级移位寄存器均可连接两路时序信号，例如第一级移位寄存器goa1-1接收第一时钟信号ckl1和第二时钟信号clk2；第二级移位寄存器goa1-2接收第三时钟信号ckl3和第四时钟信号clk4；第三级移位寄存器goa1-3接收第五时钟信号ckl5和第六钟信号clk6
……
依次循环连接。当然，电平转换电路还可以包括其他的时钟信号，在此不做限定。
57.在一些示例中，参见图4，调节模块2具体可以包括控制子模块，和与控制子模块相
连的第一调压子模块和第二调压子模块。其中，控制子模块连接外部信号源，外部信号源向控制子模块发出第一控制信号con1以设置调节模块2的调压档位，调节模块2可以分为多个不同的调压挡位，每个调压档位对应不同的电压，例如，调节模块2可以具有3个调压档位，第一调压档位的电压为工作电压/非工作电压的1倍，即若选择第一调压档位，则第一调压子模块输出工作电压，第二调压子模块输出非工作电压；第二调压档位为工作电压/非工作电压的1.5倍，即若选择第二调压档位，则第一调压子模块输出工作电压的1.5倍，第二调压子模块输出非工作电压的-1.5倍；第三调压档位为工作电压/非工作电压的2倍，即若选择第三调压档位，则第一调压子模块输出工作电压的2倍，第二调压子模块输出非工作电压的-2倍。控制子模块被配置为响应于第一控制信号con1，在电平转换器1接收预设时序信号的第一逻辑电平信号的起始时刻t01到第一预设时刻ts1，向第一调压子模块输出选择第一调整电压的调压档位的电压选择信号，再在第一预设时刻ts1至第一逻辑电平信号的结束时刻接收另外的第一控制信号con1，向第一调压子模块输出选择输出工作电压的调压档位的电压选择信号；在电平转换器1接收预设时序信号的第二逻辑电平信号的起始时刻t02到第二预设时刻ts2，向第二调压子模块输出选择第二调整电压的调压档位的电压选择信号，再在第二预设时刻ts2至第二逻辑电平信号的结束时刻接收另外的第一控制信号con1，向第二调压子模块输出选择输出非工作电压的调压档位的电压选择信号。
58.进一步地，第一调压子模块连接多个电平转换器1中的每个电平转换器1，第一调压子模块接收电压选择信号，第一调压子模块被配置为根据电压选择信号所选择的调压档位对应的电压，在第一逻辑电平信号的起始时刻t01到第一预设时刻ts1，向电平转换器1输出第一调整电压vgh_s1，再从第一预设时刻ts1到第一逻辑电平信号的结束信号，电压选择信号选择输出工作电压vgh_s2的档位，使电平转换器1输出工作电压vgh_s2。第二调压子模块连接多个电平转换器1中的每个电平转换器1，第二调压子模块接收电压选择信号，第二调压子模块被配置为根据电压选择信号所选择的调压档位对应的电压，在第二逻辑电平信号的起始时刻t02到第二预设时刻ts2，向电平转换器1输出第二调整电压vgl_s1，再从第二预设时刻ts2到第二逻辑电平信号的结束信号，电压选择信号选择输出非工作电压vgl_s2的档位，使电平转换器1输出非工作电压vgl_s2。
59.在一些示例中，参见图7，调节模块2中，控制子模块输出的电压选择信号包括第一子电压选择信号和第二子电压选择信号。其中，第一调压子模块可以为第一可编程增益放大器((pmgrammable gain amplifier，pga)21，第二调压子模块可以为第二可编程增益放大器22，控制子模块可以为解码器23。其中，解码器23可以包括信号接收端d5、第一控制端d1、第二控制端d2、第三控制端d3和第四控制端d4，解码器23能够将信号接收端d5接收的第一控制信号con1解码为二进制的逻辑信号，即将第一控制信号con1解码为第一子电压选择信号和第二子电压选择信号，第一子电压选择信号和第二子电压选择信号均为二进制表达的逻辑信号。解码器23的第一控制端d1和第二控制端d2连接第一调压子模块，解码后的第一子电压选择信号和第二子电压选择信号通过第一控制端d1和第二控制端d2传输给第一调压子模块，以选择调压档位对应的第一调整电压；解码器的第三控制端d3和第四控制端d4连接第二调压子模块，解码后的第一子电压选择信号和第二子电压选择信号通过第三控制端d3和第四控制端d4传输给第二调压子模块，以选择调压档位对应的第二调整电压。
60.进一步地，若第一调压子模块为第一可编程增益放大器21，第一可编程增益放大
器21能够根据逻辑信号的输入来调整放大的倍数，即设置不同的调压档位对应的不同电压，第一可编程增益放大器21可以包括第一输入端p3、第一输出端p4、第一选择端p1、第二选择端p2、第一驱动端p5。其中，第一选择端p1与解码器23的第一控制端d1连接，接收第一子电压选择信号；第二选择端p2与解码器23的第二控制端d2连接，接收第二子电压选择信号；第一输入端p3连接初始工作电压端，接收初始工作电压vgh；第一驱动端p5连接第一电源电压端，接收第一电源电压vcc；第一输出端p4连接多个电平转换器1中的每个电平转换器1，向电平转换器1输出第一调整电压vgh_s1及工作电压vgh_s2。初始工作电压端提供的初始工作电压vgh的电压大小可以与时钟信号的工作电压vgh_s2相等，第一电源电压端输出的第一电源电压vcc可为第一可编程增益放大器21提供工作电压，并且，第一可编程增益放大器21根据第一子电压选择信号和第二子电压选择信号所选择的调压档位对应的电压，利用第一电源电压vcc增压，将初始工作电压vgh与第一电源电压vcc相结合为第一调整电压vgh_s1输出给各个电平转换器1；若第一可编程增益放大器21接收到选择工作电压vgh_s2的档位，则可以不加入第一电源电压vcc，直接输出与工作电压vgh_s2相等的初始工作电压vgh给电平转换器1。
61.同理，若第二调压子模块为第二可编程增益放大器22，第二可编程增益放大器22能够根据逻辑信号的输入来调整放大的倍数，即设置不同的调压档位对应的不同电压，第二可编程增益放大器21可以包括第二输入端k3、第二输出端k4、第三选择端k1、第三选择端k2、第二驱动端k5。其中，第三选择端k1与解码器23的第三控制端d3连接，接收第一子电压选择信号；第四选择端k2与解码器23的第四控制端d4连接，接收第二子电压选择信号；第二输入端k3连接初始非工作电压端，接收初始非工作电压vgl；第二驱动端k5连接第二电源电压端，接收第二电源电压vss；第二输出端k4连接多个电平转换器1中的每个电平转换器1，向电平转换器1输出第二调整电压vgl_s1及非工作电压vgl_s2。初始非工作电压端提供的初始非工作电压vgl的电压大小可以与时钟信号的非工作电压vgh_s2相等，第二电源电压端输出的第二电源电压vss可为第一可编程增益放大器22提供工作电压，并且，第二可编程增益放大器22根据第一子电压选择信号和第二子电压选择信号所选择的调压档位对应的电压，利用第二电源电压vss减压，将初始非工作电压vgl与第二电源电压vss相结合为第二调整电压vgl_s1输出给各个电平转换器1；若第二可编程增益放大器22接收到选择非工作电压vgl_s2的档位，则可以不加入第二电源电压vss，直接输出与非工作电压vgl_s2相等的初始非工作电压vgl给电平转换器1。
62.以一种示例性的电压选择信号和调压档位的关系为例，具体参见下表，电平转换电路100的调压模块2可以具有四种不同的调压档位(如level 1～level4)，level 1对应的电压选择信号为00，即解码器23的输出的第一调压子信号为0，第二调压子信号为0，表示为00的逻辑信号可以使第一可编程增益放大器21输出工作电压vgh_s2或使第二可编程增益放大器21输出非工作电压vgl_s2；level 2对应的电压选择信号为01，即解码器23的输出的第一调压子信号为0，第二调压子信号为1，表示为01的逻辑信号可以使第一可编程增益放大器21输出的第一调整电压vgh_s2为工作电压vgh_s2的1.5倍，使第二可编程增益放大器21输出的第二调整电压vgl_s2为非工作电压vgl_s2的-1.5倍；level 3对应的电压选择信号为10，即解码器23的输出的第一调压子信号为1，第二调压子信号为0，表示为10的逻辑信号可以使第一可编程增益放大器21输出的第一调整电压vgh_s2为工作电压vgh_s2的2倍，
使第二可编程增益放大器21输出的第二调整电压vgl_s2为非工作电压vgl_s2的-2倍；level 4对应的电压选择信号为11，即解码器23的输出的第一调压子信号为1，第二调压子信号为1，表示为11的逻辑信号可以使第一可编程增益放大器21输出的第一调整电压vgh_s2为工作电压vgh_s2的2.5倍，使第二可编程增益放大器21输出的第二调整电压vgl_s2为非工作电压vgl_s2的-2.5倍。
63.电压选择信号调压档位00level101level210level311level4
64.当然，本公开实施例提供的逻辑信号还可以具体更多不同的调压档位，在此不做限定。
65.在一些示例中，参见图8，电平转换器1具体可以为多路选择开关，多路选择开关包括第三输入端11、第三输出端12、第一电压端13、第二电压端14；其中，第三输入端11连接tcon的第一信号端接收预设时序信号clk_in，第一电压端13连接第一调压子模块，接收第一调压子模块输出的第一调整电压vgh_s1和工作电压vgh_s2；第二电压端14连接第二调压子模块，接收第二调压子模块输出的第二调整电压vgl_s1和非工作电压vgl_s2，第三输出端12连接栅极驱动电路中的一级移位寄存器，输出时钟信号clk_out。多路选择开关被配置为根据第三输入端接收的预设时序信号clk_in输出时钟信号clk_out，具体地，多路选择开关可以根据其第三输入端11接收的不同电平切换至不同的电压端进行输出，例如，在多路选择开关的第三输入端11接收到预设时序信号clk_in的第一逻辑电平信号的时段切换至第一电压端13，导通第一调压子模块与第三输出端12，第一调压子模块在第一逻辑电平信号的起始时刻t01到第一预设时刻ts1输出第一调整电压vgh_s1至多路选择开关的第一电压端13，使多路选择开关的第三输出端12输出第一调整电压vgh_s1，在第一预设时刻ts1至第一逻辑电平信号的结束时刻，第一调压子模块输出工作电压vgh_s2至多路选择开关的第一电压端13，使多路选择开关的第三输出端12输出工作电压vgh_s2；多路选择开关的第三输入端11接收到预设时序信号clk_in的第二逻辑电平信号的时段切换至第二电压端14，导通第二调压子模块与第三输出端12，第二调压子模块在第二逻辑电平信号的起始时刻t02到第二预设时刻ts2输出第二调整电压vgl_s1至多路选择开关的第二电压端14，使多路选择开关的第三输出端12输出第二调整电压vgl_s1，在第二预设时刻ts2至第二逻辑电平信号的结束时刻，第二调压子模块输出工作电压vgl_s2至多路选择开关的第二电压端14，使多路选择开关的第三输出端12输出非工作电压vgl_s2。
66.参见图9-图11，图9为电平转换电路未设置调节模块2的情况下，电平转换电路应用到显示基板中的gout信号的仿真波形图，其中，该电平转换电路的工作电压为34v，非工作电压为-8v；图10为本公开实施例提供的一种示例性的电平转换电路应用到显示基板的gout信号的仿真波形图，其中，第一调整电压的加压幅度为5v，第二调整电压的减压幅度为-5v，并且第一预设时刻ts1和第二预设时刻ts2均为2us。图11为本公开实施例提供的另一种示例性的电平转换电路应用到显示基板的gout信号的仿真波形图，其中，第一调整电压的加压幅度为10v，第二调整电压的减压幅度为-10v，并且第一预设时刻ts1和第二预设
时刻ts2均为2us。由图中可知，9的gout信号的下降沿时间tf1为2.7562us减小；图10的gout信号的下降沿时间tf1减少为2.5364us，充电时间增加0.2198us；图10的gout信号的下降沿时间tf1减少为2.3088us，充电时间增加0.4474us，由上可以验证，本技术提供的电平转换电路可与有效减少gout信号的上升沿/下降沿时间，从而可以有效增大子像素的充电时间。
67.第二方面，本公开实施例还提供一种显示基板，包括上述电平转换电路。
68.在一些示例中，参见图1，以ls电路100应用在显示基板中为例，该显示基板包括多列数据线data、多行栅线gate、多个子像素、栅极驱动电路、电平转换电路100、时序控制器(timing controller，tcon)。显示基板可以分为显示区，和围绕显示区设置的周边区，其中，多个子像素均设置在显示区中。栅线gate和数据线data交叉设置，并在交叉位置处限定出子像素；其中，位于同一列的子像素的颜色相同，沿行方向每相邻的三个子像素构成一个像素单元，每个像素单元中的三个子像素分别为红色子像素r、绿色子像素g、蓝色子像素b；位于同一行的各个子像素连接同一条栅线gate，位于同一列的各个子像素连接同一条数据线data。tcon设置在周边区，且设置在显示区的下侧，tcon靠近显示区一侧还设置有行方向印制线路板(x-printed circuit board，xpcb)，xpcb通过柔性电路板(flexible printed circuit，fpc)连接tcon。多条数据线data连接在xpcb上，且电平转换电路100也集成在xpcb上。栅极驱动电路设置在周边区，且设置显示区的至少一侧，图1中以栅极驱动电路设置在显示区的左侧为例进行说明。栅极驱动电路与电平转换电路100连接，栅极驱动电路包括多级移位寄存器，任一行栅线gate的栅扫描信号由一级第一移位寄存器(例如，图1中示意了6级第一移位寄存器，即goa1-1～goa1-6，goa1-1为第一行栅线gate提供栅扫描信号)所提供。在驱动显示基板上的子像素时，tcon提供至少两个预设时序信号给电平转换电路100，电平转换电路100将至少两个预设时序信号转换为至少两个时钟信号(例如图1中clk1～clk6)，电平转换电路100将至少两个时钟传输给栅极驱动电路中的移位寄存器，移位寄存器依次输出行扫描信号给栅线gate，将各条栅线gate依次打开，以将数据线data传输的数据电压依次写入与栅线gate相连的子像素上。
69.在一些示例中，显示基板还可以采用双边驱动，即每个移位寄存器还可以包括两个子移位寄存器，两个子移位寄存器分别连接在一条栅线的两端。参见图12，以电平转换电路100输出两路时钟信号(clk1和clk2)为例，一行像素单元由两个第一移位寄存器进行驱动，相应的，一行像素单元对应两个第二移位寄存器。具体的，以一行像素单元为例，该行像素单元连接一条栅线gate，两个第一移位寄存器的信号输出端分别连接在该栅线gate的两端，两个第二移位寄存器的信号输出端同样分别连接在该栅线gate的两端，也即，第一位寄存器与第二寄存器一一对应设置。这样一来，若位于栅线gate一端的第一移位寄存器和第二移位寄存器中的一者损坏，则可以通过另一者为该栅线gate提供栅扫描信号(gout信号)。当然，在本公开实施例中两个第一移位寄存器也可以位于显示基板的中间区域，例如：第一位移寄存器单元位于两列像素单元之间，且驱动同一行的栅线的两个第一移位寄存器位于不同列的像素单元之间。在本发明实施例中并不对第一移位寄存器的位置做任何限定。
70.具体的，如图12所示，连接在栅线gate左侧的各个第一位寄存器级联连接；各个第二移位寄存器级联连接；同理连接在栅线gate右侧的各个第一位寄存器级联连接；各个第二移位寄存器级联连接；以连接在gate左侧的各个第一位寄存器的连接方式和各个第二移
位寄存器的连接方式为例进行说明。其中，goa1-1的信号输出端连接goa1-2的信号输入端；goa1-2的信号输出端连接goa1-3的信号输入端；goa1-3的信号输出端连接goa1-4的信号输入端；goa1-4的信号输出端连接goa1-5的信号输入端；goa1-5的信号输出端连接goa1-6的信号输入端；同理，goa2-1的信号输出端连接goa2-2的信号输入端；goa2-2的信号输出端连接goa2-3的信号输入端；goa2-3的信号输出端连接goa2-4的信号输入端；goa2-4的信号输出端连接goa2-5的信号输入端；goa1-5的信号输出端连接goa2-6的信号输入端。
71.第三方面，本公开实施例还提供一种显示面板，包括上述的显示基板。其中，显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、oled面板、microled面板，miniled面板，手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
72.第四方面，本公开实施例还提供的一种驱动方法，包括以下步骤：
73.s1、电平转换电路以默认的调压档位输出时钟信号。
74.具体地，调节模块2使用默认调压档位输出时钟信号，即在在电平转换器1接收到第一逻辑电平信号的起始时刻到结束时刻，输出工作电压vgh_s2；在电平转换器1接收到第二逻辑电平信号的起始时刻到结束时刻，向电平转换器1输出非工作电压vgl_s2。
75.s2、判断显示基板的显示画质。
76.若显示画质良好(ok)，即充电率良好，则进行s31，结束检测，继续以默认的调压档位输出时钟信号。
77.若显示画质不良(ng)，即充电率不足，则进行s32,电平转换电路增加一档调压档位输出时钟信号。调节模块2在电平转换器1接收到第一逻辑电平信号的起始时刻t01到第一预设时刻ts1，向电平转换器1输出调压档位对应的第一调整电压vgh_s1，并且，从第一预设时刻ts1至第一逻辑电平信号结束时刻，向电平转换器1输出工作电压vgh_s2，其中，第一调整电压vgh_s1高于工作电压vgh_s2，从而能够减少gout信号的上升沿时间tr1。调节模块2在电平转换器1接收到第二逻辑电平信号的起始时刻t02到第二预设时刻ts2，向电平转换器1输出第二调整电压vgl_s1，从第二预设时刻ts2到第二逻辑电平信号的结束时刻，向电平转换器1输出非工作电压vgl_s2，第二调整电压vgl_s1低于非工作电压vgl_s2，从而能够减少gout信号的下降沿时间tf1。通过减少gout信号的上升沿时间tr1和/或下降沿时间tf1能够增加子像素的充电率，改善画质。
78.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。