一种高速宽范围电平移位电路的制作方法

1.本发明属于电平移位电路技术领域，具体涉及一种高速宽范围电平移位电路。


背景技术：

2.在集成电路领域，数字信号在不同电压域进行传递时，经常需要将低压高速数字电路信号转换为高压宽范围输出的高速数字信号。例如在fpga的io接口电路部分，需将fpga内部高速信号转换为io接口上的1.2v到3.3v宽范围高压高速信号。
3.图1所示为现有常用低转高电平转换电路，m1～m4都是高压器件，m1、m2为高压pmos器件，m3、m4为高压nmos器件，从输入低电平1v转换为高电平1.2v～3.3v范围，电平转换电路受输出宽范围要求及电路结构的影响，时钟信号一般最大为200mhz，转换速度有限，且很难满足输出电压电平为1.2v～3.3v。


技术实现要素：

4.为了解决现有技术中存在的上述问题，本发明提供了一种高速宽范围电平移位电路。本发明要解决的技术问题通过以下技术方案实现：
5.一种高速宽范围电平移位电路，包括：输出电路、第三native nmos晶体管、第四native nmos晶体管、第一反相器、第二反相器、第五nmos晶体管、第六nmos晶体管和第三反相器；
6.所述第三native nmos晶体管的漏极与所述输出电路一端的第三节点连接，所述第三native nmos晶体管的源极通过第一节点与所述第五nmos晶体管的漏极连接；所述第三native nmos晶体管的栅极与正输入端或导通电源连接；
7.所述第四native nmos晶体管的漏极与所述输出电路另一端的第四节点连接，所述第四native nmos晶体管的源极通过第二节点与所述第六nmos晶体管的漏极连接；所述第四native nmos晶体管的栅极与负输入端或所述导通电源连接；
8.所述第一反相器的输入端与所述第二反相器的输出端并联且与所述第一节点连接；所述第一反相器的输出端与所述第二反相器的输入端并联且与所述第二节点连接；
9.所述第五nmos晶体管的源极接地，所述第五nmos晶体管的栅极连接正输入端；
10.所述第六nmos晶体管的源极接地，所述第六nmos晶体管的栅极连接负输入端；所述正输入端还与所述第三反相器的输入端连接，所述第三反相器的输出端与所述负输入端连接；
11.所述第三native nmos晶体管和所述第四native nmos晶体管的最高耐压电压为3.3v；所述第五nmos晶体管和所述第六nmos晶体管的最高耐压电压为1v；所述导通电源的最高电压为1v。
12.在本发明的一个实施例中，所述输出电路，包括：第一pmos晶体管、第二pmos晶体管和第四反相器；
13.所述第一pmos晶体管的源极与所述第二pmos晶体管的源极连接，所述第一pmos晶
体管的漏极与所述第三节点连接，所述第一pmos晶体管的栅极与所述第四节点连接；
14.所述第二pmos晶体管的漏极与所述第四节点连接，所述第二pmos晶体管的栅极与所述第三节点连接；
15.所述第四节点与所述第四反相器的输入端连接，所述第四反相器的输出端为电平移位电路的输出端；
16.所述第一pmos晶体管和所述第二pmos晶体管的最高耐压电压为3.3v。
17.本发明的有益效果：
18.本发明通过在第一节点和第二节点之间并联首尾相连的第一反相器和第二反相器，进一步加快了第一节点和第二节点达到最终稳定电平的速度，使得第三节点和第四节点快速的达到最终稳定电平，时钟信号最低为400mhz，且可以达到800mhz，该转换速度能够兼顾1.2v～3.3v范围内几乎所有的上电电压。本发明的电平移位电路具有更高的电平转换速度，在要求支持更多io接口协议的芯片中，本发明电平移位电路可以满足宽范围的电压需求，可以提高io接口电路速度，以支持更高速率要求的接口协议。
19.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
20.图1是现有技术的一种电平移位电路的结构示意图；
21.图2是本发明实施例提供的一种高速宽范围电平移位电路的结构示意图；
22.图3是本发明实施例提供的从低压供电电压1.05v和0.95v分别转换到高压上电电压vccio1.14v和3.465v时时钟信号的波形图。
23.附图标记说明：
24.10-输出电路；m1-第一pmos晶体管；m2-第二pmos晶体管；inv4-第四反相器；m3-第三native nmos晶体管；m4-第四native nmos晶体管；inv1-第一反相器；inv2-第二反相器；m5-第五nmos晶体管；m6-第六nmos晶体管；inv3-第三反相器；in -正输入端；in
‑‑
负输入端；1-第一节点；2-第二节点；3-第三节点；4-第四节点。
具体实施方式
25.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
26.请参见图2，一种高速宽范围电平移位电路，包括：输出电路10、第三native nmos晶体管m3、第四native nmos晶体管m4、第一反相器inv1、第二反相器inv2、第五nmos晶体管m5、第六nmos晶体管m6和第三反相器inv3。
27.输出电路10包括：第一pmos晶体管m1、第二pmos晶体管m2和第四反相器inv4。本实施例中，第一pmos晶体管m1、第二pmos晶体管m2为高压pmos器件，第三native nmos晶体管m3、第四native nmos晶体管m4为高压nmos native器件，并且栅极接低压导通电源vcc或输入端，使得第三native nmos晶体管m3和第四native nmos晶体管m4为在电压接近0的情况下也能够导通的器件，第五nmos晶体管m5、第六nmos晶体管m6为低压nmos器件，在第一节点1和第二节点2之间并联了首尾相连的第一反相器inv1和第二反相器inv2，以提升整个电平移位电路的高低电平转换速度。
28.第一pmos晶体管m1的源极与第二pmos晶体管m2的源极连接，第一pmos晶体管m1的漏极与第三节点3连接，第一pmos晶体管m1的栅极与第四节点4连接。第三节点3位于第一pmos晶体管m1的漏极和第三native nmos晶体管m3的漏极相连的线路上。第一pmos晶体管m1的基极与源极连接。
29.第二pmos晶体管m2的漏极与第四节点4连接，第二pmos晶体管m2的栅极与第三节点3连接；第二pmos晶体管m2的基极与源极连接。第四节点4位于第二pmos晶体管m2的漏极和第四native nmos晶体管m4的漏极相连的线路上。第四节点4与第四反相器inv4的输入端连接，第四反相器inv4的输出端为电平移位电路的输出端。第四反相器inv4的输出端输出io接口的上电电压vccio。
30.其中，第一pmos晶体管m1和第二pmos晶体管m2的最高耐压电压为3.3v。
31.第三native nmos晶体管m3的漏极与第三节点3连接，第三native nmos晶体管m3的源极通过第一节点1与第五nmos晶体管m5的漏极连接，也即是第一节点1位于第三native nmos晶体管m3的源极和第五nmos晶体管m5的漏极相连的线路上。第三native nmos晶体管m3的栅极与正输入端in 或导通电源vcc连接。第三native nmos晶体管m3的基极与源极连接。
32.第四native nmos晶体管m4的漏极与第四节点4连接，第四native nmos晶体管m4的源极通过第二节点2与第六nmos晶体管m6的漏极连接，也即是第二节点2位于第四native nmos晶体管m4的源极和第六nmos晶体管m6的漏极相连的线路上。第四native nmos晶体管m4的栅极与负输入端in-或导通电源vcc连接。第四native nmos晶体管m4的基极与源极连接。第三native nmos晶体管m3和第四native nmos晶体管m4的最高耐压电压为3.3v。导通电源vcc的最高电压为1v。
33.第一反相器inv1的输入端与第二反相器inv2的输出端并联且与第一节点1连接；第一反相器inv1的输出端与第二反相器inv2的输入端并联且与第二节点2连接。第一反相器inv1和第二反相器inv2首尾相连。
34.第五nmos晶体管m5的漏极与第一节点1连接，第五nmos晶体管m5的源极接地，第五nmos晶体管m5的栅极连接正输入端in ；第五nmos晶体管m5的基极与源极连接。
35.第六nmos晶体管m6的漏极与第二节点2连接，第六nmos晶体管m6的源极接地，第六nmos晶体管m6的栅极连接负输入端in-；第六nmos晶体管m6的基极与源极连接。正输入端in 还与第三反相器inv3的输入端连接，第三反相器inv3的输出端与负输入端in-连接。第五nmos晶体管m5和第六nmos晶体管m6的最高耐压电压为1v。
36.本实施例中，电平移位电路目的是将低压供电电压的电平信号，转换为高压的io接口的上电电压vccio的电平信号，例如1v转换成1.2v～3.3v。正输入端in 的信号和负输入端in-的信号是相反的低压信号，当低压高电平信号in 传递到第五nmos晶体管m5的栅极，第五nmos晶体管m5快速导通，使得第一节点1的电平快速降低。第三native nmos晶体管m3为一直导通的器件，使得第三节点3的电平也快速降低。同时低压低电平信号in-传递到第六nmos晶体管m6的栅极，第六nmos晶体管m6快速关断，使得第二节点2的电平快速上升。第四native nmos晶体管m4为一直导通的器件，同时第三节点3的电平降低使得第二pmos晶体管m2快速导通，第四节点4的电平快速上升，使得第一pmos晶体管m1快速关断。第一节点1和第二节点2之间并联首尾相连的第一反相器inv1和第二反相器inv2，进一步加快了第一
节点1和第二节点2达到最终稳定电平，使得第三节点3和第四节点4快速的达到最终稳定电平。第一节点1和第三节点3的最终稳定电平为地电位，第二节点2的最终稳定电平为导通电源vcc的电平或输入端电平，第四节点4的最终稳定电平为上电电压vccio。同理，当信号in 为低压低电平，信号in-为低压高电平，使得第三节点3和第四节点4分别达到最终稳定高电平上电电压vccio和低电平地电位。
37.其中，如图1所示，当第三native nmos晶体管m3和第四native nmos晶体管m4的栅极由低压导通电源vcc控制的高压nmos native器件，隔离了来自上电电压vccio的高压电压，使得第一节点1或者第二节点2的最终稳定电平最高为导通电源vcc的电压，避免了对低压器件第五nmos晶体管m5、第六nmos晶体管m6以及首尾相连的低压第一反相器inv1和第二反相器inv2的损伤，同时，减小了输入端的负载。
38.如表1和图3所示，表1为800mhz的data从低压供电电压转换到高压上电电压vccio时，data占空比情况：
39.typevccvccioduty_outmin0.953.46546.07％max1.051.1454.34％
40.表1
41.表中数据是两种极限情况下仿真结果：
42.从低压偏差-5％到高压3.3v偏差 5％得到的最小占空比为46.07％。
43.从低压偏差 5％到高压1.2v偏差-5％得到的最大占空比为54.34％。
44.图3示出了从低压供电电压1.05v和0.95v分别转换到高压上电电压vccio1.14v和3.465v时时钟信号的波形图。因此，800mhz的data从低压供电电压转到高压占空比在45％～55％内，满足一般电平转换电路对占空比的要求。
45.发明通过在第一节点1和第二节点2之间并联首尾相连的第一反相器inv1和第二反相器inv2，进一步加快了第一节点1和第二节点2达到最终稳定电平的速度，使得第三节点3和第四节点4快速的达到最终稳定电平，时钟信号最低为400mhz，且可以达到800mhz，该转换速度能够兼顾1.2v～3.3v范围内几乎所有的上电电压vccio。本发明的电平移位电路具有更高的电平转换速度，在要求支持更多io接口协议的芯片中，本发明电平移位电路可以满足宽范围的电压需求，可以提高io接口电路速度，以支持更高速率要求的接口协议。
46.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
47.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
48.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连
接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
49.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
50.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
51.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。