一种基于JTAG的FPGAFT通用测试方法及装置与流程

一种基于jtag的fpga ft通用测试方法及装置
技术领域
1.本发明属于芯片测试技术领域，具体涉及一种基于jtag的fpga ft通用测试方法及装置。


背景技术：

2.在科学技术不断发展的今天，fpga(field programmable gate array，现场可编程逻辑门阵列)芯片已经得到广泛应用。在fpga芯片的制造过程中，制造工艺、制造过程、光刻偏差等因素的影响可能导致故障产品的出现。因此，在产品进入市场前需进行严格测试，以保证相关产品的可靠性。
3.通常，芯片在封装后、出厂前的测试称为ft(final test，最终测试)。相关技术中，在对fpga芯片进行最终测试时，首先确定fpga的待测资源，并根据待测资源设计尽可能少的测试配置；然后，下载每个测试配置以及每个测试配置对应的测试激励至fpga芯片；待测资源运行测试激励之后，将输出结果发送至测试机，并由测试机判断待测资源是否存在故障。
4.对于测试配置，不同的待测资源具有不同的测试内容，因此用于检查的io端口不尽相同。显然，在测试机连接芯片的端口数量确定的情况下，测试机端口分组随单个测试芯片占用端口的增多而减少，降低了测试效率；并且，芯片测试端口的数量，也会影响测试软硬件的设计与维护。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种基于jtag的fpga ft通用测试方法及装置。本发明要解决的技术问题通过以下技术方案实现：
6.第一方面，本发明提供一种基于jtag的fpga ft通用测试方法，应用于fpga芯片，所述测试方法包括：
7.根据预设的待测资源，获取所述待测资源对应的测试配置、以及所述测试配置对应的测试激励；
8.当联合测试工作组jtag接口接收到测试机发送的开始信号时，所述待测资源运行所述测试激励，获得测试输出；
9.将所述测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果。
10.在本发明的一个实施例中，所述将所述测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果的步骤，包括：
11.将所述测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验；
12.若校验结果与所述期望输出一致，则表示所述待测资源不存在故障；若校验结果与所述期望输出不一致，则表示所述待测资源存在故障。
13.第二方面，本发明提供一种基于jtag的fpga ft通用测试方法，应用于测试机，所述测试方法包括：
14.发送开始信号至jtag接口，以使fpga芯片的待测资源运行测试激励，并在获得测试输出后，将所述测试输出输入至jtag接口；
15.根据预设的期望输出，对jtag接口的测试输出进行校验，得到测试结果。
16.在本发明的一个实施例中，所述fpga芯片包括预先获取的与预设的待测资源对应的测试配置、以及与所述测试配置对应的测试激励。
17.在本发明的一个实施例中，所述预设的待测资源包括：查找表lut、数字信号处理器dsp和嵌入式存储器块erb。
18.第三方面，本发明提供一种基于jtag的fpga ft通用测试装置，应用于fpga芯片，所述测试装置包括：
19.获取单元，用于根据预设的待测资源，获取所述待测资源对应的测试配置、以及所述测试配置对应的测试激励；
20.运行单元，用于当联合测试工作组jtag接口接收到测试机发送的开始信号时，所述待测资源运行所述测试激励，获得测试输出；
21.输入单元，用于将所述测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果。
22.第四方面，本发明还提供一种基于jtag的fpga ft通用测试装置，应用于测试机，所述测试装置包括：
23.发送单元，用于发送开始信号至jtag接口，以使fpga芯片的待测资源运行测试激励，并在获得测试输出后，将所述测试输出输入至jtag接口；
24.校验单元，用于根据预设的期望输出，对jtag接口的测试输出进行校验，得到测试结果。
25.与现有技术相比，本发明的有益效果在于：
26.本发明提供一种基于jtag的fpga ft通用测试方法及装置，应用于fpga芯片，当联合测试工作组jtag接口接收到测试机发送的开始信号后，待测资源运行测试激励，得到的测试输出输入至jtag，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果；也就是说，本发明中对于测试输出的检查任务在fpga芯片内部完成，此种设计方式极大程度地减少了测试时所占用io端口的数量、增加了测试机端口的分组数量，方便芯片测试pcb的设计与维护，进一步地，由于测试配置的io端口少，测试激励简单，也更加便于测试机工程编写与维护。
27.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
28.图1是相关技术中fpga ft测试方法的一种示意图；
29.图2是本发明实施例提供的基于jtag的fpga ft通用测试方法的一种流程图；
30.图3是本发明实施例提供的基于jtag的fpga ft通用测试方法的一种示意图；
31.图4是本发明实施例提供的基于jtag的fpga ft通用测试方法的另一种流程图；
32.图5是本发明实施例提供的基于jtag的fpga ft通用测试装置的一种结构示意图；
33.图6是本发明实施例提供的基于jtag的fpga ft通用测试装置的另一种结构示意图。
具体实施方式
34.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
35.图1是相关技术中fpga ft测试方法的一种示意图。请参见图1，相关技术中对fpga芯片进行最终测试时，首先确定fpga的待测资源，并根据待测资源设计尽可能少的测试配置；然后，下载每个测试配置以及每个测试配置对应的测试激励至fpga芯片；待测资源运行测试激励之后，将输出结果发送至测试机，并由测试机判断待测资源是否存在故障。对于测试配置，不同的待测资源具有不同的测试内容，因此用于检查的io端口不尽相同。可选地，以fpga最常用的ram1024x16功能验证为例，单个ram输入输出端口多达57个。显然，在测试机连接芯片的端口数量确定的情况下，测试机端口分组随单个测试芯片占用端口的增多而减少，降低了测试效率；并且，io端口和测试组数的增加也不利于芯片测试pcb的设计与维护，而随着测试配置的io端口增多，测试的激励相对复杂，不便于测试机工程的编写与维护。
36.有鉴于此，本发明实施例提供了一种基于jtag的fpga ft通用测试方法。
37.图2是本发明实施例提供的基于jtag的fpga ft通用测试方法的一种流程图，图3是本发明实施例提供的基于jtag的fpga ft通用测试方法的一种示意图。请参见图2-3，本发明实施例提供了一种基于jtag的fpga ft通用测试方法，应用于fpga芯片，上述测试方法包括：
38.s201、根据预设的待测资源，获取待测资源对应的测试配置、以及测试配置对应的测试激励；
39.s202、当jtag(joint test action group，联合测试工作组)接口接收到测试机发送的开始信号时，待测资源运行所述测试激励，获得测试输出；
40.s203、将测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果。
41.具体而言，在本发明提供的基于jtag接口的fpga ft通用测试方法中，fpga芯片首先根据预设的待测资源，下载待测资源对应的测试配置、以及测试配置对应的测试激励。步骤s202中，装载有测试程序的测试机向fpga芯片中的jtag(joint test action group，联合测试工作组)接口发送开始信号触发测试开始，待测资源运行测试激励，获得测试输出。其中，jtag接口(joint test action group，联合测试工作组)，是一种国际标准测试协议，主要用于芯片内部测试。
42.进一步地，生成测试输出之后，测试机对jtag接口的测试输出进行校验，得到待测资源的测试结果。
43.可见，本发明中对于测试结果的检查任务在fpga芯片内部完成，此种设计方式极大程度地减少了测试时所占用io端口的数量、增加了测试机端口的分组数量，方便芯片测试pcb的设计与维护；此外，由于测试配置的io端口少，测试激励简单，也更加便于测试机工程编写与维护。
44.可选地，上述步骤s203中，将测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果的步骤，包括：
45.将测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验；
46.若校验结果与期望输出一致，则表示待测资源不存在故障；若校验结果与期望输出不一致，则表示待测资源存在故障。
47.图4是本发明实施例提供的基于jtag的fpga ft通用测试方法的另一种流程图。请参见图3-4，本发明实施例还提供一种基于jtag的fpga ft通用测试方法，应用于测试机，上述测试方法包括：
48.s401、发送开始信号至jtag，以使fpga芯片的待测资源运行测试激励，并在获得测试输出后，将测试输出输入至jtag接口；
49.s402、根据预设的期望输出，对jtag接口的测试输出进行校验，得到测试结果。
50.本实施例中，装载有测试程序的测试机向fpga芯片的jtag接口发送开始信号，触发测试开始后，fpga芯片的待测资源运行测试激励，并将获得的测试输出输入至jtag接口，由测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果。应当理解，若校验结果与期望输出一致，则表示待测资源不存在故障，反之则表示待测资源存在故障。
51.可见，本发明仅用jtag四个配置io(tck、tms、tdi、tdo)以及一个时钟io，增加了测试机端口的分组数量，从而有利于提高fpga的测试效率。
52.可选地，fpga芯片包括预先获取的与预设的待测资源对应的测试配置、以及与所述测试配置对应的测试激励。也就是说，在开始测试之前，fpga芯片需要根据预设的待测资源，获取待测资源对应的测试配置和测试激励。
53.示例性地，在上述基于jtag的fpga ft通用测试方法中，预设的待测资源包括：查找表lut、数字信号处理器dsp和嵌入式存储器块erb。当然，在本技术的其他实施例中，基于jtag的fpga ft通用测试方法也适用于其他类型的待测资源，本技术对此不做限定。
54.图5是本发明实施例提供的基于jtag的fpga ft通用测试装置的一种结构示意图。如图5所示，本发明实施例提供一种基于jtag的fpga ft通用测试装置，应用于fpga芯片，该测试装置包括：
55.获取单元510，用于根据预设的待测资源，获取待测资源对应的测试配置、以及测试配置对应的测试激励；
56.运行单元520，用于当联合测试工作组jtag接口接收到测试机发送的开始信号时，待测资源运行测试激励，获得测试输出；
57.输入单元530，用于将测试输出输入至jtag接口，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果。
58.图6是本发明实施例提供的基于jtag的fpga ft通用测试装置的另一种结构示意图。如图6所示，本发明实施例提供一种基于jtag的fpga ft通用测试装置，应用于测试机，该测试装置包括：
59.发送单元610，用于发送开始信号至jtag接口，以使fpga芯片的待测资源运行测试激励，并在获得测试输出后，将所述测试输出输入至jtag接口；
60.校验单元620，用于根据预设的期望输出，对jtag接口的测试输出进行校验，得到
测试结果。
61.与现有技术相比，本发明的有益效果在于：
62.本发明提供一种基于jtag的fpga ft通用测试方法及装置，应用于fpga芯片，当联合测试工作组jtag接口接收到测试机发送的开始信号后，待测资源运行测试激励，得到的测试输出输入至jtag，以使测试机根据预设的期望输出对jtag接口的测试输出进行校验，得到测试结果；也就是说，本发明中对于测试输出的检查任务在fpga芯片内部完成，此种设计方式极大程度地减少了测试时所占用io端口的数量、增加了测试机端口的分组数量，方便芯片测试pcb的设计与维护，进一步地，由于测试配置的io端口少，测试激励简单，也更加便于测试机工程编写与维护。
63.在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
64.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
65.尽管在此结合各实施例对本技术进行了描述，然而，在实施所要求保护的本技术过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
66.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。