一种外延隔离LED芯片及其制备方法与流程

一种外延隔离led芯片及其制备方法
技术领域
1.本发明涉及半导体技术领域，特别涉及一种外延隔离led芯片及其制备方法。


背景技术：

2.随着micro led显示技术的发展，led芯片的尺寸越来越小。led芯片通常一端包括p型半导体，在空穴占主导地位，另一端是n型半导体主要是电子。当两种半导体连接，将形成一个p-n结。当电流通过导线作用于晶片时，电子就会被推向p区，在p区里电子跟空穴复合，最后以光子的形式发出能量。
3.完整的电路是由分离的器件由特定电学通路连接起来的，因此在集成电路制造中必须将器件隔离开来，以使器件互连形成所需特定的电路结构。
4.现有技术中，led行业的常见的隔离技术主要包括：首先在衬底上沉积n外延和mqw和p外延，外延层沉积完成后，再在此基础上，利用icp刻蚀将外延层刻蚀至pss层，从而将芯片隔离以形成独立的芯片，后续对芯片进行研磨切割测试。然而，上述隔离技术中的刻蚀过程中将导致外延层污染，从而影响led芯片发光效率。


技术实现要素：

5.基于此，本发明的目的是提供一种外延隔离led芯片及其制备方法，解决背景技术中隔离技术中刻蚀造成外延层污染，导致led芯片发光效率低的问题。
6.本发明提供一种外延隔离led芯片制备方法，方法包括：
7.提供衬底，在所述衬底上形成第一光刻图形，刻蚀出与所述第一光刻图形相应的图形，以使在所述衬底上形成凹槽；
8.分别在所述凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物；
9.通过刻蚀分别去除在所述凹槽的顶部和底部沉积的所述化合物；
10.在所述衬底上形成第二光刻图形，刻蚀出与所述第二光刻图形相应的图案，并依次在所述凹槽的底部生长n型半导体层、发光层和p型半导体层。
11.本发明中的外延隔离led芯片制备方法，通过首先在衬底上刻蚀出凹槽，并在凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物，接着利用刻蚀技术去除凹槽顶部和顶部的化合物，保留侧壁的化合物包裹住凹槽，形成自隔离的结构，能够提前将芯片进行隔离，进而在自隔离的结构上生长外延层，提前形成的自隔离结构再生长外延层能够避免刻蚀对外延层的污染，且后续切割工艺时可沿衬底凹槽的两侧切割，从而不会损伤芯片，解决了背景技术中的隔离技术中刻蚀造成外延层污染，导致led芯片发光效率低的问题。进一步的，因凹槽的侧壁包裹有抑制外延层生长的化合物，外延层将主要在衬底1底部生长，避免了在侧壁的生长，从而占据更大的芯片面积，提高了芯片的发光亮度。
12.进一步的，凹槽的深度为5um-15um。
13.进一步的，化合物为氧化物或氮化物。
14.进一步的，第二光刻图形为圆锥。
15.进一步的，衬底为蓝宝石衬底。
16.进一步的，在分别在凹槽的底部、侧壁及顶部沉积化合物的步骤中：
17.将第一气体反应剂通入腔体，控制通入时间为0.1s-60s；
18.停止通入第一气体反应剂，通入吹扫气体将腔体内残留的第一气体反应剂去除，并控制吹入时间为0.1s-60s，吹扫气体包括惰性气体；
19.将第二气体反应剂通入腔体，控制通入时间为0.1s-60s；
20.停止通入第二气体反应剂，通入吹扫气体将腔体内残留的第二气体反应剂去除，并控制吹入时间为0.1s-60s；
21.循环重复上述步骤，直至沉积化合物的厚度达到预设厚度。
22.进一步的，化合物的厚度为10nm-1000nm。
23.本发明还提供一种外延隔离led芯片，包括衬底、及从下至上依次设于衬底上的n型半导体层、发光层以及p型半导体层，所述衬底设有凹槽，所述凹槽内侧壁上设有抑制外延层生长的化合物，所述n型半导体层、所述发光层、所述p型半导体层分别位于所述凹槽内。
24.进一步的，凹槽的深度为5um-15um。
25.进一步的，化合物为氧化物或氮化物。
26.本发明中的外延隔离led芯片，通过在衬底上设置凹槽，并在凹槽的侧壁设置能够抑制外延层生长的氧化层，形成自隔离的结构，在自隔离的结构上生长外延层，后续切割工艺时可沿凹槽的两侧切割，从而不会损伤芯片；并且，因凹槽的侧壁包裹有氧化物，氧化物将抑制外延层在侧壁的生长，因此本发明结构的外延层主要集中在衬底底部，占据更大的芯片面积，提高了芯片的发光亮度，解决了背景技术中芯片的外延层在衬底上生长时会沿着侧壁生长，造成切割时易损伤芯片和芯片亮度降低的问题。
附图说明
27.图1为本发明第一实施例中自隔离结构衬底示意图；
28.图2为本发明第一实施例中外延隔离led芯片结构示意图；
29.如下具体实施方式将结合上述附图进一步说明本发明。
30.主要元件符号说明：
31.衬底1n型半导体层12pn电极14p型半导体层13dbr布拉格反射层15pn焊盘16氧化层11发光层17
具体实施方式
32.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
33.需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接
到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
34.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
35.实施例一
36.如图1所示，本实施例中提供一种外延隔离led芯片制备方法，方法包括以下步骤s1-s8。
37.s1、在衬底1上刻蚀出凹槽。
38.提供衬底1，在衬底1基础上形成第一道光刻，进而通过刻蚀技术形成自隔离结构的衬底1。如图1所示，本实施例中的衬底1为蓝宝石衬底1，在蓝宝石衬底1上覆盖第一光刻图形，第一光刻图形为凹槽图样，并通过ipc等刻蚀技术在衬底1上刻蚀凹槽的图形，最终在衬底1上形成凹槽，其中凹槽的深度为5um-15um，本实施例中优选8um。
39.s2、在衬底1的凹槽的底部、顶部及侧壁沉积抑制外延层生长的化合物。
40.如图2所示，图2为在图1的基础上，在衬底1的凹槽处沉积抑制外延层生长的化合物，其中化合物分别形成于凹槽的底部和侧壁以及顶部，氧化物可为氧化物或氮化物，例如sio2、tio2、sin、aln。沉积方法可为化学沉积、气相沉积、液相沉积或其他沉积技术。
41.在本实施例中，主要采用ald(原子层淀积技术)沉积氧化物，沉积步骤如s21-s24。
42.s21、将第一气体反应剂通入腔体，控制通入时间为0.1s-60s，第一气体反应剂在反应室内将与衬底上面发生化学吸附；
43.s22、停止通入第一气体反应剂，通入吹扫气体将腔体内的残留第一气体反应剂去除，并控制吹入时间为0.1s-60s，所述吹扫气体包括惰性气体；
44.s23、将第二气体反应剂通入腔体，控制通入时间为0.1s-60s，第二气体反应剂将与吸附在衬底上的物质发生化学反应；
45.s24、停止通入第二气体反应剂，通入吹扫气体将腔体内的残留第二气体反应剂去除，并控制吹入时间为0.1s-60s。
46.循环重复s21至s24的步骤，直至在衬底1上沉积氧化物的厚度达到预设厚度，最终在凹槽的底部、顶部和侧壁形成氧化层11。其中每个循环可以控制氧化物在凹槽表面上沉积的厚度在沉积的氧化物的最终厚度为10nm-1000nm，本实施例中优选100nm。
47.在一些其他可选实施例中，其中沉积sio2的第一气体反应剂可为硅烷、烷基硅烷、氨基硅烷、烷基氨基硅烷、硅烷醇或烷氧基硅烷。第二气体反应剂可为氧气(o2)、臭氧(o3)、原子氧(o)、过氧化氢(h2o2)、一氧化二氮(n2o)、一氧化氮(no)、五氧化二氮(n2o5)、二氧化氮(no2)、水(h2o)及其衍生物或组合物。
48.s3、利用刻蚀技术去除凹槽顶部和底部的化合物。
49.利用icp刻蚀工艺分别去除凹槽衬底1顶部和底部的氧化层11，icp刻蚀工艺能够均匀的去除衬底1顶部以及底部的氧化层11，最终形成具有氧化物包裹侧壁的凹槽衬底1。通过icp刻蚀对凹槽衬底1进行刻蚀，因icp刻蚀时只在纵向进行刻蚀，因此，侧壁上的氧化
层11无法去除，只去除凹槽底部和顶部的氧化物，最终形成带有自隔离结构的衬底1，自隔离结构能够提前将芯片进行隔离。
50.s4、在凹槽衬底1上生长外延层。
51.在此凹槽衬底1的底部形成第二个光刻图形，在凹槽的底部形成图形化蓝宝石衬底1，在本实施例中，第二个光刻图形为圆锥形。并依次在该衬底1的凹槽内向上依次生长n型半导体层12、量子阱发光层17和p型半导体层13。因凹槽的侧壁上沉积有氧化物，底部和顶部无氧化物，而氧化物将抑制外延层在侧壁上附着生长，因此，外延层将在凹槽底部中心汇聚生长，其中发光层17的占据面积也将增大，提高了芯片发光亮度。
52.在外延层生长完成后，分别在p型半导体层13和n型半导体层12上形成pn电极14，该电极层底层为高反射金属层，铝或其他金属。沉积制作p型外延层一侧dbr布拉格反射层15，本发明提供的实施例中，dbr反射层为高折射率和低折射率的膜层交替组成。高折射率为tio2、ti3o5等或任意组合之一，低折射率为sio2，sinx等或任意组合之一。进一步的，进行pn焊盘16制作，pn焊盘16对应与pn电极14导通，本发明提供的实施例中，焊盘底层所使用的金属材料为具有高反射率的铝或其它金属。
53.s5、对led晶圆进行切割，形成芯粒。
54.上述步骤制作完成后，在led晶圆表面制备特殊膜层，可使用e-beam机台或sputter机台进行沉积特殊膜层。膜层沉积时使用高温和低温条件均可，膜层的材料可选用颗粒或靶材。最后对芯片进行切割，切割时沿着凹槽的两侧进行切割，凹槽两侧为衬底绝缘层材料，因此不会损伤芯片本身，切割完成后将形成led芯片颗粒。
55.综上，本发明上述实施例当中的外延隔离led芯片制备方法，通过首先在衬底上刻蚀出凹槽，并在凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物，接着利用刻蚀技术去除凹槽顶部和顶部的化合物，保留侧壁的化合物包裹住凹槽，形成自隔离的结构，能够提前将芯片进行隔离，进而在自隔离的结构上生长外延层，提前形成的自隔离结构再生长外延层能够避免刻蚀对外延层的污染，且后续切割工艺时可沿衬底凹槽的两侧切割，从而不会损伤芯片，解决了背景技术中的隔离技术中刻蚀造成外延层污染，导致led芯片发光效率低的问题。进一步的，因凹槽的侧壁包裹有抑制外延层生长的化合物，外延层将主要在衬底1底部生长，避免了在侧壁的生长，从而占据更大的芯片面积，提高了芯片的发光亮度。
56.实施例二
57.本实施例中提供了一种外延隔离led芯片，如图1所示为本实施例中刻蚀后形成的自隔离结构的衬底1。其中衬底1为蓝宝石衬底1，经过刻蚀后形成的凹槽的深度为5um-15um。
58.如图2所示为外延隔离led芯片，芯片包括图1中的带有自隔离结构的衬底1、及从下至上依次设于衬底1上的n型半导体层12、发光层17以及p型半导体层13。凹槽内部的左右侧壁上均包裹着能够抑制外延层生长的化合物，化合物可为氧化物和氮化物，例如sio2、tio2、sin、aln。在本实施例中，侧壁包裹的化合物为氧化层11，其中氧化层11的厚度为10nm-1000nm，优选为100nm。氧化物用于抑制外延层在凹槽的侧壁上生长，使得外延层集中在凹槽底部上生长。n型半导体层12、发光层17、p型半导体层13依次位于凹槽内。
59.n型半导体层12和p型半导体层13上分别形成pn电极14，在p型半导体层13的一侧沉积sio2和dbr布拉格反射层15,在dbr布拉格反射层15上设有pn焊盘16，焊盘对应与pn电
极14导通。
60.本实施例中外延隔离led芯片，通过在衬底上设置凹槽，并在凹槽的侧壁设置能够抑制外延层生长的化合物，提前形成自隔离的结构，在自隔离的结构上生长外延层，能够避免背景技术中刻蚀对外延层的污染，且在后续切割工艺时可沿凹槽的两侧切割，从而不会损伤芯片。并且，因凹槽的侧壁包裹有氧化物，氧化物将抑制外延层在侧壁的生长，因此本发明结构的外延层主要集中在衬底底部，占据更大的芯片面积，提高了芯片的发光亮度，解决了背景技术中隔离技术中刻蚀造成外延层污染，导致led芯片发光效率低的问题。
61.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
62.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。