多层电子组件的制作方法

多层电子组件
1.本技术要求于2020年12月11日在韩国知识产权局提交的第10-2020-0173403号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
2.本公开涉及一种多层电子组件。


背景技术：

3.多层陶瓷电容器(mlcc)(一种多层电子组件)是安装在各种电子产品(诸如包括液晶显示器(lcd)和离子体显示面板(pdp)的显示装置、计算机、智能手机、移动电话等)的印刷电路板上以允许在其中充电和通过其放电的片式电容器。
4.mlcc的优点在于紧凑，确保高电容，便于安装，因此可用作各种类型的电子装置的组件。最近，随着电子装置的组件已经小型化，对具有较高电容的较小的多层陶瓷电容器的需求已经增加。
5.为了减小多层陶瓷电容器的尺寸并增大其电容，需要用于形成较薄的内电极和介电层的技术。
6.然而，随着内电极和介电层变薄，用于内电极和介电层的材料被原子化(atomized)，并且随着材料被原子化，其熔点降低，从而降低热收缩起始温度。具体地，就金属而言，由于原子化引起的热收缩起始温度的减量大于陶瓷由于原子化引起的热收缩起始温度的减量，因此，随着材料被越来越多地原子化，介电层与内电极之间的热收缩起始温度的差异增大。这可能导致内电极连接性的降低和平滑度的降低，从而使可靠性劣化。
7.用于减小介电层与内电极之间的热收缩起始温度的差异的现有技术包括将batio3作为陶瓷添加剂添加到内电极膏的方法。然而，为了形成较薄的内电极，内电极的材料被原子化，并且当材料被原子化时，由于材料表面积的增大和热稳定性的降低，batio3(陶瓷添加剂)的添加量增加。当陶瓷添加剂batio3的添加量增加时，内电极的膜密度降低，并且随着烧结工艺进行，陶瓷添加剂batio3移动到介电层，从而增大介电层的厚度并降低电容。
8.因此，需要开发新的添加剂来代替作为现有技术的陶瓷添加剂的batio3。


技术实现要素：

9.本公开的一方面在于改善多层电子组件的可靠性。
10.本公开的另一方面在于提供一种具有改善的平均失效时间(mttf)的多层电子组件。
11.本公开的另一方面在于提供一种具有改善的击穿电压(bdv)的多层电子组件。
12.本公开的另一方面在于提供一种具有高可靠性且紧凑的、高电容的多层电子组件。
13.本公开的目标不限于上述内容，并且可在描述本公开的具体实施例的过程中更容
易地理解。
14.根据本公开的一方面，一种多层电子组件包括：主体，包括介电层和内电极，所述介电层在第一方向上介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极，其中，所述内电极包括镍(ni)和镝(dy)，镍(ni)和镝(dy)的量满足下式：0.02at％≤c0≤5at％，其中，c0是通过将所述内电极中包括的dy的原子数除以ni和dy的原子数之和而计算的原子百分比(at％)。
15.根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层和内电极，所述介电层在第一方向上介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极，其中，所述内电极包括镝(dy)的氧化物并且不包括钡(ba)。
16.根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层和内电极，所述介电层在第一方向上介于所述内电极之间，其中，所述内电极包括镍(ni)和镝(dy)，镍(ni)和镝(dy)的量满足下式：c2≤2.3at％，其中，c2是通过将所述内电极的在所述第一方向上的中央处的dy的原子数除以ni和dy的原子数之和而计算的原子百分比(at％)，并且dy相对于ni和dy之和的原子百分比从所述内电极的中央朝向所述内电极与所述介电层之间的界面增大。
附图说明
17.通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
18.图1是根据本公开的实施例的多层电子组件的示意性立体图；
19.图2是沿着图1的线i-i'截取的截面图；
20.图3是沿着图1的线ii-ii'截取的截面图；
21.图4是示意性示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解立体图；
22.图5是图2的区域p1的放大图；
23.图6是通过扫描电子显微镜(sem)扫描的根据本公开的实施例的内电极的截面的图像；以及
24.图7是根据本公开的实施例的使用sem-能量色散x射线光谱仪(eds)观察dy元素的分布的内电极的截面的图像。
具体实施方式
25.在附图中，第一方向可被定义为堆叠方向或厚度方向t，第二方向可被定义为长度方向l，第三方向可被定义为宽度方向w。
26.多层电子组件
27.图1是根据本公开的实施例的多层电子组件的示意性立体图。
28.图2是沿着图1的线i-i'截取的截面图。
29.图3是沿着图1的线ii-ii'截取的截面图。
30.图4是示意性示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解立体图。
t)方向截面的图像中提取的特定介电层，可在长度方向上的等间隔的30个点处测量其厚度，并且可计算它们的平均值。
47.可在电容形成部a处测量在30个等间隔的点处测量的厚度，电容形成部a指的是第一内电极121和第二内电极122彼此叠置的区域。
48.如图3中所示，主体110可包括：电容形成部a，形成在主体110内部并且利用设置为彼此面对的第一内电极121和第二内电极122形成电容，且介电层111介于第一内电极121与第二内电极122之间；以及覆盖部112和113，形成在电容形成部a的上方和下方。
49.另外，电容形成部a是对电容器的电容形成有贡献的部分，其可通过重复堆叠第一内电极121和第二内电极122而形成，且介电层111介于第一内电极121与第二内电极122之间。
50.上覆盖部112和下覆盖部113可通过分别在电容形成部a的在厚度方向上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可用于防止由于化学应力对内电极的损坏。
51.上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
52.也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如，钛酸钡(batio3)基陶瓷材料。
53.此外，覆盖部112和113的厚度可没有限制。然而，上覆盖部112和下覆盖部113的厚度tp可小于或等于20μm，以更容易地实现多层电子组件的小型化和高电容。
54.另外，边缘部114和115可设置在电容形成部a的侧表面上。
55.边缘部可包括设置在电容形成部a的一个侧表面上的边缘部114和设置在电容形成部a的另一侧表面上的边缘部115。也就是说，边缘部114和115可设置在电容形成部a的在宽度方向上的两个侧表面上。
56.如图3中所示，边缘部114和115可指的是在主体110的宽度-厚度(w-t)方向上截取的截面中第一内电极121和第二内电极122的两端与主体110的边界表面之间的区域。
57.边缘部114和115可基本上用于防止由于物理应力或化学应力而损坏内电极。
58.边缘部114和115通过将用于形成内电极的导电膏涂覆在陶瓷生片的除了将要形成边缘部的区域之外的区域上而形成。
59.另外，为了抑制由于内电极121和122引起的台阶差，边缘部114和115可通过以下方式形成：在堆叠(层叠)之后切割层叠体以使内电极暴露于电容形成部a的在宽度方向上的两个侧表面，之后在电容形成部a的在宽度方向上的两个侧表面上堆叠单个介电层或者两个或更多个介电层。
60.内电极121和122可与介电层111交替地设置。
61.内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此面对，且构成主体110的介电层111介于第一内电极121与第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
62.参照图1和图2，第一内电极121可与第四表面4间隔开并暴露于第三表面3，第二内电极122可与第三表面3间隔开并暴露于第四表面4。
63.在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
64.参照图4，主体110可通过交替地堆叠其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片之后烧制堆叠的陶瓷生片来形成。
65.根据本公开的一些实施例，内电极121和122包括镍(ni)和镝(dy)，并且0.02at％≤c0≤5at％，其中，c0是通过将内电极中包括的dy的原子数除以ni和dy的原子数之和(dy/(ni dy))而计算的原子百分比(at％)。
66.为了多层电子组件的小型化和高电容，应减小内电极和介电层的厚度。当内电极和介电层的厚度减小时，内电极和介电层的材料被原子化，并且当材料被原子化时，熔点降低，从而降低热收缩起始温度。具体地，就金属而言，由于原子化引起的热收缩起始温度的减量大于陶瓷由于原子化引起的热收缩起始温度的减量，当材料被越来越多地原子化时，介电层与内电极之间的热收缩起始温度的差异增大。当介电层与内电极之间的热收缩起始温度的差异增大时，内电极连接性可能降低并且平滑度可能降低，从而导致可靠性劣化的可能性。
67.用于减小介电层与内电极之间的热收缩起始温度的差异的现有技术包括将batio3作为陶瓷添加剂添加到内电极膏的方法。然而，为了形成薄的内电极，内电极的材料被原子化，并且当材料被原子化时，batio3(陶瓷添加剂)的含量由于材料表面积的增大、热稳定性的降低等而增大。陶瓷添加剂batio3含量的增大导致内电极的膜密度降低，并且随着烧结工艺进行，陶瓷添加剂batio3移动到介电层，使得介电层较厚并降低电容。
68.下表1列出了每种材料的熔点和原子半径。参照表1，dy的氧化物(dy2o3)的熔点比batio3的熔点高约800℃或更高，并且dy的原子半径大于ti的原子半径，因此在高温烧结期间，dy的氧化物很少扩散到介电层，并且其对介电常数的影响(如果有的话)是有限的。此外，就氧化铝(al2o3)而言，熔点高，确保了热稳定性，但由于al的原子半径小于ti的原子半径，因此al2o3可能与电介质形成第二相，从而降低介电常数。
69.[表1]
[0070][0071]
在本公开中，内电极121和122包括dy的氧化物，dy的氧化物具有比batio3的熔点高的熔点，很少被介电层吸附，并且如果有的话不会显著影响介电常数。通过考虑ni浓度来控制dy浓度，可减小介电层与内电极之间的热收缩起始温度的差异，并且可在不降低介电常数的情况下改善热稳定性，从而改善可靠性。
[0072]
如果通过将内电极121和122中包括的dy的原子数除以ni和dy的原子数之和(dy/(ni dy))而计算的原子百分比c0(at％)小于0.02at％，则基于dy的添加的效果(诸如热收缩起始温度的延迟、热稳定性的提高、平均失效时间(mttf)的改善、击穿电压(bdv)的改善
等)可能不足。因此，c0的下限可以是0.02at％。这里，为了进一步改善基于dy的添加的击穿电压和mttf的改善效果，c0的下限优选为0.05at％。此外，为了进一步改善基于dy的添加的击穿电压和mttf的改善效果，c0的下限更优选为0.5at％。
[0073]
此外，如果通过将内电极121和122中包括的dy的原子数除以ni和dy的原子数之和而计算的原子百分比c0(at％)大于5at％，则dy相对于内电极121和122的比例可由于dy的过量添加而增大，并且可能存在当片厚度增大时，多层电子组件的每单位体积的电容将减小的影响。因此，c0的上限优选为5at％，以确保电容接近、等于或高于内电极不包括dy的情况。这里，c0的上限更优选为1at％，以确保与内电极不包括dy的情况相比改善电容的效果。
[0074]
此外，内电极中包括的dy的形式没有特别限制。也就是说，dy可以以与ni结合的形式、以dy的氧化物的形式dy2o3或者以与ni的复合氧化物的形式ni-dy-o存在。
[0075]
在一些实施例中，多层电子组件100可包括：主体110，包括介电层111以及在第一方向上与介电层交替设置的内电极121和122；以及外电极131和132，设置在主体上并且分别连接到内电极121和122，其中，内电极可包括dy的氧化物并且可不包括ba。由于添加dy的氧化物代替batio3(通常使用的陶瓷添加剂)，dy的氧化物很少吸附到介电层同时其熔点高于batio3的熔点，并且如果dy的氧化物吸附到介电层的话也不会显著影响介电常数，因此可降低介电层与内电极之间的热收缩起始温度的差异，并且可在不降低介电常数的情况下改善热稳定性，从而改善可靠性。
[0076]
在一些实施例中，内电极中包括的dy和ni的量满足下式：c0《c1，其中，c1是通过将内电极121和122的在第一方向上距内电极121和122与介电层111之间的界面的距离小于或等于2nm的区域中的dy的原子数除以ni和dy的原子数之和(dy/(ni dy))而计算的原子百分比(at％)。
[0077]
内电极121和122中包括的dy用于通过在烧结的初始阶段抑制ni粉末颗粒的收缩起始来提高烧结起始温度，并且随着烧结进行而移动到内电极121和122与介电层的界面。因此，在内电极与介电层之间的界面处的dy浓度可高于c0。随着内电极与介电层之间的界面处的dy浓度增大，可抑制内电极的团聚并且可改善内电极连接性。
[0078]
在一些实施例中，关于c1，可满足0.07at％≤c1≤7at％。
[0079]
如果c1小于0.07at％，则整个内电极中包括的dy的平均浓度降低，因此基于dy的添加的延迟热收缩起始温度、提高热稳定性、改善mttf等的效果可能不足。因此，c1的下限优选为0.07at％。这里，为了进一步改善基于dy的添加的改善击穿电压和mttf的效果，c1的下限可更优选为0.7at％。此外，为了进一步提高基于dy的添加的改善击穿电压和mttf的效果，c1的下限可更优选为2at％。
[0080]
此外，如果c1大于7at％，则dy相对于内电极的比例可能由于dy的过量添加而增大，并且存在当片厚度增大时，多层电子组件的每单位体积的电容减小的影响。因此，为了确保电容接近或等于或高于不包括dy的情况，c1的上限优选为7at％。这里，c1的上限更优选为5at％，以确保与不包括dy的情况相比改善电容的效果。
[0081]
在一些实施例中，c2≤2.3at％且c2《c0《c1，其中，c2是通过将内电极的在第一方向上的中央处的dy的原子数除以ni和dy的原子数之和而计算的原子百分比(at％)。
[0082]
由于内电极121和122中包括的dy随着烧结进行而移动到内电极121和122与介电层111的界面，因此内电极的在第一方向上的中央处的dy浓度可小于内电极121和122与介
电层111的界面处的dy浓度和整个内电极中包括的dy的平均浓度。
[0083]
如果c2大于2.3at％，则dy相对于内电极的比例可能由于dy的过量添加而增大，并且片厚度可能增大，从而导致多层电子组件的每单位体积的电容降低的可能性。因此，c2的上限为2.3at％，以确保电容接近或等于或高于不包括dy的情况。这里，c2的上限更优选为0.8at％，以确保与不包括dy的情况相比改善电容的效果。
[0084]
此外，c2的下限没有限制，并且可具有0或接近0的值。然而，为了进一步改善基于dy的添加的击穿电压和mttf的改善效果，c2的下限更优选为0.05at％。此外，为了进一步改善基于dy的添加的击穿电压和mttf改善效果，c2的下限更优选为0.2at％。
[0085]
在一些实施例中，关于c1和c2，可满足3.04≤c1/c2。
[0086]
c1/c2的下限优选为3.04，以确保电容接近或等于或高于不包括dy的情况，并且更优选为6.25，以确保与不包括dy的情况相比改善电容的效果。
[0087]
此外，由于c2可具有0或接近0的值，因此c1/c2的上限的值可无穷大。然而，c1/c2的上限更优选为14，以进一步改善击穿电压和mttf的改善效果，甚至更优选为10，以进一步改善击穿电压和mttf的改善效果。
[0088]
在一些实施例中，内电极121和122可包括dy的氧化物。随着dy含量增大，dy可保持氧化物形式，并且可存在为被束缚在内电极中。具体地，在c0大于或等于0.5at％，c1大于或等于2at％，c2大于或等于0.2at％或者c1/c2小于或等于10的情况下，dy以氧化物的形式存在为被束缚在内电极中的可能性高。
[0089]
这里，由于dy随着烧结进行而移动到内电极121和122与介电层111的界面，因此dy的氧化物可置于内电极121和122中的从内电极与介电层之间的界面到内电极的厚度的1/3的点的区域中。也就是说，当内电极在第一方向上被三等分时，dy的氧化物可设置在不包括中间部分的区域中。此外，dy的氧化物可以是dy2o3。中间部分包括内电极的中央。
[0090]
因此，基于dy的添加的击穿电压和mttf的改善效果可通过改善界面电阻来进一步改善。
[0091]
在一些实施例中，内电极121和122可包括多个ni晶粒121a，并且多个ni晶粒之间的晶界121c中的dy含量可高于ni晶粒121a中包括的dy含量。然而，由于dy随着烧结进行而移动到内电极121和122与介电层111之间的界面，因此多个ni晶粒之间的晶界121c处的dy含量可低于内电极121和122与介电层111之间的界面121b处包括的dy含量。
[0092]
图6是通过用扫描电子显微镜(sem)扫描根据本公开的实施例的内电极的截面而获得的图像。图7是根据本公开的实施例的使用扫描电子显微镜(sem)-能量色散x射线光谱仪(eds)观察dy元素的分布的内电极的截面的图像。参照图6，可看出，在内电极与介电层之间的界面处观察到明显不同于介电层和内电极的层。参照图7，多个ni晶粒之间的晶界121c处的dy含量高于ni晶粒121a中包括的dy含量。
[0093]
此外，形成内电极的材料可没有限制。例如，内电极可使用包括ni粉末颗粒和dy2o3粉末颗粒的膏形成，并且烧结之后的内电极中包括的dy浓度可通过调节dy2o3粉末颗粒与ni粉末颗粒的原子百分比来控制。
[0094]
另外，batio3(陶瓷添加剂)可不包括在用于形成本公开的内电极的内电极的膏中。因此，内电极121和122可不包括batio3。根据本公开，由于dy可通过代替batio3(现有技术的陶瓷添加剂)的作用来抑制内电极的热收缩起始，因此即使使用不包含batio3的用于
内电极的导电膏，内电极也可形成得较薄并且可改善多层电子组件的可靠性。
[0095]
此外，内电极121和122的厚度te可没有限制。
[0096]
然而，通常，在将内电极121和122形成为具有小于0.6μm的厚度的情况下，具体地，如果内电极121和122的厚度te小于或等于0.45μm，则使用精细材料，结果，介电层与内电极之间的热收缩起始温度的差异可能增大，导致诸如分层等的缺陷，从而使可靠性劣化。
[0097]
如上所述，根据本公开的一些实施例，通过考虑ni浓度来调节内电极中包括的dy浓度，可减小介电层与内电极之间的热收缩起始温度的差异，并且可在不降低介电常数的情况下改善热稳定性，由此可改善可靠性，同时确保内电极121和122的厚度te薄至小于或等于0.45μm。
[0098]
因此，当内电极121和122的厚度te小于或等于0.45μm时，根据本公开的效果可更显著，并且可更容易地实现多层电子组件的小型化和高电容。
[0099]
内电极121和122的厚度te可指的是内电极121和122的平均厚度。
[0100]
内电极121和122的平均厚度可通过用sem扫描主体110的长度-厚度方向(l-t)截面的图像来测量。
[0101]
例如，在通过扫描主体110的在第三方向(宽度方向)上的中央部分处获取的主体110的在第一方向和第二方向(厚度方向和长度方向)上的截面而获得的图像中，可提取特定的第一内电极121和第二内电极122，可测量它们在长度方向上等间隔的30个点处的厚度，并且可计算所测量的厚度的平均值。
[0102]
外电极131和132可设置在主体110上并连接到内电极121和122。
[0103]
如图2中所示，外电极131和132可设置在主体110的第三表面3和第四表面4上，并且分别连接到第一内电极121和第二内电极122。
[0104]
在本实施例中，描述了多层电子组件100具有两个外电极131和132的结构，但外电极131和132的数量或形状可根据内电极121和122的形状或其他目的而改变。
[0105]
此外，外电极131和132可利用任意材料(诸如金属)形成，只要该材料具有导电性，并且可考虑电特性和结构稳定性来确定具体材料，此外，外电极131和132可具有多层结构。
[0106]
例如，外电极131和132可包括设置在主体110上的电极层131a和132a以及分别形成在电极层131a和132a上的镀层131b和132b。
[0107]
对于电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧结电极或者包括导电金属和树脂的树脂基电极。
[0108]
另外，电极层131a和132a可具有在主体上顺序形成烧结电极和树脂基电极的形式。此外，电极层131a和132a可通过将包括导电金属的片转印到主体上或通过将包括导电金属的片转印到烧结电极上来形成。
[0109]
可使用具有优异导电性的材料作为电极层131a和132a中包括的导电金属，并且该材料没有特别限制。例如，导电金属可以是镍(ni)、铜(cu)和它们的合金中的一种或更多种。
[0110]
镀层131b和132b用于改善安装特性。镀层131b和132b的类型没有限制，并且可以是包括ni、sn、pd和它们的合金中的至少一种的镀层，或者可利用多个层形成。
[0111]
对于镀层131b和132b的更具体的示例，镀层131b和132b可包括ni镀层或sn镀层，在这种情况下，ni镀层和sn镀层可顺序地形成在电极层131a和132a上，或者sn镀层、ni镀层
和sn镀层可顺序地形成在电极层131a和132a上。另外，镀层131b和132b可包括多个ni镀层和/或多个sn镀层。
[0112]
多层电子组件100的尺寸可没有特别限制。
[0113]
然而，为了实现小型化和高电容两者，需要通过减小介电层和内电极的厚度来增加层数，因此，在具有0402尺寸(长度
×
宽度，0.4mm
×
0.2mm)或更小的多层电子组件100中，根据本实施例的改善可靠性的效果可以是显著的。
[0114]
因此，当考虑到制造误差和外电极的尺寸，多层电子组件100的长度小于或等于0.44mm并且其宽度小于或等于0.22mm时，根据本公开的可靠性改善效果可更显著。这里，多层电子组件100的长度指的是多层电子组件100在第二方向上的最大尺寸，多层电子组件100的宽度指的是多层电子组件100在第三方向上的最大尺寸。
[0115]
(示例性实施例)
[0116]
通过调节用于内电极的膏中包括的ni粉末颗粒和dy2o3粉末颗粒的浓度来制造包括满足如下表2中所示的原子百分比(at％)c0、原子百分比(at％)c1和原子百分比(at％)c2的内电极的样品片，原子百分比(at％)c0通过将整个内电极中包括的dy的原子数除以ni和dy的原子数之和来计算，原子百分比(at％)c1通过将内电极的在第一方向上距内电极与介电层之间的界面的距离小于或等于2nm的区域中包括的dy的原子数除以ni和dy的原子数之和来计算，原子百分比(at％)c2通过将内电极的在第一方向上的中央处的dy的原子数除以ni和dy的原子数之和来计算。
[0117]
c0、c1和c2是四个特定的内电极的平均值，该平均值通过在使用基于fib的微量取样法(microsampling method)制造用于分析的样品之后，在样品片的在第二方向上的1/2分割点处沿着第一方向和第三方向获取的截面(w-t截面)中用stem观察用于分析的薄片状样品获得。
[0118]
通过绘制介电层和内电极邻接的部分的线，ba浓度从介电层快速降低至收敛到0的部分与ni浓度从内电极快速降低至收敛到0的部分之间的中间部分设定为界面。
[0119]
关于c1，通过eds定量分析基于介电层与内电极之间的界面在内电极的方向上在2nm深度的部分中每个内电极的呈等间隔的5个点处的ni和dy，将从总共四个内电极测量的20个点的值取平均值，并在下表2中描述。关于c2，定量分析基于内电极的厚度方向(第一方向)的每个内电极的呈等间隔的5个点处的ni和dy，并且将从总共四个内电极测量的20个点的值取平均值并在下表2中描述。这里，eds的光束分辨率为0.14nm，测量曝光时间为3分钟，测量100万个计数。
[0120]
通过从在第一方向上的上介电层与内电极之间的界面到在第一方向上的下介电层与内电极之间的界面沿着第一方向绘制的线来定量分析ni和dy而获得c0。通过将dy的原子数除以ni和dy的原子数之和来计算的原子百分比(at％)通过每个内电极以等间隔绘制的5条线来获得，并且将总共四个内电极的20条线处的值取平均值并在下表2中描述。
[0121]
测量每个样品片的电容、bdv和mttf，并且基于内电极中不包括dy的测试编号1的电容、bdv和mttf作为参考值，在下表2中示出其他测试编号的相对值。
[0122]
使用lcr计在1khz和ac 0.5v的条件下测量电容。测试编号1的电容用作参考值1，并描述其他测试编号的相对值。
[0123]
关于bdv，将每个样品片连接到电路并且从0v开始每次0.5v逐渐升高，并将电流为
20ma或更大的点处的电压确定为bdv。这里，基于测试编号1的bdv示出了其他测试编号的相对值。
[0124]
通过在125℃和8v的条件下对每个测试编号的400个样品执行高温负载测试来测量mttf。这里，绝缘电阻小于或等于10kω的时间被确定为失效时间，并且基于测试编号1的mttf示出了其他测试编号的相对值。
[0125]
[表2]
[0126]
测试编号c0(at％)c1(at％)c2(at％)c1/c2电容bdvmttf1*000-1(参考)1(参考)1(参考)20.020.070.001701.011.021.1230.050.70.05141.051.151.2240.520.2101.041.151.245150.86.251.011.181.286572.33.040.921.371.327*69330.71.51.32
[0127]
测试编号1是内电极不包含dy的情况，并且基于测试编号1的电容、bdv和mttf，示出了其他测试编号的相对值。
[0128]
在测试编号2中，原子百分比(at％)c0为0.02at％，可看出，与测试编号1相比，电容、bdv和mttf得到改善。具体地，可看出，与测试编号1相比，mttf提高了12％，获得了显著的效果。
[0129]
在测试编号3中，原子百分比(at％)c0为0.05at％，可看出，与测试编号1相比，电容、bdv和mttf得到改善。具体地，与测试编号1相比，bdv提高了15％，并且与测试编号1相比，mttf提高了22％，获得了显著的效果。此外，与测试编号2相比，bdv提高了13％，mttf提高了8.9％，因此，可看出，即使与测试编号2相比，也存在显著的效果。
[0130]
在测试编号4和5中，c0分别为0.5at％和1at％，bdv值和mttf值分别大于或等于测试编号3的bdv值和mttf值，并且可看出，随着dy浓度增大，电容略微降低。
[0131]
在测试编号6中，与测试编号1相比，c0为5at％，bdv提高了37％，mttf提高了32％，表明存在非常优异的效果。然而，与测试编号1的电容相比，电容降低了8％。此外，在测试编号7中，c0为6at％，可看出，与测试编号1相比，电容急剧降低了30％，并且与测试编号6相比也降低了24％。
[0132]
因此，可看出，c0优选为大于或等于0.02at％且小于或等于5at％，以改善bdv和mttf，同时将电容保持在接近的水平或者相等的水平或更高的水平。
[0133]
本公开的各种效果之一在于通过在内电极中包括dy来改善多层电子组件的可靠性。
[0134]
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。