OTP单元和存储器的制作方法

otp单元和存储器
技术领域
1.本技术涉及存储器领域，具体而言，涉及一种otp单元和存储器。


背景技术：

2.otp(one time programable，一次可编程)器件作为一种一次编程器件，通常用来存放芯片上电时的配置信息，如trim信息，失效地址，器件id和制造id等。由于工艺上的难点，mtj在制备中难以避免存在少量的随机短路(一般10-100ppm量级)。在mram阵列中采用了ecc模块来修复随机short。存储芯片配置信息otp如果出现短路，会导致配置信息错误，可以在cp测试中将有问题的芯片筛掉，但会一定程度上损伤芯片良率。以100ppm short概率和芯片包含100bit mtj otp信息为例，由于mtj随机短路导致的良率损失为100ppm*100＝1％；在芯片良率达到90％以上时，1％的良率损失很可观。因此，亟需一种器件结构，来解决现有工艺制造过程中引入的mtj短路对otp可靠性的影响。
3.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

4.本技术的主要目的在于提供一种otp单元和存储器，以解决现有技术的工艺制造过程中引入的mtj短路对otp可靠性有影响的问题。
5.为了实现上述目的，根据本技术的一个方面，提供了一种otp单元，包括硬击穿组件、数据读取单元和开关单元，其中，所述硬击穿组件包括至少两个硬击穿器件，所述硬击穿组件在短路状态时的输出电压与所述硬击穿组件在非短路状态时的输出电压不同，所述短路状态为所有的所述硬击穿器件均短路的状态，所述非短路状态为除所述短路状态外的其他状态，所述硬击穿器件为具有硬击穿特性的器件；所述数据读取单元与所述硬击穿组件电连接，所述数据读取单元用于将所述硬击穿组件的输出电压转换为数字信号并输出；所述开关单元包括至少两个开关器件，所述开关单元与所述硬击穿组件和所述数据读取单元分别电连接，所述开关器件的数量与所述硬击穿器件的数量相同且一一对应电连接。
6.可选地，所述硬击穿组件还包括与门，所述硬击穿器件为存储位元，所述存储位元的第一端与所述开关器件的第一端一一对应电连接，所述存储位元的第二端与位线电连接，所述开关器件的第二端与字线电连接，所述开关器件的第三端接地，所述存储位元的第一端一一对应地与所述与门的一个输入端电连接，所述与门的输出端与所述数据读取单元电连接。
7.可选地，所述硬击穿组件还包括与非门，所述硬击穿器件为存储位元，所述存储位元的第一端通过源极线与所述开关器件的第一端一一对应电连接，所述存储位元的第二端与位线电连接，所述开关器件的第二端与字线电连接，所述开关器件的第三端接地，所述存储位元的第一端一一对应地与所述与非门的一个输入端电连接，所述与非门的输出端与所
述数据读取单元电连接。
8.可选地，所述硬击穿器件为存储位元，所述硬击穿组件包括第一存储位元和第二存储位元，所述开关器件有两个，分别为第一开关器件和第二开关器件，所述第一存储位元的第一端与位线电连接，所述第一存储位元的第二端与所述第二存储位元的第一端电连接，所述第二存储位元的第二端通过源极线与所述第二开关器件的第一端电连接，所述第二存储位元的第二端还与所述数据读取单元电连接，所述第一开关器件的第一端和第三端分别与所述第一存储位元的第一端和第二端电连接，所述第一开关器件的第二端与写操作使能开关电连接，所述第二开关器件的第二端与字线电连接，所述第二开关器件的第三端接地，所述第二存储位元的第二端还与所述数据读取单元电连接。
9.可选地，所述存储位元为mtj。
10.可选地，所述第一开关器件为pmos管，所述第二开关器件为nmos管。
11.可选地，所述数据读取单元包括灵敏放大器和电阻，所述灵敏放大器包括第一输入端、第二输入端和第一输出端，所述第一输入端与所述硬击穿组件电连接，所述第二输入端与所述电阻电连接，所述第一输出端为所述数据读取单元的输出端。
12.可选地，所述硬击穿器件为rram、pcram或者二极管。
13.可选地，所述开关器件为nmos管，所述开关器件的第一端为所述nmos管的漏极，所述开关器件的第二端为所述nmos管的栅极，所述开关器件的第三端为所述nmos管的源极。
14.可选地，所述nmos管为厚栅管。
15.为了实现上述目的，根据本技术的一个方面，还提供了一种存储器，所述存储器包括多个otp单元，所述otp单元为任一种所述的otp单元。
16.本技术提供了一种otp单元，所述的otp单元，包括硬击穿组件、数据读取单元和开关单元，所述硬击穿组件包括至少两个硬击穿器件，所述硬击穿组件在短路状态时的输出电压与所述硬击穿组件在非短路状态时的输出电压不同，其中，所述短路状态为所有的所述硬击穿器件均短路的状态，所述非短路状态为除所述短路状态外的其他状态，即，非短路状态包括了所有的所述硬击穿器件均正常工作以及部分的所述硬击穿器件出现短路的情况，所述数据读取单元与所述硬击穿组件电连接，用于将所述硬击穿组件的输出电压转换为数字信号并输出，所述开关单元包括至少两个开关器件，所述开关单元与所述硬击穿组件和所述数据读取单元分别电连接，所述开关器件的数量与所述硬击穿器件的数量相同且一一对应电连接。所述otp单元，在所述硬击穿组件为短路状态时的输出电压与其在非短路状态时的输出电压不同，即所有的所述硬击穿器件均短路时的输出电压，与其他情况下的输出电压不同，经由所述数据读取单元将不同的电压转换为不同的数字信号输出，保证了在所有的所述硬击穿器件均短路时，可以及时的发现，避免了现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证了otp可靠性能较好。
附图说明
17.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
18.图1示出了根据本技术的实施例的otp单元的示意图；
19.图2至图5分别示出了根据本技术的四种具体的实施例的otp单元的示意图；
20.图6示出了根据图5的实施例的otp单元的时序示意图；
21.图7是示出了根据本技术的实施例的存储器的示意图。
22.其中，上述附图包括以下附图标记：
23.10、otp单元；20、硬击穿组件；30、数据读取单元；40、开关单元；200、硬击穿器件；201、第一存储位元；202、第二存储位元；203、与门；204、与非门；400、开关器件；401、第一开关器件；402、第二开关器件。
具体实施方式
24.应该指出，以下详细说明都是例示性的，旨在对本技术提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本技术所属技术领域的普通技术人员通常理解的相同含义。
25.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
26.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
27.正如背景技术所介绍的，现有技术的工艺制造过程中引入的mtj短路对otp可靠性有影响，为了解决如上问题，本技术提出了一种otp单元和存储器。
28.根据本技术的一种典型的实施例，如图1所示，提供了一种otp单元10，包括硬击穿组件20、数据读取单元30和开关单元40，其中，上述硬击穿组件20包括至少两个硬击穿器件200，上述硬击穿组件20在短路状态时的输出电压与上述硬击穿组件20在非短路状态时的输出电压不同，上述短路状态为所有的上述硬击穿器件200均短路的状态，上述非短路状态为除上述短路状态外的其他状态，上述硬击穿器件200为具有硬击穿特性的器件；上述数据读取单元30与上述硬击穿组件20电连接，上述数据读取单元30用于将上述硬击穿组件20的输出电压转换为数字信号并输出；上述开关单元40包括至少两个开关器件400，上述开关单元40与上述硬击穿组件20和上述数据读取单元30分别电连接，上述开关器件400的数量与上述硬击穿器件200的数量相同且一一对应电连接。
29.上述的otp单元，包括硬击穿组件、数据读取单元和开关单元，上述硬击穿组件包括至少两个硬击穿器件，上述硬击穿组件在短路状态时的输出电压与上述硬击穿组件在非短路状态时的输出电压不同，其中，上述短路状态为所有的上述硬击穿器件均短路的状态，上述非短路状态为除上述短路状态外的其他状态，即，非短路状态包括了所有的上述硬击穿器件均正常工作以及部分的上述硬击穿器件出现短路的情况，上述数据读取单元与上述硬击穿组件电连接，用于将上述硬击穿组件的输出电压转换为数字信号并输出，上述开关单元包括至少两个开关器件，上述开关单元与上述硬击穿组件和上述数据读取单元分别电连接，上述开关器件的数量与上述硬击穿器件的数量相同且一一对应电连接。上述otp单元，在上述硬击穿组件为短路状态时的输出电压与其在非短路状态时的输出电压不同，即
所有的上述硬击穿器件均短路时的输出电压，与其他情况下的输出电压不同，经由上述数据读取单元将不同的电压转换为不同的数字信号输出，保证了在所有的上述硬击穿器件均短路时，可以及时的发现，避免了现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证了otp可靠性能较好。
30.根据本技术的一种具体的实施例，上述硬击穿组件还包括与门，上述硬击穿器件为存储位元，上述存储位元的第一端与上述开关器件的第一端一一对应电连接，上述存储位元的第二端与位线电连接，上述开关器件的第二端与字线电连接，上述开关器件的第三端接地，上述存储位元的第一端一一对应地与上述与门的一个输入端电连接，上述与门的输出端与上述数据读取单元电连接。上述otp存储单元，通过上述存储位元的第一端一一对应地与上述与门的一个输入端电连接，上述与门的输出端与上述数据读取单元电连接，进一步地保证了在所有的上述存储位元均短路时，上述数据读取单元的输出值与其他情况下的输出值不同，进一步地保证了可以及时地识别上述硬击穿器件的短路状态，进一步地避免了otp单元由于硬击穿器件的短路状态造成配置信息错误的问题。
31.需要说明的是，上述硬击穿组件在短路状态时的输出电压经上述数据读取单元转换后，输出为1。一种具体的实施例中，在上述硬击穿组件还包括与门的情况下，当上述硬击穿组件在短路状态时，即所有的上述存储位元均短路时，上述数据读取单元输出为1；当上述硬击穿组件在非短路状态时，即所有的上述存储位元均正常工作或者部分的上述存储位元出现短路时，上述数据读取单元输出为0。
32.根据本技术的另一种具体的实施例，上述硬击穿组件还包括与非门，上述硬击穿器件为存储位元，上述存储位元的第一端通过源极线与上述开关器件的第一端一一对应电连接，上述存储位元的第二端与位线电连接，上述开关器件的第二端与字线电连接，上述开关器件的第三端接地，上述存储位元的第一端一一对应地与上述与非门的一个输入端电连接，上述与非门的输出端与上述数据读取单元电连接。上述otp存储单元，上述存储位元的第一端一一对应地与上述与非门的一个输入端电连接，上述与非门的输出端与上述数据读取单元电连接进一步地保证了在所有的上述存储位元均短路时，上述数据读取单元的输出值与其他情况下的输出值不同，进一步地保证了在所有的上述存储位元均短路时可以及时地发现，进一步地避免了配置信息错误的问题。
33.另一种具体的实施例中，在上述硬击穿组件还包括与非门的情况下，当上述硬击穿组件在短路状态时，即所有的上述存储位元均短路时，上述数据读取单元输出为0；当上述硬击穿组件在非短路状态时，即所有的上述存储位元均正常工作或者部分的上述存储位元出现短路时，上述数据读取单元输出为1。
34.为了进一步地保证了在所有的上述存储位元均短路时，上述数据读取单元的输出值与其他情况下的输出值不同，进一步地保证可以及时地识别上述硬击穿器件的短路状态，进一步地避免了otp单元由于硬击穿器件的短路状态造成配置信息错误的问题，根据本技术的再一种具体的实施例，上述硬击穿器件为存储位元，上述硬击穿组件包括第一存储位元和第二存储位元，上述开关器件有两个，分别为第一开关器件和第二开关器件，上述第一存储位元的第一端与位线电连接，上述第一存储位元的第二端与上述第二存储位元的第一端电连接，上述第二存储位元的第二端通过源极线与上述第二开关器件的第一端电连接，上述第二存储位元的第二端还与上述数据读取单元电连接，上述第一开关器件的第一
端和第三端分别与上述第一存储位元的第一端和第二端电连接，上述第一开关器件的第二端与写操作使能开关电连接，上述第二开关器件的第二端与字线电连接，上述第二开关器件的第三端接地，上述第二存储位元的第二端还与上述数据读取单元电连接。
35.在实际的应用过程中，上述otp单元在数据写入时，上述第二开关器件为打开状态，先打开上述第一开关器件，使得写电压通过上述第二存储位元，造成上述第二存储位元短路，然后关闭上述第一开关器件，使得写电压通过上述第一存储位元，造成上述第一存储位元短路，此时，上述第一开关器件和上述第二开关器件均短路，上述数据读取单元输出为1。
36.在实际的应用过程中，上述存储位元可以包括任意一种或几种具有硬击穿特性的器件，一种具体的实施例中，上述存储位元为mtj。
37.本技术中的上述第一开关器件和上述第二开关器件可以为现有技术中的任意的开关器件，本技术的又一种具体的实施例中，上述第一开关器件为pmos管，上述第二开关器件为nmos管。
38.本技术的另一种具体的实施例中，上述数据读取单元包括灵敏放大器和电阻，上述灵敏放大器包括第一输入端、第二输入端和第一输出端，上述第一输入端与上述硬击穿组件电连接，上述第二输入端与上述电阻电连接，上述第一输出端为上述数据读取单元的输出端。上述数据读取单元包括灵敏放大器和电阻，可以保证经上述数据读取单元处理后输出结果较为准确。
39.在实际的应用过程中，上述硬击穿器件为rram、pcram或者二极管。rram、pcram或者二极管均具有硬击穿特性，均能实现在短路状态时的输出电压与在非短路状态时的输出电压不同，这样可以进一步地免现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证otp可靠性能较好。当然，上述硬击穿器件还可以为其他的具有硬击穿特性的器件。
40.根据本技术的又一种具体的实施例，上述开关器件为nmos管，上述开关器件的第一端为上述nmos管的漏极，上述开关器件的第二端为上述nmos管的栅极，上述开关器件的第三端为上述nmos管的源极。
41.为了保证上述nmps管的可靠性较好，在实际的应用过程中，上述nmos管为厚栅管。
42.根据本技术的另一种典型的实施例，还提供了一种存储器，上述存储器包括多个otp单元，上述otp单元为任一种上述的otp单元。
43.上述的存储器，包括多个otp单元，保证了上述存储器中所有的上述硬击穿器件均短路时的输出电压，与其他情况下的输出电压不同，经由上述数据读取单元将不同的电压转换为不同的数字信号输出，保证了在所有的上述硬击穿器件均短路时，可以及时的发现，避免了现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证了上述存储器的可靠性能较好。
44.为了使得本领域的技术人员可以更加清楚直观地了解本技术的技术方案，下面将结合具体的实施例进行说明。
45.实施例1
46.得到如图2所示的otp单元，其中，上述存储位元有两个，分别为第一存储位元201和第二存储位元202，上述第一存储位元201和上述第二存储位元202均为mtj，上述开关器
件有两个，分别为第一开关器件401和第二开关器件402，上述第一开关器件401和上述第二开关器件402均为nmos管，上述硬击穿组件还包括与门203。
47.在编程操作时，字线wl和位线bl上加电压vpe，上述第一存储位元201和上述第二存储位元202的两端流过的电流均为ipe，将上述第一存储位元201和上述第二存储位元202均击穿，使得上述第一存储位元201和上述第二存储位元202均短路。
48.在读操作时，字线wl和位线bl上加电压vr，上述第一存储位元201和上述第二存储位元202的两端流过的电流均为ird。当上述第一存储位元201和上述第二存储位元202中的任意一个处于rp态或者rap态时，或者上述第一存储位元201和上述第二存储位元202均处于rp态或者rap态时，电压vr主要由上述第一存储位元201和/或上述第二存储位元202分压，源极线sl为低电压，经过与门203和数据读取单元30后输出为“0”；当上述第一存储位元201和上述第二存储位元202均处于短路状态时，由于上述第一存储位元201和上述第二存储位元202的阻值很小，电压vr主要由第一开关器件401和上述第二开关器件402分压，此时源极线sl为高电平，经过与门203和数据读取单元30后输出为“0”。
49.当然，上述硬击穿组件还可以不包括上述与门，如图3所示，当上述第一存储位元201和上述第二存储位元202中的任意一个处于rp态或者rap态时，或者上述第一存储位元201和上述第二存储位元202均处于rp态或者rap态时，经过数据读取单元30后输出为“0”；当上述第一存储位元201和上述第二存储位元202均处于短路状态时，经过数据读取单元30后输出为“0”。
50.实施例2
51.得到如图4所示的otp单元，其中，上述存储位元有两个，分别为第一存储位元201和第二存储位元202，上述第一存储位元201和上述第二存储位元202均为mtj，上述开关器件有两个，分别为第一开关器件401和第二开关器件402，上述第一开关器件401和上述第二开关器件402均为nmos管，上述硬击穿组件还包括与非门204。
52.在编程操作时，字线wl和位线bl上加电压vpe，上述第一存储位元201和上述第二存储位元202的两端流过的电流均为ipe，将上述第一存储位元201和上述第二存储位元202均击穿，使得上述第一存储位元201和上述第二存储位元202均短路。
53.在读操作时，字线wl和位线bl上加电压vr，上述第一存储位元201和上述第二存储位元202的两端流过的电流均为ird。当上述第一存储位元201和上述第二存储位元202中的任意一个处于rp态或者rap态时，或者上述第一存储位元201和上述第二存储位元202均处于rp态或者rap态时，电压vr主要由上述第一存储位元201和/或上述第二存储位元202分压，源极线sl为低电压，经过与非门204和数据读取单元30后输出为“1”；当上述第一存储位元201和上述第二存储位元202均处于短路状态时，由于上述第一存储位元201和上述第二存储位元202的阻值很小，电压vr主要由第一开关器件401和上述第二开关器件402分压，此时源极线sl为高电平，经过与非门204和数据读取单元30后输出为“0”。
54.实施例3
55.得到如图5所示的otp单元，其中，上述存储位元有两个，分别为第一存储位元201和第二存储位元202，上述第一存储位元201和上述第二存储位元202均为mtj，上述开关器件有两个，分别为第一开关器件401和第二开关器件402，上述第一开关器件401为pmos管，上述第二开关器件402为nmos管。图6为图5的otp单元对应的时序示意图。
56.在编程操作时，字线wl和位线bl上加电压vpe，打开上述写操作使能开关we，使得上述第一开关器件401打开，以使上述第二存储位元202击穿；然后关闭上述写操作使能开关we，使得上述第一开关器件401关闭，使得上述第一存储位元201被击穿，此时，源极线sl为高电平，经数据读取单元30后输出为“1”。
57.实施例4
58.图7示出了根据本技术的一种具体的实施例的存储器的结构图。上述存储器包括两个otp单元，上述otp单元包括数据读取单元30，上述otp单元中的存储位元有多个，上述开关器件有多个，上述开关器件均为nmos管，上述硬击穿组件还包括与门203。
59.当然，上述存储器还可以包括多个otp单元，上述开关器件还可以为其他的开关器件。
60.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
61.1)、本技术的otp单元，包括硬击穿组件、数据读取单元和开关单元，上述硬击穿组件包括至少两个硬击穿器件，上述硬击穿组件在短路状态时的输出电压与上述硬击穿组件在非短路状态时的输出电压不同，其中，上述短路状态为所有的上述硬击穿器件均短路的状态，上述非短路状态为除上述短路状态外的其他状态，即，非短路状态包括了所有的上述硬击穿器件均正常工作以及部分的上述硬击穿器件出现短路的情况，上述数据读取单元与上述硬击穿组件电连接，用于将上述硬击穿组件的输出电压转换为数字信号并输出，上述开关单元包括至少两个开关器件，上述开关单元与上述硬击穿组件和上述数据读取单元分别电连接，上述开关器件的数量与上述硬击穿器件的数量相同且一一对应电连接。上述otp单元，在上述硬击穿组件为短路状态时的输出电压与其在非短路状态时的输出电压不同，即所有的上述硬击穿器件均短路时的输出电压，与其他情况下的输出电压不同，经由上述数据读取单元将不同的电压转换为不同的数字信号输出，保证了在所有的上述硬击穿器件均短路时，可以及时的发现，避免了现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证了otp可靠性能较好。
62.2)、本技术的存储器，包括多个otp单元，保证了上述存储器中所有的上述硬击穿器件均短路时的输出电压，与其他情况下的输出电压不同，经由上述数据读取单元将不同的电压转换为不同的数字信号输出，保证了在所有的上述硬击穿器件均短路时，可以及时的发现，避免了现有技术中工艺制造过程造成硬击穿器件均短路时配置信息错误的问题，保证了上述存储器的可靠性能较好。
63.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。